UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO Ciudad Universitaria mayo de 2004 FACULTAD DE INGENIERÍA SISTEMA ELECTRÓNICO DE ALARMA CONTRA ROBOS PARA LOS CUBÍCULOS DE LA DIVISIÓN DE CIENCIAS BÁSICAS TESIS PROFESIONAL QUE PARA OBTENER EL TÍTULO DE INGENIERO MECÁNICO ELECTRICISTA ÁREA: ELÉCTRICA ELECTRÓNICA PRESENTA TERESA ROSAS MENDOZA DIRECTOR DE TESIS YUKIHIRO MINAMI KOYAMA UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL Todo el material contenido en esta tesis esta protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México). El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor. Dedicatoria -.ti A la memoria de mis abuelos A mis padres -"' '"' .i •a D1recc1611 General de Bibliotecas de la "·"•Y 11 diíul' fü en formato electrónico e impreso el .,p1.c,:" d\; a~ rri t rabajo recepcional. ·'-'•) MdF': · _,. ~ l ~ - .. - ~·- --- . _ _.._ .... ;--: . HA.- ~~~:} _ ¡ , \ '•-""--'A:-- ~ -·--- -- -- A Celes. A la memoria de mi amigo y profesor Arnuljo Andrade Delgado A mi mejor amigo Salvador A mis amigos de Mecánica. Contenido CONTENIDO 1 INTRODUCCIÓN 2 3 FUNDAMENTOSDELOSPUERTOSPARALELOS 2.1 Definición de puerto 2.2 Evolución de los puertos paralelos 2.3 Descripción del conector DB - 25 del puerto LPTI 2.4 Bus y tarjeta ISA 2.5 Ciclos de lectura y escritura de un puerto de VO SOLUCIONES PROPUESTAS 3.1 Procesamiento de los datos del sistema mediante un GAL 3.2 Procesamiento de los datos del sistema mediante un microcontrolador 3.2.1 PIC 3.2.2 Microcontrolador Motorola MC68HC1 l 3.3 Procesamiento de los datos del sistema mediante una PC 3 .4 Comparación de las soluciones propuestas 3. 4. l Propuesta con GAL Página 5 6 7 9 12 18 23 24 25 26 27 28 28 28 4 5 3.4.2 Propuesta con un PIC 3.4.3 Propuesta con el microcontrolador MC668HC11 3. 4. 4 Propuesta con base en una PC 8086 3. 5 Otras consideraciones 3.6 Toma de decisiones para el diseño del sistema DISEÑO DEL SISTEMA 4.1 Diseño de un puerto paralelo adicional de 8 bits 4.2 Hardware 4 .2.1 Descripción del sistema 4.2.2 Diseño y desarrollo de la primera propuesta 4.2.3 Diseño y desarrollo de la segunda propuesta 4.3 Software 4.4 Costos RESULTADOS, CONCLUSIONES Y RECOMENDACIONES 5 .1 Resultados 5.2 Conclusiones 5.3 Recomendaciones APÉNDICE A. 1 Biométrica A.2 Robos en la Facultad de Ciencias A.3 Diseño del bloque despliegue de leds A. 4 Software de programación de la GAL l 6V8 29 30 30 31 33 35 35 38 38 39 44 60 63 67 67 69 70 73 73 78 79 82 BIBLIOGRAFÍA PÁGINAS DE INTERNET PERIÓDICOS Y REVISTAS Contenido 85 86 87 Capítulo 1 Introducción CAPÍTULO 1 INTRODUCCIÓN En los últimos años la seguridad se ha convertido en un factor fundamental de nuestra sociedad, debido a esto, los sistemas de alarma contra robo son indispensables para la protección de casas habitación, comercios y empresas. En su origen los sistemas de alarma utilizaban elementos mecánicos en su diseño. Su central era controlada por un relé y los sensores que utilizaban eran de contacto directo como pares de chapas, que al ser separadas accionaban un mecanismo para notificar una interrupción en el sistema. Con el aprovechamiento del transistor se implementaron circuitos de temporización, los sistemas se ampliaron al uso de sensores magnéticos, y barras luminosas entre otros. Asimismo, con el uso de los circuitos integrados en el diseño de alarmas, se redujeron los elementos mecánicos y el tamaño de los equipos, en tanto que a los sensores se les incorporó la técnica infrarroja. Actualmente en el diseño de sistemas de alarma es muy común la utilización de microcontroladores, que son sumamente confiables y permiten la utilización mínima de elementos mecánicos. Además, existen los sistemas que utilizan computadoras para su supervisión como una central de monitoreo 1. 1 Juan José Folguerona, Alamias, Saber Electrónica, p. 7, 13 de marzo de 2001. 1 También se han comercializado sistemas de alarma sofisticados, con equipos de detección de intrusos mediante controladores de acceso que operan con base en tarjetas personalizadas, o bien, las llaves son reemplazadas por teclados con codificación de claves o transmisores y receptores inalámbricos; otros sistemas están basados en la biométrica. Como lo señala José Antonio Chávez en un artículo del periódico Reforma que transcribo en el apéndice A. l. Con base en los párrafos anteriores, se concluye que un sistema de alarma puede ser sencillo o muy sofisticado según las necesidades de los usuarios, pero su finalidad es el de dar confianza y tranquilidad a las personas en relación con los robos que afectan a la sociedad. La inseguridad es un problema que también aqueja a las instalaciones educativas; en los últimos años se ha reportado una alta incidencia de robos de equipo de cómputo, periféricos, y otros artículos de profesores, en las instalaciones de la División de Ciencias Básicas pertenecientes a la Facultad de Ingeniería de la Universidad Nacional Autónoma de México. El pasado 20 de febrero de 2004 Arturo Barba y Antimio Cruz publicaron un artículo en el periódico Reforma, respecto de la problemática que enfrenta la Facultad de Ciencias, la trascripción de este artículo está en el apéndice A.2. Los robos de equipos de cómputo propiedad de la UNAM así como los equipos personales de los académicos son el antecedente que origina este proyecto de tesis, que consiste en el diseño de un sistema de alarma contra robos para solucionar un problema técnico real, que surge de la necesidad de seguridad y confianza dentro de las instalaciones de la comunidad académica. El objetivo es diseñar y construir un sistema de alarma contra robos que sea capaz de prevenirlos por medio del reconocimiento de una clave de cuatro dígitos para permitir el acceso a un cubículo, y en caso de que el código no coincida encender una sirena para proteger los equipos de cómputo, herramientas, proyectos, materiales e instrumentos de trabajo con los que cuentan los profesores para desarrollar sus actividades docentes, y de esta forma propiciar un ambiente de trabajo de seguridad y confianza para los académicos. 2 Capítulo 1 Introducción Hay que recordar que la seguridad y eficiencia de este sistema implica la discreción con que se maneje el diseño, instalación, ubicación, modo de funcionamiento y claves implementadas. Probablemente el sistema diseñado no sea complejo o avanzado, pero sí muy seguro y confiable al ser personalizado y único, dado que la mayoría de los sistemas comerciales ya son conocidos por los delincuentes. El sistema de alarma desarrollado cuenta con los siguientes elementos: un control de acceso integrado por un bloque codificador, que permite el ingreso de una clave numérica de cuatro dígitos mediante un teclado de membrana; un bloque memoria en el que previamente se programa una clave de acceso; un bloque sensor para verificar continuamente el estado de la puerta; un indicador luminoso que muestra la cantidad de dígitos de la clave que se ingresan; un bloque demultiplexor para activar y/o desactivar señales de control del sistema; una computadora personal en la que corre un programa de control en lenguaje C para procesar los datos de entrada; un bloque control de sirena como dispositivo de salida que enciende una alarma sonora en caso de que el sistema detecte que la puerta se abre de manera irregular. El desarrollo de la tesis está dividido en cinco capítulos que se describen a continuación. Este capítulo, corresponde a la introducción, en la que se comenta brevemente el desarrollo de los sistemas de seguridad, lo novedoso que hay en el mercado, los antecedentes que dieron origen a este proyecto, los objetivos por los que desarrolló el sistema de alarma y una descripción de la organización de la tesis por capítulos. El capítulo 2 contiene la teoría básica sobre puertos paralelos, su definición, su evolución, los elementos que los integran, su funcionamiento, sus procesos de lectura y escritura así como su aplicación en sistemas de control. Las opciones que pueden satisfacer el diseño de este sistema de alarma contra robo están descritas en el capítulo 3 mediante un esquema básico, en el cual se hace referencia a los aspectos que se tomaron en cuenta en la elección de la solución para desarrollar el sistema. La descripción de la implementación de un puerto paralelo de 8 bits para una PC de la familia Intel 80x86, su respectivo diagrama electrónico, el desarrollo del hardware del sistema, el proceso evolutivo que originó el circuito final y los diagramas electrónicos se encuentran en el capítulo 4 de esta tesis; aquí se describe cada uno de los bloques y su funcionamiento, y también se menciona cómo trabaja el software que controla al sistema, cuyo programa está elaborado en 3 lenguaje C. Debido a la extensión y complejidad del programa, se explica con base en un diagrama de flujo general que permite comprender su funcionamiento, y se incluye una lista de materiales electrónicos utilizados y sus precios a fin de presentar un presupuesto del sistema. Los resultados de los diseños elaborados para el sistema y pruebas que se realizaron se comentan en el capítulo 5, al igual que las conclusiones, aportaciones del proyecto, y una serie de recomendaciones que se consideran como complementos para este sistema de alarma. 4 Capítulo 2 Fundamentos de los puertos paralelos CAPÍTUL02 FUNDAMENTOS DE LOS PUERTOS PARALELOS En este capítulo presento la información básica para conocer qué es un puerto paralelo, los elementos que lo integran, su funcionamiento y aplicación a sistemas de control 1. Para ello, primero hago mención del proceso evolutivo por el que han pasado los puertos como resultado del desarrollo de las computadoras a través del tiempo. Después, identifico las terminales del puerto y describo la función de las mismas, describo la manera en que verifiqué la transmisión de datos de entrada y/o salida entre la PC (Personal Computer, Computadora Personal) y una interfaz. Posteriormente, presento a la PC como un conjunto de tres unidades elementales que se comunican entre sí, comento la función de las líneas que conectan a dichas unidades, describo las características y terminales de la tarjeta de expansión que utilicé para implementar un puerto paralelo adicional al puerto LPTl ( Line Printer Termjnal, Terminal de impresora de línea l) de la impresora. De manera teórica y gráfica, ilustro la forma en la que se pueden leer y/o escribir datos mediante el puerto paralelo. 1 http://www.zator.com/hardware/index. html , http _! /www.angelfire/paz/jcr/técnica/PP/pp. html. 5 EEALER y 7 A f- ro a pat + Capitulo 2 em Fundamentos de los puertos paralelos 2.1 DEFINICIÓN DE PUERTO Puerto es la parte de un sistema cuya función es establecer la comunicación con el mundo exterior y a través de él podemos enviar o recibir datos; los puertos de comunicación de la PC, son de particular interés en la electrónica ya que permiten utilizar una computadora personal para controlar cualquier tipo de circuitos electrónicos, principalmente en actividades de automatización de procesos, adquisición de datos, tareas repetitivas y otras actividades. Existen dos métodos básicos para la transmisión de datos en las computadoras. En un esquema de transmisión de datos en serie, un dispositivo envía datos a otro a razón de un bit a la vez mediante un cable; en un esquema de transmisión de datos en paralelo un dispositivo envía datos a otro a razón de »n bits a través de » cables al mismo tiempo. Las comunicaciones serie se utilizan para enviar datos a través de largas distancias, ya que las comunicaciones en paralelo exigen demasiado cableado para ser operativas. Los datos serie recibidos desde un modem o otros dispositivos son convertidos a paralelo gracias a lo cual pueden ser manejados por el bus del PC. Existen uno o más puertos para cada interacción de la unidad de procesamiento principal con sus dispositivos auxiliares. Así, hay un puerto de entrada del teclado, un puerto de salida para el vídeo, un puerto de entrada para el ratón, etc. La PC puede direccionar hasta 65536 (2!*) puertos de entrada/salida, I/O de aquí en adelante, por las palabras en inglés Input/Output. Cada puerto se designa por una dirección (un número desde 0000h hasta FFFFh). A continuación presento en la tabla 2.1 “las direcciones en hexadecimal de los puertos más usuales de 1/0. Aunque internamente los puertos tienen un número asignado para su identificación, iniciando con el cero se han popularizado los alias empleados por el MS — DOS (Microsoft Disk Operating system, MicroSoft-Sistema Operativo), LPT1, LPT2 y LPT3 que son equivalentes a los números. - http: //www.angelfire.com/pa2/jcgr/tecnica/pp/aspec_gen.html . Wf : 1 ~ ~ ~ · ~ · -~ apítulo ~ ~F_u_n_da_m_e_n_to_s_d_e_I_os_p~u_e_rt_o_s~pa_r_a_Ie_Io_s~~~~~~~~~~~~~~~~~~~~~~ . FI I I N E TO erto s arte e e a ya ci n s lecer unicación n l undo terior és e l e os viar ibir atos; s ertos e unicación e , n e arti ular t rés t nica a e r iten til ar a putadora rs nal ara ntrolar alquier e it s t nicos, ente t des e t atización e r cesos, quisición e atos, as etiti as tras ti i ades. xisten s étodos sicos ara ra isión e tos s putadoras. n a e ra isión e atos rie, n i ositi o vía tos tro n e it z ediante ble; a e ra isión e atos ralelo i ositi o vía tos tro n en its és en bles l is o e po. as unicaciones rie t ara viar atos és e as i t cias, a e s unicaciones ralelo i en asiado l ado ara r erativas. os tos rie i i os sde ode tr s i ositi os n nvertidos ralelo r cias al eden r anejados or l us el . xisten o ás ertos ara da i n e i ad e s iento ri cipal n s i ositi os xiliares. sí, y erto e tr da el l do, erto e li a ara l í eo, erto e tr da ara l t n, tc. a ede i i nar sta 536 16 ) ertos e tr da/salida, 110 e uí elante, r s al bras lés t/ utput. ada erto si na or a i i n n ero sde OOOOh asta Fh). ti ación r sento la . 1 2 las i i nes adeci al e s ertos ás ales e /0. unque ern ente s ertos n ero do ara tifi ación, o n l ro n pulari ado s li s pleados or l S - S icrosoft isk perating t , icroSoft-Sist a perativo), TI , T2 T3 e n uivalentes s eros. 2 t : /w .angelfir . /pa2/jcgr/t i / / gen. ht l 6 Capitulo 2 - E 5 y GENER, E A mi F u e Fundamentos de los puertos paralelos _ pame Desde | Hasta 000 00F |Controlador de DMA (acceso directo a memoria) 020 02F |Controlador de interrupciones maestro 030 03F | Controlador de interrupciones esclavo 040 043 |Temporizador 060 060 |Teclado 061 061 | Altavoz 170 17F [Primer disco duro 200 20F | Puerto de juegos 220 22F | Usualmente tarjetas de sonido 278 27F |LPT2 2E8 2EF | Puerto serie COM4 2F8 2FF | Puerto serie COM2 370 377 | Controlador de disco flexible 378 37F [LPTI 3BO | 3BB | Adaptador de video monocromo 3BC | 3BF |LPT3 3E0 | 3EF [Puerto serie COM3 3F8 3FF | Puerto serie COM] Tabla 2.1 Direcciones de puertos más usuales de 10. 2.2 EVOLUCIÓN DE LOS PUERTOS PARALELOS Inicialmente las PCs no tenían adaptadores de puerto paralelo, por lo que era necesario usar tarjetas auxiliares en las que se montaban uno o dos puertos paralelos; en otros casos el puerto estaba incluido junto con el adaptador de vídeo. Los puertos eran sólo de salida, el puerto original es conocido como SPP (Estándar Pallel Port, Puerto Paralelo Estándar) e inicialmente se diseñó para imprimir, tenía capacidad de transmitir 8 bits de datos en dirección de la PC a la impresora, a una velocidad de 150 kbytes/s. Aunque originalmente se trataba de un puerto de salida, se realizaron adaptaciones para que pudiera recibir datos en grupos de 4 bits; a la forma de operación de 8 bits de salida y 4 bits de entrada se le denomina modo nibble. Dirección Descripción ~I Hasta l 1 OOF 1 C t l dor e A eso i cto emoria) 1 0 11 F 1 C t l dor e i nes aestro 30 F ontrolador e i nes l o 0 3 Te porizador 0 1 0 ~ Teclado 1 1 1 11 1 1 lt voz 0 Pri er i o ro 0 1 F 1 uerto e os 1 0 11 F 1 sual ente j tas e ido BiEBidl LPT2 1 F : erto rie M4 1 1 8 ~ F 1 erto rie M2 1 0 7 ontrolador e i o i le 1 8 11 F ll L l 1 1 11 B 11 daptador e í eo onocro o 1 1 C 11 F IL 3 O F P rto rie M3 11 8 Jrr D. ~ rie Ml bla . irecciones e ertos ás ales e 10. .2 LUCIÓN S TOS LELOS ente s s í n ptadores e erto aralelo, r e ra cesario sar t j tas xiliares l s ue ontaban o s ertos aralelos; tr s sos l erto t ba i l i o j to n l aptador e í eo. os ertos n lo e li a, l erto ri i al s ocido o P st ndar a le! ort, uerto ralelo st ndar) ente i ó ara primir, ía acidad e s itir its e atos i i n e presora, a l ci ad e 0 ytes/s. unque i i l ente t t a e erto e li a, li r n ptaciones ara ue diera ibir atos pos e its; a e eración e its e li a its e tr da ina odo i l . 7 Capítulo 2 Fundamentos de los puertos paralelos La necesidad de conectar dispositivos rápidos y de recibir información por el puerto paralelo llevó al desarrollo de puertos bidireccionales de características mejoradas respecto al SPP tradicional, así se generaron los puertos: • PS/2 (Puerto Paralelo Bidireccional), que permíte una comunicación de 8 bits en ambas direcciones. • EPP (Enhanced Parallel Port, Puerto Paralelo Extendido), que opera a velocidades entre O. 5 y 2 Mbytes/s, y además de impresoras puede servir para conectar dispositivos como escáneres y unidades de disco o de red externas. • ECP (Enhanced Capability Port, Puerto de Capacidad Extendida), que dispone de acceso directo a memoria, utiliza generalmente el canal 3 del DMA, y opera entre 2 y 4 Mbytes/s. Estos dos últimos son al puerto estándar corno el procesador Pentiurn al 80286, el puerto paralelo se utilizó para la comunicación con impresoras. Actualmente se utiliza también para manejar otros periféricos corno CD ROM, cintas para copia de respaldo, discos duros, tarjetas de red, escáneres entre otros. En la tabla 2. 2 3 muestro la información sintetizada de cada uno de estos tipos de puertos. Puerto SPP PS/2 EPP ECP Fecha de 1981 1987 1994 1994 introducción Fabricante IBM IBM Intel, Xircom y Hewlett Zenith Data Packard y Systems Microsoft 1 Bidireccional No Sí Sí Sí DMA No No No Sí Velocidad 1 5 O kbytes/ s 150 kbytes/s 2 Mbytes/s 2 Mbytes/s Tabla 2. 2 E volución de los puertos paralelos. 8 2.3 DESCRIPCIÓN DEL CONECTOR DB-25 Y DEL PUERTO LPTl Los DB-25 son conectores estándar, DB (Data Bus, Bus de Datos) el número 25 está asociado con el número de terminales. Existen dos tipos de este conector, el conector macho y el conector hembra. • Conector macho: es el que tiene las terminales visibles hacia fuera y se utiliza con un cable de conexión a la PC • Conector hembra: se encuentra en la placa base de la PC, se distingue por sus orificios en su superficie y se emplea para conectar un periférico o una interfaz. Las terminales de este conector aparecen en la figura 2. 1 4 . CONECTORDB- 25 HEMBRA DE LA PC ©@0©000000000 @@€>®®®®©©®®® CONECTOR MACHO A LA PC 00000000088©© e0e0eeee@0e0 Figura 2. 1 Terminales hembra y macho de un conector paralelo DB-25. 3 http://www.angelfire.com/pa2/jcgr/tecnica/pp/historia.html . 4 h ttp ://www.angelfire.com/pa2/jcgr/tecnica/PP/ describ. html . 9 Ea Capítulo 2 PR Fundamentos de los puertos paralelos En la figura 2.2” ilustro el puerto paralelo LTP1 que está formado por 17 líneas de señales y 8 líneas de tierra. Las lineas de señales están formadas por tres grupos: . 8 lineas de datos . 4 líneas de control . 5 lineas de estado. Dtos (D6) Datos (D7) la Datos (057 Acuse de recibo (ACK) ¿a Oiatos (D4) Deupado s Datos (03) Sin papel Du Dtos (07 Selección Datos (D1) (SEL O A ———————— Cuetos (00% ¡| | (——M Extrobo (TB) . a OJOJOJOJOJOJO 00000000000 | | | | | | | | 4 | A taane Futomático (ALTO F 0) : , Error (FALLT)_ po Iniacialización (IP) Selección Lineas de tierra (SCLT IM) Figura 2.2 Función de cada terminal del conector DB-25. Las lineas de tierra se indican con circunferencias, y cumplen dos funciones: la primera es que vinculan las líneas de los dos dispositivos que se interconectan en modo que puedan compartir una tierra común como referencia para la señal. La otra es que la conexión entre los dos dispositivos se realiza a menudo mediante un cable plano y las tierras (conocidas como retornos de tierra en este contexto) actúan como blindajes de las líneas más importantes. En los cables de calidad que no se hacen planos, cada retorno de tierra se retuerce alrededor de una línea de señal formando un par trenzado, para proporcionar un poco de blindaje. " http: //www.monografias.com/trabajo/paralelos/paralelo.shtml/*arriba. 10 "-r ~ · i : ~-! < ~ -;1 ~r~ capítulo ~ _F_u_n_da_m_en_t_o_s_de_lo_s~p_u_ert_o_s~pa,__r_al_e_lo_s ____________________ -..,.. __ n la ra . 5 tr l erto ralelo P 1 e stá o ado or as e ales as e rra. as í as e ales t n adas or s r pos: • í as e atos • as e ntrol • í as e t o. atos (00) at 07) .A:use e o K) Ocupado i pel l cci n L SLCT) í s el cci n LT N) atos 5) D t s (04) Datos (03) atos ( 2) atos (01) Dat s ( 0) str o STe) '------...-.AJ. nee Arto ático (ALJfO FO) ror . ULT) lriacializa i I ) i ura . nción e da inal el ector B-25. s í s e i an n ferencias, plen s ci nes: r era s e i ulan s s e s s i ositi os e ectan odo e edan partir a ra ún o r ncia ara al. a tra s ue exión tre s s i ositi os li a enudo ediante ble l o s r s ocidas o os e rra ste ntexto) t an o l ajes e s as ás portantes. n s bles e li d e cen l os, da r o e rra rce dor e a a e al ando ar ado, ara orcionar co e li daje. 5 tt : /w . m nogr fias.com/tr bajo/paralelos/p ra elo.shtml/#arriba. Capítulo 2 Fundamentos de los puertos paralelos _ apgizo” Las líneas de datos transfieren información desde la computadora a un periférico en paralelo Esto se hace con ocho bits (un byte) por vez utilizando las terminales 2 a 9. DO se considera el LSB (Low Significative Bit, bit menos significativo) y D7 el MSB (More Significative Bit, bit más significativo), algunos periféricos sólo utilizan datos de 7 bits. En tales circunstancias, el MSB se ignora o a veces se emplea como bit de paridad. Las líneas de control se utilizan para enviar señales que permitan controlar el flujo de datos, ya que la computadora es mucho más rápida que cualquier periférico con el que se comunica, ésta puede transmitir una mayor tasa de datos que los que un periférico puede manejar. Por tanto, se utilizan señales especiales para indicarle a la computadora que detenga momentáneamente el envío de datos. Y una vez que el periférico queda libre pide a la computadora que transmita más datos y el proceso continúa. Las líneas de estado son usadas para intercambio de mensajes, indicadores de estado del periférico a la PC; dicho estado puede afectar el flujo de datos. Por ejemplo, si una impresora necesita informar a la computadora que se quedó sin papel, puede hacerlo manteniendo alto el bit de sin papel hasta que se aprovisione nuevamente. Asimismo, un periférico puede informar a la computadora que está energizado y en línea manteniendo alto el bit de "selección" de la terminal 13. Ese es a veces un bit de señal necesario porque algunos periféricos se pueden mantener energizados pero fuera de linea. Un periférico puede incluso solicitar ayuda manteniendo bajo el bit de error para indicar que simplemente está fuera de línea o que se acabó el papel En este proyecto utilice dos puertos paralelos, LPT1 y un puerto de 8 bits que adicionalmente implemente, ambos puertos transfieren datos simultáneamente por todas sus líneas, y sus registros tienen direcciones sucesivas que se utilizan para controlar al dispositivo. Para verificar el funcionamiento de este puerto alambré una interfaz para los registros, y con el programa de utilidad debug del sistema operativo (depurar) transferí datos de entrada del puerto a la PC y datos de salida de la PC al puerto. 1f%~~ apítulo ¡ f ~· ~ ~;:- ~~~~~~~~~~~~~~~~~~~~~~F_w_1_da_1_11_en_t_os_d_e_l_o_s ~pu_e_r_to_s~pa_r_a_le_lo_s~ ~ as s e tos t sfi ren i ación sde l putadora rif ri o ralelo. sto ce n ho its te) or z t iz o s inales . nsidera l B i nificati e it, it enos ifi ati o) 7 l SB ore i nificative it, it ás ifi ativo), nos rif ri os l ti n atos e its. n l s i stancias, l SB i ora ces plea o it e ri ad. as i s ntrol tili n ara viar ales e r itan ntrolar l l j e atos, a e l putadora s ucho ás i a e alquier erif ri o n l e unica, sta ede tr s itir a ayor t a e tos e l s e rif ri o ede anejar. or t to, tili ales eciales ara i icarle l putadora e t ga omentáneamente l vío e atos. a z e l erif rico eda re i e putadora e ita ás atos l r ceso ntinúa. as i s t o n das ara c bio e ensajes, i ores e t o el erif ri o ; i o t o ede ctar l j e atos. or plo, i a presora cesita ar putadora e edó apel, ede acerlo anteniendo lt l it e i pel asta e r visi ne evamente. si is o, erif ri o ede i ar l putadora e stá r i ado lí a anteniendo lt l it e l i n" e l t inal . se s ces it e al cesario r ue l nos erif ri os eden antener er i ados ro f ra e lí a. n rif ri o ede i l so licitar da anteniendo ajo l it e rror ra i icar e i l ente stá ra e lí a e bó l pel. n ste r yecto tili e os ertos aralelos, Tl erto e its e i i l ente i ple ente, bos ertos t sfi ren atos i ult ente or t as s lí as, s r istr s ti n ir i nes esivas e tili n ara ntrolar l i ositivo . ara rifi ar l i iento e ste erto l bré a i t rf z ara l s istros, n l r a e tili d ug el i t a erativo purar) t sferí atos e tr da el erto l tos e li a e l l ert . 11 ON ERES Capítulo? Viesé _ Fundamentos de los puertos paralelos Es importante señalar que para la correcta interpretación de datos que se leen o envían a los registros de status o de control, se requiere cambiar los bits invertidos, lo cual puede efectuarse dentro de un programa por medio de la operación lógica XOR, cuyo segundo argumento al que se le suele conocer como máscara, debe tener afirmados los bits que se requieren invertir, y por lo cual a esta operación se le suele denominar enmascaramiento. Debug es un programa del sistema operativo MS-DOS y es empleado para depurar el software del sistema; tiene diversas funciones, entre otras: . Comparar dos bloques de la memoria . Mostrar el contenido de la memoria . Mostrar y modificar el contenido de la memoria . Ejecutar un programa con dirección específica . Cargar datos desde un disquete a la memoria . Mover el contenido de la memoria . Enviar datos a los periféricos . Recibir datos de los periféricos . Mostrar el contenido del registro de banderas del microprocesador . Escribir un bloque de memoria a disquete 2.4 BUS Y TARJETA ISA Una computadora personal, básicamente cuenta con tres elementos: Procesador, memoria y periféricos. La forma en la que se comunican entre sí el procesador, la memoria y los periféricos es mediante los buses de datos, de direcciones y de control, lo que ilustro en la figura 2.3 ~¡~ ft li ~ '-- ~ apítul 2 ~ m1damentos e s ertos ralelos s portante alar e ara recta r t i n e t s e vían s istr s e t s e ntrol, uiere biar s its erti os, al ede t arse ntro e r a or edio e eración ica R, yo ndo ento l e ele ocer o áscara, be er r ados s its e ieren ertir, r al sta eración ele o inar ascaramiento. ebug s r a el e a erati o S- OS s pleado ara purar l f are el a; e i ersas ci nes, tre tras: • omparar os l ues e emoria • ostrar l ntenido e emoria • ostrar odificar l tenido e emoria • j cutar r a n i ci n ecífica • argar atos sde i uete emoria • over l tenido e emoria • nviar tos s rif ri os • ecibir tos e s erif ri os • ostrar l tenido el istro e nderas el icr procesador • scribir l ue e emoria i uete . S RJETA na putadora rsonal, si ente enta n s entos: rocesador, emoria eriféricos. a a e unican tre í l r cesador, emoria s rif ri os s ediante s ses e tos, e i i nes e ntrol, e tr ra 12 :> MEMORIA Figura 2. 3 Estructura básica de una computadora. En una PC hay tres buses principales: Bus de datos: por este bus circulan todos los datos, conecta al CPU ( Central Process United, Unidad Central de Procesos), la memoria y otros dispositivos de hardware en una tarjeta principal. Bus de direcciones: se encarga de indicar la posición concreta de un dato; por lo tanto, para localizar un dato en la memoria principal, la dirección que ocupa éste debe estar presente en el bus de direcciones. Según cuál sea la magnitud del bus de direcciones y la longitud de palabra, así será el tamaño de la memoria que puede disponer la computadora. 13 da pue Y Capitulo 2 imei Fundamentos de los puertos paralelos Bus de control. por este bus se comandan las instrucciones de los procesos que ejecuta la computadora y se controla el acceso a la memoria y a los periféricos; algunas de las señales que maneja son las siguientes: IOR (Input Output Read, Lectura de un periférico), IOW (Input Output Write, Escritura de un periférico), MEMR (Memory Read, Lectura de memoria), MEMW (Memory Write, Escritura a memoria). e Descripción del bus ISA El primer bus que se implementó en la arquitectura PC fue el bus ISA” (Industry Standard Architecture, Arquitectura Industrial Estándar); este bus trabaja a una frecuencia máxima de 8.33 MHz.El bus ISA maneja un bus de direcciones de 20 bits y un bus de datos de 8 bits. Permite trabajar con la mayoría de las señales de interrupción de la PC, e incluso utilizar los circuitos de DMA. En la figura 2.4 ilustro al bus ISA, con sus dos partes que lo integran. En la primera parte denominada cara A, se encuentran las terminales identificadas desde Al hasta A3l y corresponden a las de los buses de direcciones y de datos. La segunda parte denominada cara B, tiene enumeradas sus terminales desde Bl hasta B31 y corresponden a las líneas de alimentación así como las señales relacionadas con las interrupciones y transferencias de datos vía DMA, Algunos nombres de las terminales ilustradas en la figura 2.4 tienen el signo negativo, lo que implica que son señales activas bajas, es decir, siempre están en un nivel positivo, y sólo cuando se activan su voltaje baja a cero; en diseño lógico se les llaman señales lógicas negadas, mientras que las señales con signo positivo se activan cuando su nivel de voltaje es diferente de cero. En seguida describo las terminales del bus ISA?. ? http://www.ctv.es/pckids/tutore.html http://www.ctv.es/pckids/tutore. html. ~r¡r.~ ~ ~ rt;'f .~ apítulo ~ ~F_un~da_m_e_n_to_s_d_e_I_os_p~u_e_rt_o_s~pa_ra_I_e_lo_s~~~~~~~~~~~~~~~~~~~~~~ us ntrol: or ste s andan s i nes e s r cesos e j uta putadora ntrola l eso l emoria l s eriféricos; l nas e l ales e aneja n s ientes: ut utput ead, ectura e riférico), ut utput rite, scritura e eriférico), E R emory ead, ectura e emoria), W ernory rite, scritura emoria). • escripción el s l er s e pl entó uitectura e l s 6 ustry t dard rchitecture, rquitectura ustrial stándar); te s t aja a encia rnáxjrna e . 3 Hz.El s aneja s e i i nes e its s e tos e its. er ite ajar n ayoría e s ales e ci n e , l so til ar s i it s e A n .fi ura . tr l s , n s s rtes e t ran. n r era arte inada ra , cuentran l s t inales i ti i as sde l asta 3 l r nden e s ses e i i nes e atos. a nda arte inada ra , e eradas s inales sde 1 asta 31 r den s as e i entación sí rno s ales adas n s i nes r ncias e tos í A l unos bres e s inales as ra e n l o gativo, e plica e n ales ti as jas, s ecir, pre t n i el siti o, l do t n ltaje aja ro; i o i o la an ales i as adas; ientras e s ales n o siti o t n ndo i el e ltaje s i r nte e ro. n uida scri o inales el s 7 . 6 t //w .ctv.es/pckids/tutore.ht l 7 tp://w . tv.es/pckids/tutore. t l. 14 De la cara A: SEÑAL +ORQ1 - DACKD CLOCK + IRQ7 +5V +OSC GND 910 911 812 913 814 915 916 817 818 819 8í1J 821 022 823 824 825 8:16 817 823 029 8'.ll 01 BUS ISA A16 A17 A18 A19 .Aí1J A21 A22 ''.'#..~1 .1 ~ 1!._ ~ Capítulo 2 f ~!' ~. ; Fundamentos de los puertos paralelos ~ SEÑAL Figura 2. 4 Bus ISA. A O-A 19 (terminales correspondientes A 12 hasta A3 l ): el bus de direcciones esta formado por veinte líneas, con las que se pueden direccionar hasta IMB (220 bytes) de memoria. -I/O CH CK (I/O Channel Check, Verificación de canal): genera una interrupción no enmascarable. -I/O CH RDY (I/O Channel Ready, Monitoreo de canal): Se activa por memoria o dispositivos de 1/0 para retardar el acceso a memoria o los ciclos de 1/0. DO-D7 (terminales correspondientes A2 hasta A9): estas ocho líneas forman el bus de datos. AEN (Adress Enable, Habilitador de Direcciones) ( terminal correspondiente Al 1): es usada por el controlador de DMA para tomar el control de los buses de datos y de direcciones. 15 De la cara B: GND (terminales correspondientes Bl , Blü, B3 l): conectadas a la masa del ordenador. + 5V (terminales correspondientes B3, B29): salida de 5 V de continua de la fuente de alimentación. -5V (terminal correspondiente B5): salida de - 5 V -12 V(terminal correspondiente B7): salida - 12 V + 12V (terminal correspondiente B9): salida + 12 V MEMW (terminal correspondiente B 11 ): el microprocesador activa esta señal para escribir en la memo na MEMR (terminal correspondiente B 12): el microprocesador activa esta señal para leer de la memo na. IOW (terminal correspondiente B 13): el microprocesador activa esta señal para escribir en un puerto. IOR (terminal correspondiente Bl4): el microprocesador activa esta señal para leer de un puerto . DACKO-DA CK3 (acceso directo a memoria) (terminales correspondientes BIS, Bl 7, Bl9 y B26): el controlador de DMA activa estas señales para hacer saber a un dispositivo que el controlador de DMA tiene el control de los buses. DRQJ-DRQ3 (petición de acceso a memoria) (terminales correspondientes B6, B16 y B18): permite a un periférico reclamar el uso del DMA T I C (terminal correspondiente B27): el controlador de DMA activa esta señal para hacer saber a un periférico que el número programado de bytes ha sido enviado. IRQ2-IRQ7 (Interruption Request, Petición de interrupción) (terminales correspondientes B4, B21, B22, B23, B24 y B25): señales de solicitud de interrupción; los dispositivos periféricos activan estas señales para reclamar la atención del microprocesador. ALE (Address Latch Enable, Habilitación de Retención de Direcciones), (terminal correspondiente 28): esta señal es usada por el microprocesador para retener los 16 bits de menos peso del bus de datos en un latch durante un ciclo de lectura/ escritura en la memoria o en un puerto. CLOCK (terminal correspondiente 20): es el reloj del sistema. ose (terminal correspondiente 30): es un reloj de alta frecuencia que puede ser usado por las tarjetas de entrada salida 16 Capitulo 2 p UP Fundamentos de los puertos paralelos _ ias y En la figura 2.5.* se muestro las dimensiones de la tarjeta de expansión ISA y en la tabla 2.3”. sus caracteristicas eléctricas. L 5.08 L Co S PO r] TT, =E t 81.28 | 40m. al? 102.76 0 334 01 o Dimensiones, en mn Figura 2.5 Placa ISA Voltaje Máx Min |Corriente | Potencia [| Corriente de la (Vdc) (Vdc) típica / terminal E A) (A) +5 V de 5,25 4.8 7 35 0.7 - 5 V de -5.5 -4.6 -0,3 1,5 -0.03 +12 V de 12.6 11.52 2 24 0.1 -12 V -13.2 -10.92 -0.25 3 -0.05 deC Tabla 2.3 Especificaciones eléctricas de una placa 15A. 5 Eggebrecht, Interfacing to the IBM personal computer. pag. 79. 17 \* ~~ 1 :~t~~ apítulo ~- ¡; t '5 ~~~~~~~~~~~~~~~~~~~~~-Fu_1_1da~1n_ en _t_os_d_ e _l_o_sp~u_ e_rt_o _spa,__r_ al_el _ o_s_ ~ n ra . .8 uestro s ensiones e j ta e ansión la .J9, s racterísticas l ctricas . .. 11 .. 5 08 ' CD ~ (.D o ..--- • ' ,- ' 1 ' ' . 8 1 ' El [a 3 3 ce us PE ws E o ¡OR CS WE uy [al -__ a w 2 CIRCUITO S . a LO ww SELECTOR 2 _ AEN CIRCUITO 16 = | DECODIFICADOR REC É > PUERTO [31Eh] ARV NS Figura 4.1 Diagrama de bloques del puerto paralelo 31E h. Para trabajar con el puerto paralelo es necesario en primer lugar conocer su dirección. Cada periférico tiene una dirección de 16 bits, y debe reconocerse con un decodificador personalizado, es decir, identificar cuándo se desea interactuar con el puerto. En las PC”s compatibles con IBM las direcciones disponibles para el usuario van desde la 300h hasta la 31Fh, las tres más recomendadas por la cantidad de 1 que la componen son: 31Bh, 31Eh, 31Dh, de las cuales elegí la dirección 31Eh. Para reconocer dicha dirección implemente un circuito decodificador donde conecté los bits AO, AS, A6, A7, A10 y AEN de la tarjeta ISA a circuitos inversores y las terminales Al, A2, A3, A4, A8 y A9 directamente a las entradas de una compuerta NAND, siendo su salida una señal que llamé -REC (reconocimiento) activa baja. Dado el funcionamiento de esta compuerta, para la condición de tener O a la salida se debe satisfacer que todas las entradas sean 1, es decir, siempre que detecte el número 31Eh las entradas se consideran todas 1 y la salida será un cero lógico. En cualquier otro caso las entradas provocarán un 1 lógico a la salida, lo que significa que está leyendo una dirección diferente a la que se necesita. 36 - \1, ~m tP ~ . w ;;-, "<' 4 f:'!, 'tilt '.· ~ apítulo ~ iseño el i t a /\ ' -' o a:: 1-z o u w Cl .----- "' ::¡.....__ W M (( Ci t() ~ Pó U> /!(, :::i C%l A7 A10 z 'á' IOR _, o 1-_z ,,,o :i:~I O W Cl U> :::i C%l 5 12 11 10 74LS1 33 3 NANO ~4=>- - REC g - 8 11 :: - 10 7 13 ::: - 12 6 5 ::- 6 5 3 ~ 4 2 1 ... ... 2 1 F 74LS04 INVER SOR 10 - es ~ -12 ~ 13 WE BU S ISA BUS DE DAT OS 07 06 05 04 03 0 2 0100 2 A l Bl 18 >--- 3 A2 ,J.L_ B2 4 16 tJ B3 '"--- 5 A4 B4 Ji__ 6 f!ó B5 Ji_ 7 ¡;a 06 E.__ 8 A7 97 .ll- g 11 /!(!, es - 19 E DIR l r.i. 74 LS245 BUS O CT.AL --2.. DO 00 2 4 01 0 1 .l.- 7 8 13 14 17 18 11 02 02 !_ l.-0 3 03 Jl_ 04 04 15 0 5 05 -,J!._ 06 0 6 07 07 ~ CP OE r]__ 74LS3 74 LACH OCT.AL Figura 4.2 Diagrama esquemático del puerto paralelo 31Eh. DATO S O E A ENTRAD 8 -- 8 , DAT OS O E SALIDA 37 Capítulo 4 Diseño del sistema 4.2 HARDWARE 4.2.1 Descripción del sistema El sistema de alarma propuesto debe reconocer una clave numérica que se ingresa mediante un teclado, el programa de control del sistema realiza la comparación de la clave ingresada con una clave grabada en una memoria, sí las claves son iguales se tiene 15 s para abrir la puerta, con la puerta abierta puede realizarse el cambio de clave; un fototransistor verifica continuamente el estado de la puerta y lo envía a la PC, si el programa detecta que el estado de la puerta es diferente del que espera la sirena se activa. Para satisfacer los requerimientos del sistema propuesto implemente una interfaz electrónica compuesta por los bloques: teclado, despliegue, buffer y memoria, buffer demultiplexor, sensor y control de sirena. Como muestro en lafigu,ra 4.3, estos bloques interactúan entre sí, transmiten y recibien datos de la PC mediante los puertos paralelos. 38 BLOQUETECLADO BLOQUE SENSOR BLOQUE DEMUL TIPLB Diseño del sistema _ Giger” Para este primer circuito implementado desarrollé un software para realizar pruebas de funcionamiento e identificar posibilidades de mejora. Lo primero fue verificar el correcto funcionamiento de cada bloque del circuito para asegurar que la información que enviaba al puerto fuera adecuada para que el programa la procesara. En esta fase se presentaron las situaciones que describo a continuación. Este sistema incluía la posibilidad de reiniciar pulsando la tecla con el número “4”, pero no siempre era reconocida; esto me impedía que el sistema regresara a su estado inicial donde espera el ingreso de la clave. Después de ingresar cada dígito de la clave de acceso, era necesario pulsar la tecla con el número “2” para continuar con el proceso, de no ser así la sirena se activaba. Para borrar la clave durante su ingreso, era necesario pulsar la tecla con el número “1”, el inconveniente es que sólo se borraba dígito por dígito y debía borrarse toda la clave independientemente de la cantidad de números ingresados. En la medida en que fui evaluando el sistema, el hardware se volvía cada vez más inestable; medí la resistencia en varios puntos de contacto con respecto a la línea de tierra, observé que variaba desde 1 hasta 20 ( lo cual causaba inestabilidad en el circuito. En las figuras 4.5 y 4.6 muestro los circuitos de la propuesta inicial. Con base en lo descrito en párrafos anteriores, decidí rediseñar nuevamente el sistema incluyendo las siguientes modificaciones. . Reinicio automático del sistema al estado inicial de espera. cego . Asignación de la tecla para borrar y la tecla “*f” para continuar el proceso; ceo? . Eliminación de la clave pulsando la tecla se debe eliminar toda la clave ingresada, y regresar al estado de inicio del programa. 41 Resultados de la primera propuesta ·~~~ Capítulo ~ l"'ti.im iseño el e a ~;i ara ste er ito l entado sa ro lé n f are ara li ar ebas e iento e ntificar si il des e ejora. o ero erificar l rrecto iento e da l ue el i ito ara urar e ación e viaba l erto era cuada ara e l r a r cesara. n sta e r ntaron s i es e scri o nti uación. ste e a l ía sibili ad e i iciar l do la n l ero " ", ro pre ra nocida; to e pedía ue l e a resara t o i ial nde era l reso e l e. espués e resar da í ito e l e e ceso, ra cesario ulsar la n l ero " " ara nti uar n l r ceso, e r sí a ti aba. ara o rar l e rante reso, ra cesario ulsar la n l ero " 1 '', l veniente s e lo rraba í ito or í ito bía rarse a e dient ente e ti ad e eros r sados. n edida e i l ndo l a, l r are lvía da ez ás st ble; edí i cia rios ntos e ntacto n ecto a a e rra, servé e ri ba sde sta Q al saba st ili ad l i uito. n ras . uestro s i itos e r puesta i ial. on ase escrito rrafos teriores, cidí i ñar a ente l e a do s i ntes odificaciones. • einicio t ático el a l t o i ial e pera. • si nación e la " *" ara o rar la "#" ara nti uar l r ceso; • l inación e e l do la "*" be inar a l e r sada, resar l t o e i i el ra a. Capítulo 4 Diseñ.o del sistema Figura 4.5 Hardware de la propuesta inicial 42 ya Er Capítulo 4 PRE Diseño del sistema _ diggasso” Figura 4.6 Sistema de alarma completo de la propuesta inicial. 43 ·~~f.I;ft~ Capíh1!0 ! ~f ¡~ t: iseño el a "';¿: i ura i a e a pleto e puesta i ial. se Re Capítulo 4 CS Diseño del sistema 4.2.3 Diseño y desarrollo de la segunda propuesta Enseguida presento la segunda propuesta del sistema con base en las pruebas realizadas en el primer diseño. En el bloque teclado sustituí la compuerta NOR por una NAND de trece entradas para alambrar las teclas F * ” y “4”, además coloque condensadores en cada terminal del bloque teclado para evitar los rebotes que se generaban al presionar una tecla. Por razones de seguridad y para evitar mostrar la clave de acceso, en esta propuesta sustituí los despliegues de 7 segmentos con sus respectivos codificadores y registros por un despliegue de arreglo de 4 leds controlados por una GAL16V8, este circuito sólo muestra el orden y la cantidad de dígitos ingresados. Para enviar datos desde la PC al bloque de leds implemente un nuevo bloque con dos buffers, al que llame bloque control. A diferencia del diseño anterior en que el proceso de lectura y/o escritura de la memoria requería de transferir los datos desde el bloque despliegue, mejore el diseño de manera que la transferencia se realice mediante el puerto paralelo 31Eh; con esta modificación el bloque requiere únicamente de la memoria EEPROM y un sólo buffer octal. En esta propuesta sustituí el interruptor tradicional por un interruptor óptico, también llamado fototransistor' utilizo el H21A1 para monitorear el estado de la puerta, un O lógico indica que la puerta está cerrada y un 1 lógico que la puerta está abierta, el fototransistor resulta de la combinación de un fotodiodo y un transistor bipolar npn, cuando la luz incide sobre este elemento hace las veces de corriente de base, razón por la cual la terminal de la base no esta en el transistor. Al inicializar el sistema de alarma, el programa que corre en la PC genera un código de bits que envía permanentemente al bloque sirena, en este bloque conecte un codificador para reconocer a dicho código, de manera que si desconecta o destruye el sistema de alarma, la sirena sonara. : http: //www.unicrom.com/Tut_fototransistor.asp, http://www.anzwers.org/free/arsabe/Opto/opto_a.htm. 44 ~m tffe, -,' Í ~ ',~ ~ apítulo 4 T isefio el e a . .3 is o esa rollo e da puesta nseguida r sento nda r puesta el e a n se s r ebas l as l r er i ño. n l l ue l o stituí puerta R or a ND e e tr das ara brar s l s " " "# ", ás l ue densadores da inal el l ue o ra itar s otes e eraban l r si nar a la. or nes e ri ad ara itar ostrar e e ceso, ta puesta stituí s spli ues e entos n s ecti os ifi ores istr s or s li ue e lo e s ntr l dos or a L l 6V8, te i ito l uestra l r en ti ad e í it s r sados. ara viar at s sde l l ue e s pl ente evo l ue n os fers, l e la e l ue ntrol. i cia el i o terior e l ceso e t ra / crit ra e emoria uería e sferir s tos sde l l ue spli gue, ejore l i o e anera e f r ncia li e ediante l erto ralelo l h; n sta odificación l l ue iere i ente e emoria M l fer ctal. n sta r puesta stituí l ptor i i nal r ptor tico, bién la do t tr nsistor 1 til l 21Al ara onitorear l o e erta, i o ica e uerta stá rr da i o e uerta stá ierta, l t t sistor lta e binación e i o sistor i olar n, do z i e bre ste ento ce s ces e ri nte e ase, n or al inal e se sta l sistor. l i i li ar l e a e a, l r a e re nera digo e its e vía anente ente l ue a, ste l ue necte difi dor ara ocer i o digo, e anera e i s onecta str ye l e a e a, a nara. 1 ttp: / w.unicrom.com!fut_fototransistor.asp, t //w .anzwers.org/free/ r e/ pto/opto_a.ht . Capítulo 4 Diseño del sistema A los elementos de la segunda propuesta del sistema los ilustro en la figura 4. 7. En este diagrama indicio los nombres de las terminales de entrada y salida de cada bloque, las líneas señalan la dirección del flujo de los datos y la intercomunicación entre los elementos del sistema. BLOQUE SIRENA 8 BLOQUE BUFFER Y MEMORIA BUFFER 8 PUERTO 31Eh IMPLEMENTADO BLOQUE CODIFICADOR DEL TECLADO 3 TECLADO DE MEMBRANA 9 4 r---C-0-D-IF ... IC._A_D_O_R ___ l-~~ SEÑAL BOT 8 BLOQUE DEMULTIPLEXOR 8 PUERTO LPT1 DE LA PC 3 Figura 4. 7 Diagrama de bloques detallado de la segunda propuesta. Resultados de la segunda propuesta BLOQUE SENSOR BLOQUE DESPLIEGUE DE LEOS En los siguientes párrafos explico el diagrama electrónico y funcionamiento de los circuitos electrónicos que resultaron a partir de la segunda propuesta. Así en la figura 4. 8 muestro el diagrama general del hardware del sistema, en el que ilustro a los 7 bloques que integran al sistema con sus respectivas terminales y nombres; la dirección del flujo de datos y la intercomunicación con los puertos paralelos. 45 AA EE e ; E Is mía Diseño del sistema BLOQUE BLOQUE *%? + lo? DESPLIEGUE CONTROL e , lo GND LEDs SIRENA bu En 04 | C0C1 Ca GND 03 4403 mu | 02 4402 _ 2Rdd >- 01 de 01 E YE > 00 a co _ e 55 cl 16 HH 01 YOr*oOTYTY? o Mm C2 PH C07 DE e a A > bur: 07 0605 0403020100, » y Y o D4 PCE pr + ge e DS : p3 CONTROL we» we co HH 15 E D4 . Dz DE OE BLOGUE o? 14 uy D3 4 D1 DIR O + DIRO MEMORIA a+ [3 3 02 , DO DIR 1 DIR 1 p1 + 12 2 D1 > ci 11 ob 9 Di Ls 10 E or fp —«—pus2 a — a D6 - 4 — BUS 1 q> da E GND e Eo Sy BLOQUE E as e ce - DEMULTIPLEXOR > us ss 5 B D BLOQUE BLOQUE a 4 94 A C CODIFICADOR SENSOR s3 «—9 sp BOT B DETECLADO A 18 225 — SP GND 5 | Figura 4.8 Diagrama esquemático del hardware para el sistema. A continuación hago una descripción de cada bloque. El bloque codificador de teclado está formado por un teclado de membrana de 4 x 3 líneas, un circuito codificador de 10 a 4 líneas, una compuerta NAND de trece entradas y 7 inversores. El teclado está polarizado con una resistencia de 22 k(2 en cada una de sus terminales a Vcc y su correspondiente conexión a tierra con un condensador de 2.2uF para reducir los rebotes que se generan en el teclado de membrana. Los digitos del 1 al 9 son entradas al codificador, siendo sus cuatro salidas 4, B, € y D. Cada dígito se codifica como un número binario de cuatro bits, es decir del tipo BCD; estas salidas y las terminales del teclado con simbolo “0”, * * y “* son las entradas a la compuerta NAND, la cual genera la señal BOT que indica cuándo se presionó una tecla. 46 Capítulo 4 ~ ~D_i_se_fi_o_d_el_ s _i s _re_m_a _____________________________ _ D QUE PLI UE s _L_c_o .. c ... 1 _c2 ..... I UE o7 ----------01 NTROL 06 06 I NA 05 Oó 04 04 GND 3 ~ 03 2 ~ 02 o11--tt--t--t-~;--i--11---- o1 CO .-1---P--I CD CD Cl C2 +t t .c. 1--'11-+-+-+-"'t'-t-t""'"l'----tOO LLJ C1 14 C1 1J1 2 16 2 N :: --::--1 BUF 1 CD . D5 BLOQUE BUF 1 . ..... 4 CE " CE a::: 05 ;J..__ 2 04~ ::i:: 03 .2...- z 02 .i.- ..... D3 NTROL WEt-----t\flJE 8 01~ oL - 2 - 01 - DO OEl--..... -IO IR01-----t I I - DIR ~ 07 1-'9'---....,._--t BU S 2 T 6:: 06 8 BU S 1 # ,__n ~ S7 11 S7 TO' : - 7 O UE ~ ~ S6 10 S6 C - LLJ 85 12 55 ULTI L XOR B ,.._ ~ S4 13 - S4 A - S3 15 S3 SP T ,____ 13 a 5 R._ T# - T' - ,.... e ,.... B , , ~ (V) o t- o:: 7 05 03 02 o 1 00 A2 .......... ::-- 17 ~ BLOQUE ORIA D UE DI I R TECLADO o... 82 k 16 CI.. C2 - 15 02 ...... --11 Al...-.·-... 1 B1 - C1 k 1 • ID r-------. UE SOR P D 1 i ura i r a e ático el are ra l a. nti ación go a scri ción e da l que. l l ue difi ador e l o stá ado or n l o e embrana e as, n i ito difi dor e O as, a puerta D e e tr das ersores. l o stá l ri do n a i t cia e .Q da a e s inales cc r ondiente exión ra n n densador e . µF ara ucir s otes e neran l l o e embrana. os í it s el l n tr das l dificador, o s atro li as A, , C . ada í ito difica o ero i ario e atro its, s ecir el D; tas l as inales el l o n í bolo "O", " " "#", n s tr das puerta ND, al nera al T e ica do i ó a la. En el primer diseño fue necesario conectar inversores a las cuatro salidas del codificador así como a las líneas de las teclas "O", " * ", y "# ", para enlazar directamente dichas salidas a los despliegues de 7 segmentos, debido a la complejidad del alambrado del circuito, decidí conservar los inversores y hacer las adaptaciones convenientes con los bloques relacionados a este, en la .figura 4. 9 muestro el diagrama de este bloque. Tll r 74L S04 ltf../ERS OR 4 _. 3 ( - = .... - 74L S133 N.AND DE 13 ENTRADAS 9 ..r 10 _ 11 -.. 12 13 3 4 10 f-- J__ L-BOT '\._ 5 A B e o <= 74L S04 ll'NERS OR 12 A 13 2- 1 Ji_ 15 2 1 11 4_ 3 10 R 1 - 1Z 22 kO . \be - ~ \ ,-CC 1 11 2 12 ~ NC 3 13 4 1 5 2 14 D 6 3 6 c 7 4 7 5 B 8 9 A 10 9 --GND .... ,. 74LS147 c::Jll CODIFICADOR 9 - 4 LINEAS > .. . : . ~ : > .~ . TE CLADO DE MEMBR R.APID CIR CUIT MODELO 1200 T# T' o 1 [] ITJ [] 2 3 El m m 4 5 [[] [TI [] 6 7 c:J [QJ (!] 8 9 - -- ---- -- ... -~ - - -- T=r T=r T=r T=r l .l.. GND C = 2.2 µF -- -11 2 Figura 4. 9 Diagrama esquemático del bloque codificador de teclado. ftNA El sistema cuenta con un despliegue de leds formado por cuatro leds que tienen cinco modos de encendido. En el modo O los leds encienden uno a uno de manera secuencial, con un intervalo entre encendidos de O. 5 s, y que se activa cuando la puerta está cerrada y está aguardando que se ingrese la clave numérica. 47 Capítulo 4 Disefio del sistema En el modo del 1 enciende el primer led; en el modo 2 encienden el primero y segundo leds; en el modo 3 encienden el primero, segundo y tercer leds; en el modo 4, enciende el primero, el segundo, el tercero y el cuarto led; todos los leds encienden de izquierda a derecha y de forma intermitente, con intervalo de encendido/apagado de 0.5 s, y se activan cuando se están introduciendo los dígitos de la clave, ya sea para la apertura de la puerta, o bien, para el proceso de cambio de clave. El encendido de los leds se controla con una GAL l 6V8 en la que grabé previamente un programa que generé con base en una máquina de estados. En la figura 4.1 O presento el diagrama del circuito y en el apéndice muestro el diseño de este bloque. Vcc R 5 4.7 M'1 8 GAL16V8 7 4 A rreglo programable R 6 6 2 .7 MÜ LM555 3 1 CLK 2 2 A 5 B - e C 1= 1µ.F Y'"ºº'"' D SA SB co se C1 SD C2 GND l/OE - Figura 4.1 O Diagrama esquemático del bloque de lecis. Como ya mencioné, la memoria utilizada para guardar la clave es una EEPROM con 8 terminales de entrada/salida, que se conectan al puerto paralelo 3 lEh. El buffer maneja 8 bits y sus salidas son de tipo tres estados, de tal manera que cuando se necesita usar las terminales de la memoria como entradas, por medio del software se hace que el buffer se habilite y lleve sus 8 bits a la memoria. 48 Capítulo 4 Diseño del sistema Cuando las terminales de la memona se utilizan como salidas, las terminales del buffer se encuentran en alta impedancia. De esta forma se evita que se generen conflictos al interconectar dos salidas a un mismo punto eléctrico. La memoria tiene 13 terminales de dirección, de las que sólo utilicé dos; considerando que sus combinaciones de cero y uno lógico, pueden generar 4 direcciones diferentes, se pueden guardar los cuatro números de 4 bits que corresponden a cada uno de los dígitos de la clave. Las terminales restantes se conectan a tierra. Las dos terminales para establecer las direcciones así como las terminales CE (habilitar memoria), WE (habilitar escritura), OE (habilitar salidas), Bl (habilitar buffer 1 ), son controladas por el programa que corre en la PC. El circuito correspondiente a este bloque se encuentra en la .figura 4.11 que presento a continuación. CAT28C64 74LS244 vcc BUFFER DEL PUERTO EEPROM OCT.AL 31Eh A2 11 8 18 A2 M. 2 8 00 - 07 '•IVE 92 12 16 4 92 92 OE C2 13 14 C2 C2 6 CE 02 1:5 12 8 02 02 DIRO DIRO Al 16 3 Al Al 17 DIR1 DIR1 Bl 17 5 91 15 91 DIR12 Cl 13 7 Cl Cl 13 DIR7 01 19 g 11 22 DIR6 DIR2 8 19 20 DIR5 DIR11 23 g DIR4 DIR9 24 BUF1 10 DIR3 DIRS 25 14 GNDDIR10 21 8 11·17 - - .AL PUERTO 31Eh Figura 4.11 Diagrama esquemático del bloque buffer y memoria. El bloque demultiplexor está integrado por dos buffer octales, sus entradas están conectadas al bloque codificador de teclado, y sus salidas al conector DB 25, para llevar la información al registro de status del puerto paralelo LPTJ de la PC. Las terminales de habilitación de estos circuitos las conecte al puerto paralelo 3 IEh, en la figura 4. J 2 muestro el diagrama de este circuito. 49 Capítulo 4 Disefio del sistema 74LS245 BUFFER OCTAL A4 # 6 Afj 2 A1 18 SENSOR (SP) A2 92 17 Af3 86 13 A7 87 12 Af3 98 11 DIR 'E 19 9US2 - 74LS245 Registro status BUFFER OCTAL puerto LPT1 15 A4 5 S7 84 A S6 16 83 A3 4 8 S5 17 82 A2 3 c S4 18 81 A1 2 D S3 85 Afj 6 BOT 86 A5 7 87 A7 8 88 A8 9 DIR 'E 19 BUS1 Figura 4.12 Diagrama esquemático del bloque buffer demultiplexor. El bloque control tiene dos buffer, el primero recibe en sus entradas a los bits que provienen del registro de datos del puerto paralelo LPTJ y sus salidas son las señales que permiten controlar a la memoria. El segundo buffer tiene cableadas sus entradas al registro de control del puerto paralelo LPTI y sus salidas se conectan al bloque de leds. El diagrama esquemático de este circuito esta en lafigura 4.13. 50 Capítulo 4 Diseño del sistema 74LS245 Regislro de datos BUFFER OCTAL puerto LPT1 CE' 3 A2 B2 05 BE 4 A3 83 05 \J'IJE 5 A4 94 D4 BUFF1 5 Pó B:5 D3 BUFF2 7 00 02 DIR1 87 D1 DIRO 88 DO 81 19 74LS245 BUFFER OCTAL 82 A2 83 A3 94 A4 R eg islr o contro 1 B:5 Pó puerto LP T1 C2 00 ~ C2 C1 B7 Al C1 co 00 pe co B1 A1 19 DIR E - Figu,ra 4.13 Diagrama esquemático del bloque control. El bloque sensor está integrado por un fototransistor cuya función es verificar el estado de la puerta y devolver el dato leído al bloque demultiplexor y de ahí al puerto LPTJ para que el software procese dicho dato. Si se requiere aumentar la sensibilidad del transistor a causa de baja iluminación, será necesario incrementar la corriente de la base con ayuda de polarización externa. 51 En lafigura 4.14 muestro el diagrama esquemático de este circuito. F ototransistor H21A1 Vc c Q1 BC547 Al bloque buffer demultiplexor sensor (SP) Figura 4.14 Diagrama eléctrico del bloque sensor. Para el cálculo de las resistencias considere los valores prácticos de diseño de los siguientes elementos: Diodos ID= lOmA ILED = 10 - 20 mA (rojos) VD = l. 5 - 2.2 V 52 esse, Ei Capítulo 4 PRE Diseño del sistema _ vigas” TBJ (Transistor bipolar de juntura) Silicio Verso = 0.2 V Vó:=0.7-0.8 V B=100 Para las regiones de operación se debe cumplir: Corte Amplificación Saturación h<0 E hat B Pp TTL (Transistor Transistor Logic, lógica de transistor a transistor) Vi Vi Vo Vow Unidades 0.8 20 04 2.4 vV MAX MIN MAX MIN L IL 4 mA El transistor Q1 debe operar en corte y saturación y a su vez saturar a un transistor Q, que esta en la terminal de entrada del TTL al que se envía el estado del sensor, si R¿= 1 KQ el valor de Iy se obtiene con la siguiente expresión. V Var lp = > =3.3 mA entonces [sf =330 mA Para obtener lc le=L + ls Con R¡= 330 Q Vec IN ds 53 . , ~-v~ !.! ~ "' )!'\ ~.~ -': Capítulo 4 W'Q1i, ;: isefto el a ~ BJ ransistor i olar e tura) ili io eESAr .2 aE 0.7 - 0.8 /3 = 100 ara s i nes e eración e be plir: Corte la S, O Ampl ficación la= le /3 at ración le laz - /3 L ransistor ransistor ogic, ica e sistor sistor) iL 1-1 oL m1 nidades .8 .0 .4 . ÁX i ÁX i In A l sistor 1 be erar rte t r ción ez t rar n sistor 2 e sta inal e tr da el L l ue vía l t o el sor, i 2 = Q l alor e 18 ti ne n i nte presión. t nces ara tener e i - VaE a= Ra 3 .3 A la/3 30 A on i = 0 ee l e = - + 4 = 19. 5 mA Re Capítulo 4 Disefio del sistema Para verificar que el transistor Q1 y Q2 en la terminal de entrada del TTL esta en saturación, se debe satisfacer la siguiente expresión. l e< f BjJ Para este caso 19.5 mA < 300 mA Para calcular RJ considere nuevamente el estado de saturación para el fototransistor. Donde Va= VCE&4T entonces R V Vcc-VcE&4T = - = = 1.2 KQ 1 In El valor de Is en el fototransistor depende de la luminosidad, entre mayor sea el valor de R3, el valor de Is disminuye, entonces R3 debe permitir desde el minimo valor de saturación razón por la cual coloque una resistencia variable. Para asignar el valor de ~ considere la siguiente expresión. VoH-Vo R4 = ¡, = 280 n LEO con VoH = 4.5 V ILEo= 10 mA Finalmente para Rs Vcc-Vo R5 = = 330Q lo con Vo = 1.7 V El bloque control de la sirena se encarga de comunicar a la interfaz del sistema con la sirena, y se activa cuando recibe el código de ocho bits FFh ( 1111 , 1111) a través de las salidas 00, O 1, O 2, 03, 04, 05, 06 y 0 7 del puerto paralelo 3 lEH, en caso de que detecte que el estado de la puerta es diferente al requerido en ese instante por el programa control. 54 Capítulo 4 Diseño del sistema De esta manera sí se llegara a cortar la conexión con la PC, ya sea por falta de suministro de energía eléctrica o porque se corten los cables, entonces el código FFh llegara al control de la sirena y ésta empezara a sonar. El diagrama de este circuito lo muestro en lafigura 4.15. Vcc 74LS133 NANO DE 13 ENTRADAS R1 15 \kc 14 68 k íl 8 13 7 4 12 R2 6 11 10 680 k íl LM 555 3 10 __n_n_ Del puerto c,o1µF l 5 74LS04 31 Eh INVERSOR NC - 2 Vcc Vcc R3 22 k íl 8 7 4 R, 6 3 5 C5 =O1µF 18 k íl LM 555 R6 10 o C2 = 0.1¡¿F l 5 l C,= 0.1µF - C3=10µF NC - 80 0.'3VV Figura 4. 15 Diagrama esquemático del bloque control de sirena. Este bloque está compuesto por una compuerta NAND para reconocer el código de activación de la sirena; si recibe el código FFh su salida será un "O" lógico. Dicha salida se lleva a un inversor para activar a un par de circuitos LM555 conectados en cascada y modo astable, cuya salida es la 55 na Be % Capítulo 4e imac _ Diseño del sistema entrada a un amplificador de sonido LM386 con ganancia igual a 200, su señal de salida se lleva a la bocina para generar la alerta sonora Para la frecuencia f= 7 = (R e (1) Periodo total T=ti+t,=0.693(R+2Rs)JC (2) Donde ti=0.693(R+R)C y t2 =0.693(R2)C Ciclo de trabajo De= E x 100 6) Ri+R> Con las ecuaciones 1, 2 y 3, para R¡ y R2, obtuve los siguientes valores f =1.008 Hz T = 989.604 ms con f1=518.364 ms y f2=471.24 ms D=73% Con las ecuaciones 1, 2 y 3, para R3 y Ra, obtuve los siguientes valores f = 248.276 Hz T =40.194 ms con fi=2.772 ms y f2=1.2474 ms D=68% Se tiene contemplado el diseño de este controlador de manera que sea capaz de trasmitir inalámbricamente el código a la sirena. 56 . \j:ti~H.J..lfr/ J: i~ apí o 4 ~ i fto el e a tr da plifi ador e i o 386 n ancia al 0, al e li a a l cina ara nerar l l rta ora. ara l ncia eri do tal = t1 + t 2 = o.693(RA+2&)C ) Donde 2 o.693(R2)C iclo e ajo R2 = R R lOO 1+ 2 (3) on s aciones , , ara 1 2, t ve s i ntes l res n 1. 08 z 9. 04 s l1 518.364 s l2 471.24 s 73% on l s aciones , , ara 3 .i, t ve l s i i ntes l res n 248.276 z 40.194 s l1 2. 72 s l 1.2474 s =68 e e t plado l i o e ste ntr lador e anera e a az e itir i lá bri ente l igo a l i na. Capítulo 4 É ER Diseño del sistema _ Yapasez? A continuación muestro tres fotografías del sistema de alarma implementado. Figura 4.16 Segunda propuesta para el sistema de alarma. 37 ·~~ Capítulo (tiii\ !f ~~ "t ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~-D_i s_ e _ñ_o_d_ e l_ s _i_ s t_ e m~ª~ ~ ti ación uestro tr s f t rafias el i te a e l r a i pl entado. i ura . 6 nda r puesta ara l i t a e l a. 5 Figura 4.17 Puerto adicional de 8 bits. 58 Figura 4.18 Hardware de la segunda propuesta. 59 Capítulo 4 Disefto del sistema ~ i ura . 8 ardware e nda r puesta. Capítulo 4 Diseño del sistema 4.3 SOFTWARE El programa que desarrollé en Lenguaje C tiene por objeto controlar la transmisión y recepción de los datos entre la interfaz electrónica y la PC; a continuación describo brevemente las principales partes del programa y su función. El programa principal está integrado por las siguientes subrutinas. • Subrutina determine_time_k: calcula la constante de tiempo para convertir el valor de un contador de ciclos a tiempo ern milisegundos • Subrutina delay: establece retrasos de tiempo para la correcta lectura de los datos en los puertos paralelos • Subrutina read _ door _ sens: verifica el estado de la puerta abierta/ cerrada • Subrutina kbd _ read: detecta cuando se oprimió algún carácter del teclado de membrana • Subrutina read _ code: lee la clave que se ingresa por medio del bloque teclado • Subrutina read _aster_ code: borra la clave y/ o continúa el proceso después del ingreso de la clave • Subrutina mem read: lee la memoria en modo de lectura • Subrutina code _compare: comparar la clave ingresada con la clave grabada en la memoria • Subrutina mem _ write: establece el código de sa)jda del registro de datos de manera que se habilite la memoria en modo de escritura • Subrutina siren _ on: envía un código de bits al bloque sirena Para la ejecución del programa se considera que la condición inicial es que la puerta esté cerrada, y sólo en este caso el programa pasará al siguiente paso en el que automáticamente calculará la base de tiempo de la PC en la que está corriendo el programa, a fin de contabilizar los tiempos requeridos correctamente; sí la puerta está abierta es necesario cerrarla para que el bloque sensor detecte el estado de la puerta y pueda iniciar el programa. Una vez realizado lo anterior, el programa de control pasará a un estado de espera, hasta que se introduzca alguna clave numérica mediante el teclado de membrana. La condición de espera continúa hasta que se detecte el ingreso de un primer dígito, condición necesaria para proporcionar intervalos de menos de cinco segundos entre el ingreso de cada uno de los siguientes tres números, mismos que el usuario le proporcionará. 60 Capítulo 4 E? Diseño del sistema _ siggagsjo Si transcurren los 5 segundos y no se ingresa el siguiente número, el programa regresará al estado de espera para detectar nuevamente la clave de acceso. En total se ingresan cuatro digitos y la tecla “f?”. Si no se cumple este formato, regresa a su estado inicial de espera. Al cumplirse las condiciones señaladas en el párrafo anterior, el programa procede a leer los cuatro digitos de la clave pregrabada en la EEPROM y comparar si es igual a la introducida por el teclado. En caso negativo, regresa a su estado inicial. Si en cualquier momento intermedio se abre la puerta, esto provocará que el dispositivo habilite al controlador de la sirena, el cual hará que ésta empiece a sonar, indicando que la puerta se abrió de manera inapropiada o violenta. Si los números introducidos por el usuario y los números grabados en la memoria son iguales, se cuenta con un intervalo de tiempo de quince segundos para abrir la puerta sin que se dispare la alarma. Esta situación obedece a que si el “personal no autorizado a ingresar en las instalaciones de interés” conociese la clave, al no contar con las llaves de las cerraduras de la puerta tardaría más de quince segundos en abrir, lo que causará el encendido de la sirena. En caso de que se haya abierto la puerta luego de introducir la clave correcta y dentro del lapso de tiempo mencionado, el programa pasa a un estado de espera similar al de inicio, con la salvedad de que en el momento en que se cierre la puerta, el sistema regresa a su estado inicial. Si la puerta permanece abierta, es posible cambiar la clave volviendo a oprimir la clave de acceso seguida de la tecla “?”. Si la clave introducida nuevamente es igual a la de la memoria, se tiene la posibilidad de cambiar la clave rescribiendo el nuevo código en la ZEPROM, para lo que se requiere introducir correctamente por el teclado de membrana la nueva clave dos veces seguidas, con la finalidad de que el usuario esté bien seguro del código que introdujo al sistema, y se logre disminuir la posibilidad de una equivocación involuntaria. Después de rescribir el nuevo código en la memoria, el sistema pasa al mismo estado de espera hasta que se cierre la puerta, o a que una vez más oprima su clave para un nuevo proceso de cambio de código. 61 · ~ ~~! tt~ apítulo j n~ ti~ ~~~~~~~~~~~~~~~~~~~~~~~~~~~~-D~i s e_ñ_o_d_el_s_i s _te_m_a~ ~:i' i ra ren s ndos resa l i nte ero, l r a resará l t o e era ara etectar a ente e e ceso. n tal r san atro í it s la "#". í ple ste ato, resa t o i ial e pera. l plirse s diciones aladas l rrafo terior, l r a ede r s atro í it s e l e r ada M parar í s al cida or l l do. n so gativo, resa t o i ial. í alquier omento edio re erta, t ocará e l i ositi o bilite l ntr lador e a, l al ará e sta piece nar, do e erta rió e anera r piada i lenta. í s eros cidos or l s ario s eros ados emoria n ales, enta n alo e ie po e i ce ndos ara rir erta i e i are a. sta i n edece e í l " ersonal o t ri do resar s i nes e t rés" ociese l e, l ntar n s s e s r uras e uerta aría ás e i ce ndos rir, e sará l endido e na. n so e e ya ierto erta o e ucir e rrecta ntro el so e ie po encionado, l r a asa t o e era ilar l e i io, n ad e e l omento e i rre uerta, l e a resa t o i ial. i erta anece ierta, s sible biar e l i do ri ir e e eso uida e la "#". i l e cida a ente s al e emoria, e sibili ad e biar l e o l evo digo E ROM, ara e uiere ucir r t ente or l l o e embrana eva e s ces uidas, n l e e l suario sté i n uro el digo e ujo l a, re i inuir sibili ad e a i ocación oluntaria. espués e cribir l evo digo emoria, l e a sa l is o t o e era sta e i rre erta, e a ez ás ri a l e ara evo r ceso e bio e digo. Miós Lom a E o P es % Capítulo 4 mis Diseño del sistema La figura 4.19 corresponde al diagrama de flujo del programa e ilustra lo que describí en los párrafos anteriores. (p) O ESTADO LEE CÓDIGO INICIAL DEL TECLADO >] y | DETERMINA 5 QUERTA CERRADAZ CONSTANTE DE TIEMPO ] LEE CÓDIGO COMPARA CÓDIGO DEL TECLADO CON LA MEMORIA NO SON IGUALES? ! ai COMPARA CODIGO ACTIVA LEE CÓDIGO CON LA MEMORIA SIRENA DEL TECLADO Ap VUELVE ALEER CÓDIGO DEL TECLADO si RETARDO 15 SEGUNDOS REESCRIBE CÓDIGO EN LA MEMORIA Figura 4.19 Diagrama de flujo del software del sistema. 62 ( :.'!fe. ~~ . ~ "" '~"~ ~-,r ,. , e 'tul 4 .- · "'.~ .... ap1 o ~ is o el a a ra . 9 de l a e el a l e escribí s rafos teriores. DO óD O I I L L L DO MINA si NSTANTE E I PO E ODI O PARA DI GO L LADO N ORIA SÍ PARA ÓDI GO TI A E D O N EMORIA SI EN A L L DO NO ELVE LEER ÓI O EL LADO DO NDOS NO NO SCRIBE DI O ORIA SÍ NO i ura 9 i r a fl j el ft are el a. 4.4 COSTOS Los costos son un aspecto muy importante en este proyecto en términos de su fabricación en serie pensando en su instalación real del sistema de alarma en la División de Ciencias Básicas. En virtud de esto busqué adquirir los dispositivos indispensables para los circuitos, así como reutilizar las PC 's con procesador Intel 80x86, tarjeta de expansión ISA A continuación presento una la lista de dispositivos que utilicé para la implementación de los circuitos finales del sistema de alarma, con su costo comercial en la tabla 4. 1 Teniendo presente que los precios de los dispositivos varían con el tiempo y lugar de compra, pretendo mostrar un costo representativo del sistema. Para ser congruente con la descripción de bloques, presento una lista de precios de los elementos empleados, así primero aparece el nombre del bloque, después el concepto, seguido de la cantidad de componentes, su precio por unidad y su precio total de los elementos. 63 Precio por Total por Bloque Concepto Cantidad unidad unidades ( $) ($) !Puerto !Conector DB - 25 1 25 25 paralelo LPTl K::able plano 26 1 12 x metro 12 hilos !Bloque !EEPROM 1 100 100 memoria ICAT28C64 74LS244 2 6 12 [Bloque l74LS245 1 7 28 ~emultiplexor !Bloque LM555 4 1 4 ~espliegue de GAL16V8 1 16 16 eds Resistores 3 0.5 1.5 = Condensadores 2 2 4 Resistor variable 2 6 12 Leds 3 4 12 [Bloque feclado 1 30 30 ~odificador de membrana 4X3 ~eclado Resistores 12 0 .5 6 Condensadores 12 2 24 r?4LS147 1 8 8 l74LS133 1 8 8 4LS04 2 4 8 !Bloque sensor !Resistores 5 0.5 2.5 IBJ 547C 1 5 5 !Resistor variable 1 6 12 !Sensor H21Al 1 20 20 64 Bloque Concepto Cantidad Puerto 74LS133 l paralelo 31 Eh 74LS32 1 74LS04 1 74LS245 1 74LS374 1 Resistores 8 Leds 4 [Bloque sirena i..-M555 2 LM386 1 74LS133 1 74LS04 l Condensadores 5 Resistores 5 Resistor variable 1 Bocina 8Q a 1 0.5W ... ~Tlflt ¡ e ~~ Capítulo 4 lf:Il$f ·\¡ Diseño del sistema ~ t j Precio por Total por unidad unidades ( $) ($) 8 8 4 4 4 4 7 7 7 7 0.5 4 4 16 4 8 5 5 8 8 4 4 2 10 0.5 2.5 15 15 25 25 Tabla 4.1 Lista de precios de dispositivos utilizados. De la tabla anterior se puede verificar que el costo total de los dispositivos listados es de $4 77. 5 O M .N. El precio de una sirena varia desde $180.00, en tanto que las fuentes alimentación para caso de interrupción en el suministro eléctrico se encuentran desde $900.00, este precio es de una batería para alimentar a dos computadoras como máximo. 65 CAPÍTULOS RESULTADOS, CONCLUSIONES Y RECOMENDACIONES 5.1 RESULTADOS Para llegar al actual sistema de alarma, fue necesano pasar por los diseños de hardware y software, comentados en el capítulo anterior. Durante el proceso de diseño del sistema tuve diversas dificultades que impedían su buen funcionamiento; los principales problemas identificados con sus respectivas soluciones son los que describo a continuación. Para el diseño del bloque despliegue de leds elaboré, el diagrama de estados y mapas de Kamaugh considerando la secuencia de encendido que debían seguir los leds, y luego de obtener las ecuaciones boolianas del circuito realicé un programa para grabar la GAL l 6V8 con el programa OPAL con el cual generé archivos tanto de simulación como para la grabación de dicho programa en el dispositivo. Los problemas que tuve al probar el circuito fueron básicamente de polarización. De las hojas de especificaciones se sabe que el voltaje de polarización es de 5 V; en una primera prueba alimenté el circuito con la misma fuente que se polariza al resto del hardware, esto fue con 4. 5 V debido a la caída de voltaje, lo que mantenía a los leds encendidos pero no realizaba los cambios programados. Verifiqué nuevamente la simulación, y el diseño de diagramas de estados así como las ecuaciones, después agregué al circuito un regulador de voltaje y le coloque su propia fuente de alimentación, al probarlo el circuito encendía a los leds de la manera programada pero en la secuencia se perdía un pulso ocasionando que el apagado simultáneo de los leds 3 y 4 no fuera 67 Capítulo 5 Resultados, conclusiones v recomendaciones correcto; este problema lo corregí al llevar todas las termínales V ce a un mismo punto y todos las tierras a otro punto común; por lo tanto, para que la GAL funcione correctamente necesita ser alimentada estrictamente con el voltaje especificado por el fabricante. Los problemas que tuve en el desarrollo del software eran referentes a la estructura de programación; al principio tenía gran cantidad de ciclos e instrucciones repetitivas, lo que lo hizo extenso y tedioso, por lo que modifique la estructura del programa mediante subrutinas, y en consecuencia mejoré la calidad de programación y funcionamíento . El crear subrutinas y una estructura nueva de funcionamíento me permítió dismínuir parte de los circuitos involucrados; fue una tarea dificultosa adecuar el hardware a este nuevo software, dado que para solucionar este problema desarrollé programas individuales que permitieran el correcto funcionamíento del sistema, en especial el control para la memoria EEPROM previo a elimínar los bloques sobrantes. El programa de control tiene dos partes fundamentales: la primera requiere como condición de entrada que la puerta esté cerrada; siendo de este modo, el bloque sensor envía a la PC un "O" lógico; en la segunda parte del programa se establece como condición de entrada que el estado de la puerta sea un " l" lógico, en caso de desear entrar en el proceso de cambio de clave. Por error no consideré adecuadamente dichas condiciones en las subrutinas que permíten leer el teclado, lo que provocó que sólo en la primera parte se pudiera borrar la clave en caso de error, mientras que en la segunda parte, sólo podía borrar dígito por dígito. Este problema lo resolví rastreando el valor que tomaban las variables en cada instrucción dentro de la subrutina kb _read y kb 1 _read, e incluí esta consideración en la subrutina aster_ code. Para lograr que el programa vuelva a su estado inícial de espera en caso de interrumpir el proceso de la introducción de la clave de ingreso o cambio de clave, fue necesario intercalar a lo largo del programa la subrutina que verifica continuamente el estado de la puerta mediante el sensor optoelectrónico. Cuando ingresaba los dígitos de la clave, se generaban errores al procesar los datos en el programa, esto a causa de los rebotes que se producen en el teclado de membrana; para elimínar este problema incorporé subrutinas de retardo de tiempo, con objeto de que los bits que lleguen a los puertos sean interpretados correctamente. 68 es Ea Capítulo 5 F a? Resultados, conclusiones y recomendaciones ni 5.2 CONCLUSIONES El diseño de un sistema de alarma contra robos para cubículos de académicos universitarios fue una actividad sumamente enriquecedora, en la que pude aplicar los conocimientos adquiridos sobre circuitos lógicos, tanto combinacionales como secuenciales, además de incluir ampliamente el conocimiento de la conformación y el manejo de puertos paralelos de las PC?s comerciales. Además, me proporciono la visión necesaria para ubicar en mi mente la función de la ingeniería como la resolución de problemas de la comunidad, redundando en mejores condiciones de vida para la sociedad. Conocer el manejo de entrada y salida de datos al puerto paralelo brinda la posibilidad de controlar mecanismos y circuitos electrónicos. Los principales problemas que se presentaron durante la puesta en operación del puerto paralelo LPT1, del puerto propio de 8 bits así como del sistema, fueron por la falta de cuidado cuando se interconectan entre sí dos o más salidas, y que puede causar conflictos en la transmisión de datos. En este circuito se incluyó intensivamente el uso los puertos paralelos de una PC comercial, lo que demuestra que reutilizar equipo de cómputo que está en desuso como una nueva opción para la implementación de sistemas permite obtener soluciones de bajo costo y buena calidad. Por ello, uno de los objetivos del presente trabajo es difundir el diseño de soluciones de control electrónico de dispositivos con la convicción de aprovechar equipo obsoleto en condiciones de operación. De este modo, se contribuye a la preservación del medio ambiente y a la economía de las instituciones educativas o empresas. El control de acceso que utiliza una clave de cuatro dígitos introducida por medio de un teclado, podria ser modificado por uno que incluya un lector de código de barras, o bien un lector magnético. Incluso podría pensarse en construir un sistema que se basara en reconocimiento de imágenes y/o de voz. Espero que la propuesta final de este trabajo pueda servir para mostrar a las autoridades de la Facultad de Ingeniería de la UNAM las bondades del sistema diseñado, a fin de que se le tome en cuenta como solución factible para su instalación en varios de los cubículos de los profesores. 69 .~ o.~'ª" ·~~ ~~ --f; . apítulo ~ :~~ ~ t ~~~~~~~~~~~~~~~~~~~~~R_e_s_ul_m_d_os_ , _co_n_cl_u s_io_n_e_ sy '--re_co_m_e_n_da_c_io_ne_s~ ~ . NCLUSIONES l i o e e a e a ntra os ra bículos e icos iversitarios a t i ad amente ri ecedora, e de li ar s oci ientos quiri os re i itos icos, to binacionales o enciales, ás e luir pli ente l oci iento e f r ación l anejo e ertos aralelos e s ' s erciales. demás, e orci no i i n cesaria ara icar i ente ci n e eniería o l l ci n e l as e l unidad, ando ejores diciones e i a ara i dad. onocer l anejo e tr da li a e atos l erto ralelo ri da sibili ad e ntrolar ecanis os i itos t nicos. os ri ci ales l as e r ntaron rante l esta eración el erto aralelo T 1, el erto r pio e its sí o el i t a, r n or l lt e i ado do i t ectan tre í s ás li as, e ede sar nflictos ra isión e atos. n ste ito ó e ente l so s ertos aralelos e na ercial, e uestra e tili ar uipo e puto e stá suso o a eva ción ara pl entación e e as r ite tener l i nes e ajo sto ena li ad. or ll , o e s jeti os el r sente ajo s i ndir l i o e l ci nes e ntrol t ico e i ositi os n vicción e r echar uipo soleto diciones e eración. e ste odo, ntri ye r ación el edio biente o ía e s es cativas presas. l ntrol e eso e tili a a l e e atro í it s cida or edio e l o, dría r odificado or o e a t r e igo e a ras, i n t r agnético. l so dría nsarse nstruir n a e asara ci iento e ágenes / e oz. spero e r puesta al e ste ajo eda rvir ara ostrar s t ri ades e cultad e eniería e M s ndades el a i ado, e e e enta o l ci n ti le ara l i n ri s e s bículos e s r fesores. Capítulo 5 Resultados, conclusiones v recomendaciones Contribuciones del proyecto El sistema de alarma desarrollado en este trabajo, al ser instalado en los cubículos de los profesores, les podrá ofrecer una mayor tranquilidad y seguridad personal, lo que se reflejará en un mejor desempeño en su actividad académica. La clave de acceso puede compartirse con su personal de confianza, y puede modificarse en el momento en que el usuario así lo considere conveniente, sin necesidad de recurrir a los diseñadores. Este dispositivo permite eliminar el uso de otro tipo de protecciones, tales como rejas o puertas adicionales, que no sólo desarmonizan con el ambiente de la Universidad, sino que en situaciones de emergencia o pánico, ponen en riesgo la vida de las personas que se encuentran en el interior de las instalaciones. 5.3 RECOMENDACIONES Como complemento a futuro para hacer más eficiente al sistema de alarma propuesto, se recomienda contar con una cámara de video y un módulo de control, como se ilustra a continuación. CÁMARA PUERTOS -Q] PAAALELOS CONTROL DE YiDEO DE SIRENA CPU ALIMENTACIÓN ININTERRUMPIDA COMPUTADORA COMUNICACION CENTRAL INALÁMBRICA Figura 5.1 Diagrama de bloques en el que muestro los elementos que podrían añadirse para mejorar el funcionamiento del sistema propuesto. 70 Capítulo 5 Resultados, conclusiones y recomendaciones La cámara de vídeo que se elija para complementar el sistema, deberá iniciar la grabación de imágenes en caso de que se detecte la presencia de personas no autorizadas dentro de las instalaciones protegidas en horas no laborables. La cámara que se podría recomendar para esta parte es una webcam con las siguientes características: Modelo: PC CAM350 Marca : Creative Precio de Lista: $1,150.00 pesos M.N. Sirve para tomar fotos digitales instantáneas durante el día o la noche, tiene flash con estroboscopio y 8 MB de memoria. Tiene capacidades extensivas para tomar 76 fotos instantáneas con una resolución de 640x480 pixeles o bien, 220 fotos con una resolución de 352x288 pixeles y 498 fotos con una resolución de l 76x144 pixeles, 8 MB PhotoSafe de memoria mantienen las imágenes seguras en caso de que la batería se agote, tiene un sensor CMOS 640x480 pixeles, pantalla LCD, puerto USB, flash con modo automático y reducción de ojos rojos y no se requieren fuentes de alimentación por separado. La PC a la se que conecta la cámara debe contar al menos con un procesador de 23 3 .MHz, sistema operativo Windows 98/00/Me/XP, memoria 64 MB, CD-Rom 4X y un puerto USB Cabe señalar que la PC CAM puede ser sustituida por una cámara infrarroja, para efectos de mejor confiabilidad en la captación de imágenes y robustez del sistema. A continuación listo algunas de estas cámaras con sus respectivas características. • Cámara infrarroja La imagen puede ser desplegada en cualquier equtpo con entradas RCA como: televisores, sistemas de vídeo VHS, y PC con captura de vídeo entre otras. 320 líneas de resolución, 0.1 lx, aproximadamente 1 metro de visión bajo oscuridad total, requiere una alimentación de 12 V y entre 100 mA y 300 mA. 71 Capítulo 5 Resultados, conclusiones y recomendaciones • Cámara infrarroja espía 12 V, opera en total oscuridad, 350 líneas de resolución, O.O lx, auto iris, 1/60 a 1/15000 velocidad, foco ajustable, lentes de cristal. • Infrarroja CCD Sony Con 420 líneas de resolución, O lx, lentes de 36 mm, sirve para día y noche, resistencia al agua. Si se considera que en cada cubículo de profesor se instalará una cerradura electrónica, y que cada una de éstas utilizará una PC, será conveniente contar con una computadora central o servidor, que verifique continuamente que el sistema está funcionando correctamente, mediante una red local. Conviene que la sirena del sistema se comuruque de forma inalámbrica con la computadora central para impedir que esta sea desactivada al cortar la comunicación por cable. Para evitar que el sistema deje de funcionar por fallas en el suministro eléctrico, se recomienda conectar todos los dispositivos activos del sistema a fuentes ininterrumpidas de poder. 72 Capítulo 6 Apéndice APÉNDICE A.1 BIOMETRICA " La biométrica1 es una ciencia relativamente nueva cuyo objetivo es lograr que las computadoras sean capaces de reconocer con certeza a cada persona con base en sus características únicas, como la huella digital, las facciones o señas de sus ojos; existen varios tipos de mediciones para la biométrica entre los cuales destaca los siguientes. • Reconocimiento facial: Identifica a personas por medio del análisis de rasgos fáciles que no son fácilmente alterables, como el contorno superior de las cavidades oculares, el área alrededor de los pómulos y los extremos de la boca. • Huellas digitales: Este es uno de los sistemas más conocidos y utilizados, esta tecnología analiza la imagen de la huella digital y analiza ciertos puntos clave de la huella para compararlos con huellas conocidas. • Geometría de la mano: Este sistema toma 96 mediciones de la mano, incluyendo su anchura, largo, largo de cada dedo, distancia entre articulaciones y forma de los nudillos. La forma de la mano no cambia durante la vida de un adulto, de modo que éste es un sistema muy confiable. • Reconocimiento del iris: En esta técnica, se fotografia el área de color que rodea a la pupila del ojo. El iris es una buena fuente de información biométrica, pues contiene una 266 1 José Antonio Chávez. Pase por el escáner, sección A, Interfase, p. l.Lunes 9 de febrero de 2004. 73 Capítulo 6 Apéndice características distintivas. Las características del iris no varían durante toda la vida del individuo. • Reconocimiento de la retina: Este sistema fotografia el pequeño nervio del fondo del ojo que procesa la luz que entra. Cada retina tiene un arreglo único de vasos sanguíneos, e incluso las retinas de gemelos idénticos son distintas. La retina, sin embargo, puede ser alterada por algunas enfermedades. Además, dado que la retina es pequeña e interna, es más dificil de implementar estos sistemas, pues el individuo debe acercarse mucho al lector y permanecer quieto más de un minuto, mientras se fotografia su retina. • Reconocimiento de firma: En esta técnica se autentifica la identidad midiendo la manera en que la persona realiza su firma. El sistema mide el ritmo de movimiento, la aceleración de la pluma y la presión. • Reconocimiento de voz: El sistema compara la voz de un sujeto, que habla en un micrófono, con la almacenada en un banco de datos, usando características como tono, cadencia y gravedad. Es especialmente útil cuando la voz es el único dato disponible, como en llamadas telefónicas. La aplicación preferida de la biométrica es la seguridad; muchas empresas utilizan estos sistemas para restringir el acceso a ciertas áreas, y para verificar la asistencia de sus empleados. Un estudio realizado por el NIST (Instituto Nacional de Estándares y Tecnología de Estados Unidos de América) a finales del año 2002 afirma que: ' 'Nuestros sistemas indican que un sistema biométrico dual, que incluya dos huellas digitales y una imagen facial puede ser necesario para alcanzar los requerimientos de un sistema útil "; de acuerdo con el análisis del Instituto, la medición con una sola huella digital es confiable en un 85 por ciento, con un nivel de falsos positivos de uno por ciento, si la base de datos contra la que se compara tiene 100 mil registros. Adicionalmente, el dos por ciento de los usuarios tiene las huellas digitales demasiado dañadas. Por ello, es necesario agregar el reconocimiento facial, que ofrece niveles de confiabilidad, de acuerdo con el estudio, del 77 por ciento. Esta tecnología tan probada no está exenta de problemas. De acuerdo con los trabajos publicados por Tsutomu Matsumoto, profesor de criptografia y matemáticas en la Universidad Nacional de 74 Pa Capítulo 6 | Y? Apéndice _ Yokohama de Japón, todos los lectores actuales de huellas digitales pueden ser engañados de manera relativamente simple. La tecnología biométrica ya se encuentra disponible en el mercado mexicano, principalmente en aplicaciones de lectura de huella digital, y de hecho ya se dirige incluso a los hogares, afirmó Delio Montalvo, director general de Secuone de México. Además de empresas que ya utilizan lectores de huellas digitales, también en las casas pueden colocarse cerraduras electrónicas, que permiten el acceso solamente a quienes tienen huellas digitales registradas en el sistema. Monclavo aclaró que son productos listos para ser instalados incluso por el mismo usuario, las cerraduras tienen un costo desde los 550 dólares y son a prueba de problemas; prácticamente todas tienen algún sistema de respaldo para el caso de que haya problemas con el lector, que puede ser una llave o un código numérico”. En las figuras 1.1, 1.2, 1.3 y 1.4 muestro ejemplos de los sistemas de reconocimiento basado en la o biométrica. Figura 1.1 Lector de huella digital. “Las fi guras mostradas en este capitulo son tomadas del periódico Reforma y tienen la siguiente referencia. José Antonio Chávez. Llega biométrica a México, sección A, Interfase. p. 6.Lunes 9 de febrero de 2004. 75 ·*~ ~ .ll"· , ,_ __ ;¡., apí lo 6 !&'i"· .;- Apéndice ~ okohama e ón, os s t res t ales e e las i it les eden r añados e anera iva ente ple. a logía i étrica a cuentra i nible l ercado exicano, r l ente l i nes e t ra e e la i ital, e ho a iri e l so s gares, r ó elio ontalvo, i ctor neral e cuone e éxico. de ás e presas e a ti n t res e e las i itales, bién s sas eden l carse r uras t nicas, e r iten l eso ente i nes n e las i it les ist as l a. onclavo l ró e n ductos s ara r os l so or l i o suario, s r uras n sto sde s 0 lares n r eba e r l as; t ente as e n n e a e al o ara l so e e ya l as n l tor, e ede r a e igo érico". n s ras 1, . , . . uestro plos e s e as e ci iento sado i étrica. 2 i ura . ector e e la i ital. 2 as i ras ostradas ste pítulo n adas el ri dico ef r a n iente r ncia. sé ntonio hávez. l ga i étrica éxico, ci n , t rfase, . , w1es e r ro e 04. 76 Capítulo 6 Apéndice Figura 1.2 Cerradura con lector de huella digital y/o clave numérica. --·-------------·-----... Capítulo 6 Apéndice Figura 1.3 Lector digital en combinación con tarjeta inteligente. Figura 1.4 Cerradura con reconocimiento de huella digital. 77 Capítulo 6 Apéndice A.2 ROBOS EN LA FACULTAD DE CIENCIAS " La Facultad de Ciencias de la UNAM3 ha padecido en el último año más de 50 robos de equipo de cómputo y de laboratorio, lo que ha afectado directamente el trabajo de 30 investigadores. Consultados al respecto, los investigadores aseguran que el problema se remonta a los últimos 12 meses, en los que han sido robados 38 computadoras y 12 microscopios, varios especializados, como el espectográfico, con un valor cercano a los 200 mil pesos. El problema se ha vuelto tan grave que 20 doctores y ocho maestros en ciencias están dispuestos a realizar por las noches rondines en la facultad. " Queremos llamar la atención de las autoridades para resolver el problema'', dijo Lazcano. ''Estamos dispuestos a convertirnos en una especie de veladores con posgrado". José Antonio Vela, secretario de Servicios a la Comunidad Universitaria, señaló que, si bien los robos aislados siempre han existido, esta situación se ha agudizado en el último mes. "Por ello se aprobó un presupuesto de un millón 900 mil pesos para comprar un sistema de seguridad", informó. Dicho sistema -que será adquirido a través de la administración central de la UNAM- se encuentra actualmente en licitación, y quizá tarde varias semanas o meses en empezar a operar. Según Francisco Javier García, secretario administrativo de la facultad, se buscará frenar los robos con la adquisición de un sistema de vigilancia por circuito cerrado y la instalación de nuevas cerraduras. Además, los vigilantes de la facultad ya han sido alertados y serán capacitados para manejar el nuevo equipo. Hasta ahora, las autoridades universitarias ignoran el número de denuncias levantadas en los últimos meses y el curso de las investigaciones. Víctor Velasco, del Laboratorio de Genética consideró que los robos no tienen un solo modus operandi; algunos son "de ocasión", pero todos van dirigidos ya que se han llevado equipo que "no cualquiera puede vender'', como los microscopios. 3 Articulo tomado del periódico Reforma, Arturo Barba y Antimio Cruz. Pegan robos en UNAM a proyectos científicos, sección C, Cultura, p. 6, Viernes 20 de febrero de 2004. 78 Capítulo 6 Apéndice Las sustracciones han tenido lugar a toda hora: los fines de semana, en vacaciones, en días hábiles, por la noche, e incluso a plena luz del día. Raúl Gómez, jefe del Laboratorio de Física Atómica y molecular, fue una de las víctimas. Hace tres semanas le robaron un procesador que contenía información de varios proyectos de investigación que realizaba desde hace meses. En este mismo laboratorio se robaron una impresora láser y una cámara de vídeo, afectando trabajos en el área de espectroscopia, superconductores y análisis de meteoritos. También ha habido hurtos en los laboratorios de análisis numérico, fisiología animal, ficología, palobiología, el museo de zoología y aulas de enseñanza de la biología. Según Lazcano, esto ha provocado un ambiente de paranoia, ya que los investigadores temen por sus proyectos y su propia persona". A.3 DISEÑO DEL BLOQUE DESPLIEGUE DE LEDS Para la implementación del despliegue leds diseñe un circuito lógico que enciende un grupo de leds en los modos que a continuación explico. • Modo O: los leds encienden uno a uno de manera secuencial, con un intervalo de 0.5 s; la secuencia se activa cuando la puerta está cerrada y aguarda a que se ingrese la clave numérica. • Modo 1 : enciende el primero led • Modo 2: enciende el primero y segundo leds • Modo 3: enciende el primero, segundo y tercer leds • Modo 4: enciende el primero, segundo, tercero y cuarto leds, con un intervalo de encendido/ apagado de 0.5 s; se activan cuando se van introduciendo los dígitos de la clave. El diagrama de estados que utilicé para la resolución del problema planteado, lo muestro en la figuraA.1 ESTA TESIS NO SALE DE LA BIELJC)TEC}. 79 A 000 Figura A. l Diagrama de estados para control del bloque de leds. Con base en el análisis de este diagrama determiné los siguientes mapas de Karnaugh y obtuve sus respectivas ecuaciones de estado. 80 e e ·~1.I~!J Capítulo 6 ffif · "Q1l ·~r Apéndice ~ A e Estado presente B D 00 00 a 01 e 11 I 10 g A Estado A 8 D 00 01 11 10 00 y+x o o o +xz 01 000 xyf • • I 11 • • o I 1 o o • o I A= A8c5v + A'B'cox + A'8c6xz + CDXYZ A Estado C 8 D 00 01 11 10 00 000 o o yz+x xvz 01 o • I I 11 • • o I 1 o o • o I C= ABCDYZ + ABCDX + ABXYZ 01 b • • • 11 10 e d ¡j¡ )!E f * h * A e Estado 8 8 10 D 00 01 11 00 y+x o o xyf 000 01 o * • • 11 * * o • 1 o o * o • B= .A:8c5v + .A.8c5x + AEixvz A Estado D e B D 00 01 11 1 o 00 yz+x o o o 01 o * • • 11 * * o • 10 000 xvz * o • ------ ---- - ---D= AB CDYZ + ABCDX + ACXYZ Figura A.2 Mapas y ecuaciones de estado para el control de bloque de leds. 81 Capítulo 6 Apéndice A.4 SOFTWARE DE PROGRAMACIÓN DE LA GAL16V8 BEGIN HEADER Programa para implementar un control de leds, con cinco modos de encendido diseñado en GAL 16V8. Circuito: Bloque de leds para un control de acceso Autor: Teresa Rosas Fecha: -diciembre de 2002 ENDHEADER BEGIN DEFINITION DEVICE GAL16V8; INPUTS OUTPUTS CLK = 1, X =2, Y =3, Z =4, OE =11; SA = 15, SB =14, se =13, SD =12; BEGIN EQUATIONS A= /A*/ B */e*/ D *y+/ A*/ B */e*/ D *X+/ A*/ B * / e* / D */X*/ z +/e* D *IX*/ Y*/ Z; B =/A*/ B */e*/ D *y+/ A*/ B */e*/ D *X+ A*/ B */X*/ y*/ Z; e= /A* / B * / e*/ D *y* z +/A*/ B */e*/ D *X+/ A* B */X*/ y* IZ; D = /A* /B * / e * / D * / y * / z +/ A * / B * / e * / D * X + / A * e * / X * / y * IZ; SA=A; SB=B; se =C; SD=D; END EQUATIONS 82 > Capitulo 6 pe Y? ee En Apéndice _ Sigamas BEGIN VECTOR CLK, X, Y, Z, OE 0 l 0 l 0 0000 0000 0000 0000 0000 1050 0 E +1 10.10 0 10 10 ·~t~ (;;<; Tr "'-"' apítulo \F.! :li "''' péndice :: . ·'t' ' , . ~ IN TOR LK, , , , o o o o o 1 o o o o o o o o o o o o o o o o o o 1 o o 1 o o o o o o o 1 o o o o 1 o o o 1 o o o o 1 o o 1 o o o o 1 o o 1 o o o o o 1 o o 1 o 1 o o o o 1 l o 1 o 1 1 o o o o 1 o 1 1 o o o 1 o 1 o o o o 1 o o o 1 1 o o o o o o o 1 o o o o 1 o 1 o 1 o 1 o o o l o 1 1 o 1 o o o l o 83 1 1 o 1 1 o 1 1 1 o 1 1 1 o 1 1 1 o Capítulo 6 Apéndice 1 o o 1 o o 1 o o 1 o o 1 o o 1 1 o 1 1 o 1 1 o 1 1 o 1 o ENDVECTOR 84 BIBLIOGRAFÍA úo~ ' " '- ~( ·~~ ~. ~ .;: Capítulo 7 w · u ~ -r · , Referencias ~ l Axelson, J, How to use a PC 's para/le/ port far monitoring and control purposes, Microcomputer Journal, (1994) . 2 Brey, B The Intel Microprocessors 808618088, 80286, 80386 and 80486, Architecture, Programming and Jnterfacing, Merril, USA, 452 pp. (1991). 3 Eggebrecht Lewis C. Interfacing to the IBM personal computer. Howard W, Sams & Company, USA, 246 pp. ( 1988). 4 Gottfiied, B, S, Programación en C, Me Graw-Hill, México, p. 590, (1996) . 5 Kernighan, B, W, & Ritchie, D, M, lenguaje de Programación C, Prentice Hall Hispanoamericana, México, 294pp. (1991 ). 6 Mano, M, M. , Diseño Digital, Prentice Hall Hispanoamericana, México, 491 pp. (1993) . 7 Tocci, R, J, Sistemas digitales, principios y aplicaciones, Prentice Hall Hispanoamericana, México, 479pp. (1986) . 8 Fast and LS TTL Data, Motorola, USA, ''LS TTL farnily", (1994). 85 Capítulo 7 al Referencias PÁGINAS DE INTERNET 1 Zator Systems. Tecnología del PC, puertos E/S. http://www. zator.com/Hardware/H2_5_1.htm - TOP 2 JCGR Web Site. El Puerto paralelo http://www. angelfire com/pa2/¡cer/tecnica/tecnica.htm 3 Gianluca Gentili. Todo acerca de los puertos paralelos. http://www. monografias. com/trabajos/paralelos/paralelos.shtml - arriba 4 PC Kits. El bus ISA, http://www.ctv.es/pckits/tISAe.html 5 Microcontrolador, http://es.wikipedia.org/wiki/Microcontroladores 6 Doblado Alcázar Cristina, Gonzáles Gómez Juan, et. al. Microcontrolador MCHC11 fundamentos, recursos y programación. http://www.itson.mx/die/eromero/biblioelec/bsistdig3/Man_microb.pdf 7 Martin Flacker. Desperdicios de computación envenenan aldeas Chinas http://facom.udp.cl/CEM/TDC/artic/basura/basura.htm 8 Mural/Negocios. México teme la invasión de “chatarra tecnológica”. http://www.canietigd!. com.mx/Articulo%202/ 9 Fototransistor. http://www.unicrom.com/Tut_fototransistor.asp 10 Fototransistor. http://www.anzwers.ore/free/arsabe/Opto/opto_a.htm 86 -: \ ~'!1~ 4 il f; ~ ~ ~; 2 ~~-~-~-~_:_:_ s ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ INAS E NET ator st s. cnología el C, ertos IS. http:/ w. t .com r are/ 2 5 1.ht P JC eb ite. l uerto ralelo. tt ://w w. angelfire. /pa2/jcgr/tecnica/t i . t ianluca entili . do erca e s ertos aralelos. h t : / w. onografías. /trabajos/paralelos/paralelos. sht l rri a its. l s , p: //w w.ctv.es/pckits/t e.ht l icrocontrolador, tp: //es.wikipedia.org/w ki/Mi ntroladores oblado lcázar ristina, onzáles ómez an, t. l. icrocontrolador CHCJ 1 entos, rsos ramación. p:/ w .i x/ i / ero/bi l e /bsistdig3!M jcrob.pdf artín l cker. esperdicios e putación enan l eas hinas p:/ facom.udp.cl/CE /TDC/ artic/basura/basura.ht M r l egocios. éxico e si n e " t ra l gica". t : /w w.canietigdl. .rnx/Artic l 202/ totransistor. p / w .unicrom.com/Tut f totran istor .asp O F t t sistor. ttp://w .anzwers.org/fr / / pt / pto a.ht . Capitulo7 RP Referencias _ inge PERIÓDICOS Y REVISTAS 1 José Antonio Chávez. Pase por el escáner. Periódico Reforma, sección A, Interface, p. 1, Lunes 9 de febrero de 2004. 2 José Antonio Chávez. Llega biométrica a México. Periódico Reforma, sección A, Interface, p. 6, Lunes 9 de febrero de 2004 3 Arturo Barba y Antimio Cruz. Pegan robos en UNAM a proyectos científicos. Periódico Reforma, sección C, Cultura, p. 6, Viernes 20 de febrero de 2004. 4 Juan José Fulguerona, Alarmas, Revista Saber Electrónica, Quark, Buenos Aires Argentina, 2001. 5 Horacio D. Vallejo, Todo sobre PIC”s, Revista Saber Electrónica, Quark, Buenos Aires Argentina, febrero de 2001 87 ·~9;~:4~ , apl'tulo 7 ¡ 1 ~ n ,. -~~ ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~-R_ e _~_r_en_c1_ · a_s_~ ; ¿ I DICOS VISTAS sé ntonio hávez. ase or l ner. eri dico efor a, ci n , t rface, . , unes e r ro e 04. sé ntonio hávez. l a i étrica éxico. eri dico efor a, ci n , t rface, . , unes e r ro e 04. rturo arba nti io ruz. egan os AM royectos i tífi os. eri dico efor a, ci n , ultura, . , iernes e r ro e 04. an sé l uerona, l r as, evista aber l ctr nica, uark, uenos ires rgentina, 01. oracio . allejo, odo bre I 's, evista aber l ctrónica, uark, uenos ires rgentina, r ro e 01.