

UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

Escuela Nacional de Estudios Profesionales
"ARAGON"

DESARROLLO DE UN SISTEMA PARA MEDIR EL PERFIL DE PELICULAS GRUESAS EN CIRCUITOS HIBRIDOS UTILIZANDO UNA MICROCOMPUTADORA

T E S I S

DUE PARA OBTENER EL TITULO DE:
INGENIERO MECANICO ELECTRICISTA
P R E S E N T A

FILIBERTO GUZMAN MORALES



FALLA DE ORIGEN

San Juan de Aragón, Edo. de México 1 9 8 9





UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

CONTENIDO

		•	pag.
PR	OLOGO		1
IN	TRODUCCION		. 5
I	DISEÑO DE	UN OSCILADOR EXCITADOR DE UN	
	SENSOR DEL	TIPO TDL.	6
	I.1 INTR	ODUCCI ON.	7
	I.2 TRAN	SDUCTORES.	8
	I. 2. a TRAN	SDUCTOR DE RESISTENCIA VARIABLE.	8
	I. Z. b TRAN	SDUCTURES INDUCTIVOS DE DESPLAZAMIENTO.	9
	I. 2. c TRAN	SDUCTOR CAPACITIVO.	10
	I.2.d TRAN	SDUCTOR FOTOELECTRICO.	11
	I.Z OTRO	s.	12
	I.3 CUAD	RO SINOPTICO DE LOS TRANSDUCTORES.	13
	I.4 TRAN	SDUCTOR DEL TIPO TDL.	15
	I.5 CONS	TRUCCION DEL TDL.	17
II	DISEÑO DE	UN DETECTOR SINCRONO PARA EVALUAR LA	
	MAGNITUD Y	SENTIDO DEL DESPLAZANIENTO.	20
	11.1	INTRODUCCION.	21
	11.2	CIRCUITO DE DETECCION.	21
	II. 2. a	GENERADOR DE ONDA SENOIDAL.	22
	II. 2. a. 1	RESULTADO PRACTICO.	24
	п.2.ь	AMPLIFICADOR PARA EL TDL.	27
	II.2.b.1	AMPLIFICADOR ANTES DEL TDL.	27
	п. г. ь. 1.1	RESULTADO PRACTICO.	28
	11.2.6.2	AMPLIFICADOR DESPUES DEL TDL.	29
	п.г.ь.г.1	RESULTADO PRACTICO.	30
	II. 2. c	RED DE COMPENSACION EN FASE.	31
	II. 2. d	MULTI PLI CADOR.	34
	17 2 6	AMPLIFICATION	20

111	ADAPTACIO	N DE UN SISTEMA PARA LA ADQUISICION	
	DE DATOS,	UTILIZANDO UNA PC.	40
	III.1	INTRODUCCION.	41
	111.2	NORMA IEEE-488.	41
	III.2.a	DESCRIPCION GENERAL.	41
	III. 2. a. 1	BUS DE DATOS.	43
	III. 2. a. 2	BUS PARA EL CONTROL DE TRANSFERENCIA	43
	III.2.a.3	BUS PARA EL CONTROL GENERAL DE INTERCONEXIONES.	45
	III. 2. a. 4	TRANSFERENCIA DE DATOS CHANDSHAKED.	46
	ии. г. ь	CARACTERISTICAS ELECTRICAS.	49
	III.2.c	CARACTERISTICAS MECANICAS.	54
	III.3	CIRCUITO DE ADQUISICION DE DATOS.	57
	III. 3. a	CONVERTIDOR ANALOGICO-DIGITAL.	58
	III. 3. a. 1	MULTI PLEXOR.	62
	III.3.a.2	DISEÑO DE LA SEÑAL DE RELOJ.	63
	III. 3. a. 3	METODO DE CONVERSION.	64
	III.3.a.4	DIAGRAMA DE TIEMPO.	67
	III.3.b	SEÑAL DE SINCRONIA.	- 68
IV	DESARROLLO	DEL SOFTWARE DE CAPTURA DE DATOS,	
	PROCESANT E	NTO Y DESPLIEGUE DE INFORMACION.	75
	IV.1 INT	RODUCCION.	76
	IV.2 INP	UT/OUTPUT	76
	IV. 2. a COM	PATIBILIDAD MECANICA.	77
	IV. 2. b COM	PATIBILIDAD ELECTRICA.	78
	IV. 2. c COM	PATIBILIDAD DE ENVIO DE DATOS.	79
	IV. 2. d COM	PATIBILIDAD DE TIEMPO.	79
	IV.3 FOR	MATOS DE ENTRADA Y SALIDA (I/O).	81
	IV.3.a FOR	MATO DE SALIDA COUTPUTO.	82
	1V.3.6 FOR	MATO DE ENTRADA CENTER).	85
	IV.4 INS	TRUCCION TRANSFER.	86
	IV.5 DIA	GRAMA DE FLUJO.	87
-	CI LICT ONES	the state of the s	91
	CLUSTONES		
	NDICE A		92 94
	SARIO		116
	SARIU LIOGRAFIA		
BTB	LIUGKAPIA		118

PROLOGO

La necesidad que tiene el laboratorio en el Departamento de Comunicaciones, del Instituto de Investigaciones Eléctricas, por contar con un dispositivo que pueda medir los perfiles de la Película Gruesa en los proyectos relacionados con los Circuitos Híbridos. Hizo posible la realización de este trabajo de investigación, cuyo tema es: "Desarrollo de un Sistema para medir el Perfil de Películas Gruesas en Circuitos Híbridos utilizando una Hicrocomputadora".

En este trabajo se mostrará el diseño que se hizo por medio de un transductor, del tipo Transformador de Desplazamiento Lineal CTDLD. A su vez será adaptado a una microcomputadora, en la que se manujarán los datos enviados por el transductor. Después estos m.smos serán desplegados en pantalla y/o papel.

Mediante este Sistema es posible conocer el perfil, no sólo de Películas Gruesas en los Circuitos Híbridos, sino también en cualquier superficie del orden microscópica. Donde exista este tipo de mediciones se tendrá la ayuda de este Sensor de Microdesplazamiento.

INTRODUCCION

Recientemente se ha estado utilizando una nueva forma de tarjetas impresas, las cuales muestran una modalidad, la Tecnología de Película Gruesa.

Estas tarjetas son circuitos microelectrónicos híbridos del tipo película gruesa. Se trata de un circuito relativamente complejo que consta de sustrato, componentes de película gruesa, componentes de integrados, interconexiones de alambre corrido y paquetes o cápsulas. En la Fig. 1 se muestra una tarjeta de un circuito microelectrónico híbrido.




Fig. 1 Circuito microelectrónico híbrido.

El sustrato es la estructura que sostiene al circuito y actua como depositario de todos los componentes de la película gruesa, integrados, elementos de paquete e interconexiones de alambre corrido, también proporciona una base de apoyo mecánico para los componentes del integrado. Debe ser muy buen aislante

eléctrico para aislar los componentes del circuito y contar con muy buena conductividad térmica para la eliminación del calor.

El material más común para trabajos de película gruesa es el de 96% de óxido de aluminio (AlzOs), o alumina. Existen otros materiales que se utilizan muy poco estos son: 99% de óxido de aluminio y óxido de berilio (BeO). La alumina al 99% posee una superficie más lisa por lo que se utiliza como película delgada, a cambio de la alumina al 96% que se utiliza para película gruesa.

Los componentes de película gruesa son patrones conductivos, resistivos y de película dieléctrica sobre la superficie del sustrato. Estos materiales se encuentran en la forma de tinta compuesta de diversos polvos de metal, óxido, cerámica y vidrio suspendidos en un vehículo orgánico. Estas tintas se depositan sobre el sustrato mediante un procedimiento de impresión con pantalla y ya secado se somete a un horneado que permite eliminar polvos y el vehículo, quedando una película dura y permanentemente en contacto íntimo con el sustrato.

Por componentes en paquete entendemos que son elementos del circuito activos y pasivos no encapsulados que se diseñan para utilizarse en los circuitos microelectrónicos híbridos. En esta categoría se incluyen capacitores, resistores, transistores, diodos y circuitos integrados.

Los alambres delgados son de aluminio u oro y se denominan alambres corridos, sirven para la interconexión entre los componentes unidos cara arriba y los conductores de sustrato, o




Fig. 2 Circuito Mibrido de película gruesa unido a un marco conductor

entre los conductores de sustrato y los cables de la cápsula o la base. Los alambres oscilan entre 0.0018 y 0.038 cm. de diámetro, utilizandose con mayor frecuencia alambres de 1 milesima de pulgada (0.0025 cm.).

CAPITULO I

I. 1 INTRODUCCTON.

La determinación de las longitudes en el campo de la ciencia y la tecnología constituye una gran actividad. Y se estima que el 80% de todas la mediciones en la industria son de desplazamiento.

Con frecuencia son utilizados los transductores de desplazamiento. Un transductor es un dispositivo que opera bajo el principio de transformar una entrada que representa una variable física en alguna otra variable, también física.

La corriente científica ha dado su aprobación para algunos transductores que transforman a señales eléctricas. estos transductores son de femtómetros a persec, los cuales no son universalmente aceptados dentro de este espectro de región, se tiene otro grupo que comprende transductores de microdesplazamiento (arriba de micra de metro), de industria (una micra de metro a un decámetro), de superficie (un decámetro hasta 10 kilómetros) y de mediciones celestiales que son del orden de cientos de kilómetros hacia arriba.

Nuestra atención será para los desplazamientos que se encuentran dentro del orden de los milimetros hasta la micras, lo que aunado con el avance de la electrónica es posible realizar estas mediciones con circuitos e implementaciones de esta área.

También existen instrumentos capaces de realizar este tipo de mediciones, los cuales por los general son de instrumentación en la Geofísica, como un gravímetro, un medidor de inclinación, un medidor de movimientos telúricos, etc.

I.2 TRANSDUCTORES.

El transductor requerido para este trabajo es del tipo de desplazamiento a señal eléctrica. Para esto existen varios métodos en la realización de transductores, los más importantes son los que acontinuación se enumeran.

- a) Resistencia Variable,
- b) Inductivo.
- c) Capacitivo,
- d) Fotoeléctrico.

I.2.a. Transductor de Resistencia Variable.

El transductor de resistencia variable es un dispositivo muy común, el cual se puede construir en forma de un contacto que se mueve sobre una bobina de alambre, ya sea con un movimiento lineal o angular, o un contacto que se mueve angularmente sobre un conductor sólido, como una pieza de grafito. A este dispositivo también se le denomina potenciómetro o reóstato y se puede consiguir en diferentes tamaños, diseños y rangos. Su costo varia de acuerdo a la aplicación, desde un control de volumen de un simple radio hasta un trabajo de precisión en un laboratorio.

I.2.b. Transductores Inductivos de desplazamiento.

Existe una gran variedad de esquemas para la medición de desplazamiento usando métodos basados en la variación de la inductancia de bobinas, así como también en la inductancia mutua de dos bobinas. Algunos de estos ejemplos se encuentran en la figura 1.1. Los esquemas (a) — (c) son basados en el cambio de la inductancia de una bobina a través del cambio de la geometría o a través del cambio en las propiedades de la parte magnética. Los métodos que utilizan dos o más bobinas son las de los dibujos (d) y (e). Donde hacen uso del cambio del acoplamiento mutuo, resultado del desplazamiento del núcleo, que esta magnéticamente acoplado.




Fig. 1.1 Transductores inductivos de desplazamiento.

I.2.c. Transductor Capacitivo.

Considerese el dibujo del transductor capacitivo de la figura 1.2, en la que se muestra su forma más común de estos transductores. La capacitancia esta dada por:

$$C = \frac{\mathcal{E} A}{d} \qquad \dots \qquad I.1$$

y en picofaradios por:

$$C = 0.225 k \frac{A}{d} \dots I.2$$

donde: d = distancia entre las placas, in.

A = área común de coincidencia. in2.

k = constante dieléctrica del material entre las placas.




Fig. 1.2

Con esta disposición podemos obtener un cambio de la capacitancia variando la distancia (d) entre las placas, el área de coincidencia de las mismas o modificando la constante dielectrica que se encuentra entre las placas.

El valor absoluto de la impedancia de un capacitor esta dada por:

$$Z = \frac{1}{2\pi f c} \qquad \dots I.3$$

donde: Z = impedancia, ohms.

f = frecuencia, herz.

C = capacitancia, farads.

La impedancia de salida de un transductor capacitivo es alta, por lo que se debe tener cuidado para diseñarlo, así como los circuitos que se le conecten.

El transductor capacitivo se puede utilizar para mediciones de desplazamiento, pero por lo general se utiliza para la medición de niveles de líquidos.

I. 2. d. Transductor fotoeléctrico.

El más utilizado es un detector sensitivo de posición (PSD). El cual tiene una salida eléctrica que esta relacionada con la posición transversal de un haz de radiación que entra a al sistema de detención y en la cual atravieza una sección de área y el haz es dividido proporcionalmente.

El haz que se utiliza con mayor frecuencia es el de la luz blanca, pero, también se tiene noticia del uso de partículas de alta energía.

Se tienen informes sobre fotosensores utilizados, siendo uno de los más simples el mostrado en la figura 1.3.




Fig. 1. 9

I. 2. e. Otros.

Existen otros tipos de transductores de microdesplazamiento como son:

- 1. Transductor Interfómetro.
- 2. Transductor por Ionización

. . COMERCE SINCETFOR DE LOS TRANSLUCTURES.

TABLA 1. CARACTERISTICAS DE LOS TRANSHIGTORES PARTE D.

PRINCIPIO PE	TRANSDUCTOR RESISTIVO	TRANSPORTOR TOL
PIDO DE ENTHADA	DESPLAZAMIENTO LINEAL.	DESPLAZAMIENTO I INEAL.
RANGO O SIVEL DE ENTRADA	NIVEL MINIMO FAN BAJO COMO O. 15 DE LA PESIS- TENCIA TOTAL.	HANGO TOTAL DE
CARACTERISTICAN DE LA IMPEDANCIA DE FUTBADA	VARIA GRANDEMENTE, DE- PENDE DE LAS CARACTE- RISTICAS DE LA RESIS- LANCIA LUTAL Y SO TA- MANO FISICAL Y SO	DEPENDEN DEL TAMADO. OENERALMENTE NE RETURNE DE RENTERN FORMAN. O. 1 A D. 1 GRANDN.
SENSTRILIDAD DE ENTRADA	LUS POTENCIOMETROS CO- MERCIALES PUEDEN TENER INA STRUCTURA MENOR OUE D. COLT IN CO. MENOR OUE D. COLT IN CO. MENOR OUE D. CO. MENOR ANGULAR.	O. 5 % DEL RANGO TOTAL DE LA ENTRADA.
GAPAGTERISTICAS DE ERROR Y BUIDO	LAS DESTINUES POR BELLAS DE POR BELLA	LAS DESVIACIONES DE LA LINEALIDAD SON DE A- PRONIMADAMENTE EL O. 5% OBNERALMENTE TIENE UNA ENACTITUD DE **- 1%.
RESPUESITA A LA EBEGUENCIA	GENERALMENTE NO ES - ADECUADA ARRIBA DE LOS 3 DZ EN LOS POTENCIO- METROS COMERCIALES.	LA FRECUENCIA DEL VOL- TAJE APILICADO DENE SER IO VEGES LA FRE- GUENGIA DE RESPUESTA - DESEADA, TAMBIEN TIEN- LIMITAGIONES MECANICA,
EFECTOS DE LA LEMPERATURA	DE 0.002 A 0.15% SOBRE ORADOS GENTIARDOS DE BIEDO EN EL MITO DE GUNTAUTOS ENPLEADOS.	LAN PEGURÑAS INFLUEN- CIAS DE LA TEMPERATURA SIESTA HERUCIFATURA LIZANDO CON TERMISTOR
SALTONE.	VOLTAJE O CORRIENTE DEFENDIENDO DEL CIR CUITO AL QUE NE CONEC- TE.	VOLTAJE PROPORCIONAL - ALIDESPLAZAMIENTO DE ENTRADA.
HANDO O NIVEL DE SALIDA	амисто.	APROXIMATION OF U. 1 A 1100 U. OUT 1A TOUTOUTS DE ENTRADA DEPENDIAN- DO SE LA TRECUENCIA DE EXITACION ENTRE MEMOR SEA LA FRENCIA SE DETICHE MEMOR SALIDA.
CARACTERISTICAS DE LA IMPEDADE LA DE SALIDA	VARIABLE.	PRINCIPALMENTE RESISTATAMENTA INTENDICATION OF THE PRINCIPAL PURPOSE OF THE PRINCIPAL
APLIGACION	SE USA EN MEDICIONES DE DESPLAZAMIENTO.	SE USA EN MEDICIONES - DE DESPLAZAMIENTO.
**************************************	SENCILLO, BARATO DE ASTA GIL SE DIVERDE DE TONA VARIETALE.	SENCILLO, RESISTENTE, HARATO, ALTO NIVEL DE HESPUESTA, REGULERE E- GUIPO Y ACCESSIONIO SIM- PLE SE DENE TEMER CUIDADO CON LOS CAMPOS MAGNETICOS PARASITOS.

TABLA II. CARACTERISTICAS DE LOS TRANSDUCTORES (PARTE II).

PRINCIPIO DE OPERACION	TRANSDUCTOR CAPACITIVO	TRANSDUCTOR FOR
TIPO DE ENTRADA	DESPLAZAMIENTO O CAMBIO DE LA CONSTANTE DIFLEC- TAMB ENTRELAS PLACAS. TAMB EN PLACAS.	DESPLAZAMIENTO TAGIDATO MAZONE
HANGO O NIVEL	MUY AMPLIO, DESDE 10E-8 cm. HASTA ALGUNOS ME- TROS.	DESDE MENOS DE 1 10M. HASTA ALGUNAS PULNA- DAS.
CARACTERISTICAS DE LA IMPEDANCIA DE ENTRADA	LOS REGUIRIMIENTOS DE FUERZA DE ENTRADA SON MUY REGUEROS DEL ORDEN DE ALGUNAS DINAS.	SE REQUIRE DE UNA FUERZA PEQUENA.
SENSIBILIDAD DE Entrada	SUMAMENTE VANIABLE: SE PUEDEN DBTENER SENSIBI- LIDADES DEL ORDEN DE IDLO, DOOT IN EN LAS MEDICIONES DE DESPLASA- MIENTO CON SEPARACION - DE AIRE.	DE I A 10 VOLTS /mm.
BARAGTERISTICAS DE ERROR Y RUIDO	LOS ERRORES PUEDEN RE- SULTARO EN POR A CASTARUCE LUCIANTO EN LA FLACTORUCE UECUANTO A MATAGONE DE UECUMEDAD RUIDO Y CA- PACITANGIAS PARASITAS DE LOS CABLES CONEUTO - RES.	PURDE OBTENER ENACTITUES HASTA DEL ORDEN DE PULGADAS.
RESPESTA A 1.A FRECUENCIA	DEPENDE GRANDEMENTE DE LA COMETRUCCIÓN MEGANI- CA, PERO PUEDE ALCANZAR 50,000 HZ.	DE 0 A 3,000 HZ.
EFECTOS DE LA TEMPERATURA	ESTOS EFECTOS NO SON SIGNIFICATIVOS SI SE - TOMAN EN CUENTA EN EL - DISENO.	PEQUEÑOS.
TIPO SE SALIDA	CAPACITIVA.	VOLTAJE.
HANGO O NIVEL DE SALIDA	ENTRE 10E-3 Y 10E-3 pl. HE CAMBIO EN LA CAPACI- TANCIA SOBNE EL BANGO - HE SALIDA.	DEPENDE DEL CINCUITO - ENITAGION; VEASE SEN SIBILIDAD DE ENTRADA.
GARACTERISTICAS DE SALIDA	GENERALMENTE DE 10E+8 A 10E+7 CHMS.	ALTA, DEL ORDEN DE 1
APLICACION	DESPLAZAMIENTO, AREA ME- NIVEL DE LIQUIDOS ME- DICTORES DE NIVEL SONO- PARTIGULA RARRETE DORDE- EXISTAN FURRAS PEUG- HANGUE CHERN AL	SE PUFDE UTILIZAR DON. DE SE NECESITAS MEDI- CEORES EXELTAS DE UES: PLAZAMIENTO.
OBSERVACIONES	DEBIDO A SU ALTA IMPE DANCIA SE PUBLEM NECE SITAR DE UNA CONSTRUC CION CUIDADUSA DE LOS GIRCUITOS DE SALIDA.	RELATIVAMENTE INSENSIA ROS ALLA TRECUENCIA NE LOS CINCULTOS DE EXITA

I. 4. TRANSDUCTOR DEL TIPO TOL.

Con las ventajas que ofrece el TDL de acuerdo con las características mostradas en las tablas del inciso anterior, y la rápidez con la que es posible contruir en el laboratorio de Comunicaciones, se decidió construir el transductor del tipo: Transformador de Desplazamiento Lineal CTDL).

El tipo de transductor TDL tiene la siguiente gráfica que muestra el rango de linealidad. Se podra observar en la figura 1.4 una pequeña región en la parte central llamada zona de no linealidad. []] Vens |]]]]]




Fig. 1.4 dráfica en "V" para el TDL mostrando una ligera no linealidad en la región central.

El TDL se construye con un primario y dos secundarios, donde el centro es de un material ferromagnético, este centro es el que da nombre al transductor, porque tiene un desplazamiento lineal a través de las bobinas primaria y secundaria, figura 1.5.a y b.

El transductor requiere una señal de excitación alterna, por lo que su salida será también alterna.




Fig. 1.5 Principio del TDL.


Cuando el núcleo de ferrita (material ferromagnético), se encuentra en el centro del arreglo de las tres bobinas, se tiene salida cero, al desplazarse hacia alguna de las dos bobinas secundarias se produce una salida proporcional al desplazamiento, con una defasamiento de 0° o 180° , dependiendo de la bobina en la cual se refuerza con el núcleo, figura 1.5.c.y.d.

El voltaje de alimentación junto con su frecuencia nos dará la sensibilidad del transductor, debido a que a frecuencias bajas el conductor del transformador tendrá muy poca resistencia, lo que ocacionará un corto circuito, y a frecuencias altas tendremos una gran caida de la señal de salida, debido a que la corriente tiende a viajar en la superficie del conductor, teniendose el efecto skin o piel.

NOTA: Entre mayor sea la frecuencia de la señal de excitación se tendra mayor salida de señal, pero es recomendable las frecuencias medias de la señal.

I.5 CONSTRUCCION DEL TDL.


La construcción del TDL se realizó en la forma mostrada en el inciso anterior. El alambre para los devanados es de un grosor muy pequeño debido a que el sensor debe ser muy práctico y versatil en su tamaño. Este conductor es el utilizado para los relevadores, con material aislante, figura 1.6.




El TDL ya embobinado se muestra a continuación:



Fig. 1.7





F10. 1.0

TABLA 1. Z CARACTERISTICAS DEL TOL.

BOBINADO PRIMARIO

FIKHZJ	L Unit 1	13	D	B (ZZ)	X 1 &23	25 (52)	101 1
20	0.2416	9.4	0.294	31.2	106. 2	110.7	78. 35
0+3	0.2416	ن . ر	0.2574	31.3	121.4	125, 4	75. 6
NI)	11. 2410	4. 4	0.2201	31.9	190.0	1 419, 1	77.19
100	0.2416	4.8	0.2066	31.4	1571.8	155,0	78.30
1 1 ()	0.2410	5.3	U. 1870	31.4	167.0	1 45. 15	70. 98
110	17. 2410	5.0	0.1724	91.1	176.1	178.0	79.02
120	U. 2116	7. H	0.1782	31.4	182,2	184. 9	BU. 24

DOBINADO SECUNDARIO

FIKHZI	L [mH]	(د	D	H (Ct)	XI 601	22 (42)	5 +1 3
20	0. 4849	1.1	0.3227	ua	204.3	214.7	72.19
00	0. 1640	1. 5	0.2825	44	203.5	242.7	24.25
SHIP	0.4049	4.0	0.2510	4G. 1	262.7	270.0	25, 9
100	0.4640	4. 4	0.2207	66. 2	291.9	200.4	77, 25
110	0.4649	4.8	0.2062	nø. 2	921.2	928	20.36
110	0.4649	5. 1	U. 1959	isci, 2	998. 9	345.3	78. OR
120	0.4649	5. 3	0. 1802	86. B	350, 5	952.3	7011

Las características de las tablas anteriores se obtuvieron con la ayuda de un analizador de impedancias que se tiene en el laboratorio de Comunicaciones del IIE.

Con las características mostradas y probando el transductor con un generador de funciones se observo que a la frecuencia de 77 Khz se tiene una ganancia de señal de salida por el secundario aceptable y con un defasamiento de aproximadamente 58° a la señal de excitación.

CAPITULO 11

II.1 INTRODUCCION.

En este capítulo veremos el diseño de un detector sincróno, para evaluar la magnitud y sentido del desplazamiento.

Será conforme a la generación de una señal alterna, la que excitará el sensor, su salida será comparada en fase y magnitud. Lo que al final obtendremos es una señal de voltaje directa, la que será proporcional a la variación de la magnitud en el TDL.

II.2 CIRCUITO DE DETECCION.

En el siguiente dibujo se muestra a bloques el circuito a utilizar para poder evaluar la magnitud y sentido del desplazamiento que sufra el sensor, del tipo TDL.




Fig. 2.1 Circuito de detección.

Este circuito muestra un generador de señal alterna que excitara al sensor, un amplificador de la señal de salida, un detector de fase y una red de compensación de fase. Cada una de estas etapas serán tratadas a continuación.

II.2.a Generador de onda senoidal.

Para un generador se recurio a varios diseños como son:

- 1. Oscilador con puente de Wien.
- 2. Oscilador doble T.
- 3. Generador de onda cuadrada, entre otros.

Pero se tiene hoy en día la variedad de obtener chips generadores de señales alternas (senoidal, cuadrada y triangular) a bajo precio y todos en mismo circuito integrado. La figura 2.2 se muestra el diagrama del ciruito integrado XR 8038, el cual es un generador de funciones.




Fig. 2. 2

Sus características son:

- Salida simultanea de onda senoidal, triangular y cuadrada.
- 2. Baja distorción THD = 1 %.
- 3. Rango de frecuencias de 0.001 Hz a 1 Mhz.
- 4. Alta FM y triangulo lineal.
- 5. Bajo corrimiento de frecuencia -50ppm/oc máx.

Sus aplicaciones son:

- Generador de funciones (seno, triangular, cuadrada, pulso).
- 2. SWEEP y generación de FM.
- 3. Generación de tonos.
- 4. Instrumentación, diseño de equipo de prueba.
- 5. Diseño de PLL (Phase Locked Loop).

Como nuestro proposito es la generación de una onda senoidal tendremos la siguiente configuración.




Fig. 2.9

donde:

.. II.1

Para tener una frecuencia de 77 Khz con un capacitor de $C=1.5\ nf$. Y de acuerdo a la ecuación II.1 tenemos una R de:

$$R = \frac{0.15}{f C} = \frac{0.15}{C77 \text{ kh2}C1.5nf}$$

$$R = 1.298 \text{ k}\Omega$$

II.2.a.1 Resultado práctico.

Con el arreglo anterior el generador proporciona una señal senoidal de 77 Khz, esta frecuencia se obtuvo mediante un potenciometro de 10 K Ω . La señal de salida tiene una deformación en su forma, la fig. 2.4. muestra parte de esta deformación.





Fig. 2.4 Señal senoidal con deformación.

Para poder eliminar esta deformación en la señal, se añadió a la salida una resistencia, la resistencia incorporada es de 22 ΚΩ, pero el problema no se elimino del todo, por lo que se diseñó un filtro paso altas, y así eliminar las frecuencias bajas, que ocacionaban el problema de la deformación. El filtro utilizado es el siguiente:



Con:

$$T = R C \qquad \dots \qquad II.2$$

$$\frac{\text{Exal}}{\text{Eenl}} = \frac{1}{\sqrt{1 + \frac{1}{\omega^2 T^2}}} \qquad \dots \qquad III.3$$

Para tener un corte de -3dB a 100 Hz y con una C = 0.022µf.

Si
$$\omega = 2 \pi f$$
, entonces:
 $\omega = 2 \pi (100 \text{ Hz}) = 628.176 \text{ rad/seg}$ y,
 $\omega^2 = 394784.176 \text{ (rad/seg)}^2$
 $\frac{\text{Esal}}{\text{Eant}} = -3 \text{ dB}$, donde $-3 \text{dB} = 0.708$

Por lo tanto : $\frac{\text{Esal}}{\text{Eent}} = 0.708$

Desarrollando la ecuación II.3 tenemos:

$$T^{2} = \frac{1}{\omega^{2}} = \begin{bmatrix} \frac{1}{1} & \frac{1}{1} & \dots & 1 \end{bmatrix}$$

$$T^{2} = \frac{1}{394789.176} \begin{bmatrix} \frac{1}{1} & \frac{1}{1} & \dots & \frac{1}{1}$$

Y resolviendo tenemos:

$$T^2 = (\frac{1}{394784.176})(\frac{1}{1.995-1})$$

T = 1.5955 mseg.

Si C = 0.022μ f y de acuerdo a la ecuación II.2

$$R = \frac{T}{R} = \frac{1.5955 \text{ mseg}}{0.022 \mu f} \rightarrow R = 72.52 \text{ Kg}$$

La resistencia comercial más cercana es de 68 Kg, por lo tanto el circuito terminado es el de la figura 2.5.





Fig. 2,5 Generador senoidal.

II. 2. b Amplificadores para el TDL.

II. 2. b. 1 Amplificador antes del TDL.

Para tener una señal que excitara al TDL, se hizo necesario amplificar la señal del generador.

Con un amplificador no inversor se logró la magnitud de señal requerida.



$$V_0 = V_1 \left(\frac{R_1}{R_2} + 1 \right) \qquad \dots \qquad II.5$$

Fig. Z. & Amplificador no inversor.

Si queremos una amplificación de Av = 11 con una Rz = 5.8 kΩ y si sabemos que:

$$Av = \frac{V_0}{V_1} \qquad \dots \qquad II.6$$

De acuerdo a las ecuaciones II.5 y II.6 tenemos:

$$R_1 = \left(\frac{V_0}{V_1} - 1\right) R_2 \rightarrow R_1 = \left(11 - 1\right) 6.8 \text{ kg}$$

$$R_1 = 68 \text{ kg}$$

II.2.b.1.1 Resultado práctico.

Con los valores de resistencia de R: y Rz tenemos una amplificación de Av = 11, pero en la práctica se obtuvo un resultado de amplificación de Av = 10.37.

Para poder acoplar la salida del amplificador al TDL se añadio un segundo amplificador operacional en configuración seguidor de señal.





Fig 2.7 Amplificación antes del TDL.

Para poder acoplar mejor esta salida a el TDL, se puso un capacitor a la salida del OPAMP 2 para poder tener un acoplamiento sintonizado.

Con esto, el sensor no deformó la señal que se le aplicaba, debido a la baja resistencia del mismo. El capacitor utilizado fue de 6.8 nf.

En los siguientes dibujos se muestra la forma en que se mejoro la señal antes de utilizar el capacitor y después de este. ya conectado al sensor TDL. Además, hay un aumento en la ganacia, esto de acuerdo a las pérdidas que se tenían al conectar el TDL al amplificador.



Figs. 2.8 y 2.9 Señales antes del capacitor y después del capacitor.

II.2.b.2 Amplificador después del TDL.

Para esta estapa se utilizó un amplificador diferencial.




Fig. 2. in Amplificador diferencial.

donde por superposición:

the por superposition:
$$V_{o} = Vz - Vt$$

$$V_{o,i} = -\frac{R_F}{P_i} V_i \qquad y \qquad V_{o,i} = \frac{R_F}{R_F} V_i$$

Si R: = Rz , entonces:


$$V_{01} + V_{02} = -\frac{E_F - V_4}{E_4} + \frac{E_F - V_4}{E_4}$$

$$V_{01} = \frac{F_F}{E_4} - (V_2 - V_1)$$
11.6

11.8.5.5.1 Resultado practico.

Con el anterior amplificador diferencial nuestra peñal de salida se deformaba aparte de tener una ganacia regular, pero incluyendo un capacitor para tener un acoplamiento sintonizado a la misma frequencia de la etapa anterior questra señal se mejoro aun con el aumento en la ganacia de voltaje pico a pico.

El capacitor utilizado es de 8.8 nf. Este capacitor se puso en la entrada del amplificador diferencial, figura 2.11. Hay que notar que la amplificación de voltaje es de Av = 3.0.



II.2.c Red de compensación en fase.

Con las dos señales, la de referencia y la que nos entrega el amplificador diferencial, que es la señal que nos da nuestro transductor TDL, tenemos un corrimiento en fase de nuestras dos señales de aproximadamente 58°. Es importante tener nuestras dos señales con un defasamiento a 0° y 180°, porque de esta manera es como se llevará mas adelante la multiplicación de ambas señales. Si llegara el caso de encontrarse cualquiera de las dos señales con un defasamiento diferente a la de 0° y 180°, la multiplicación tendrá errores en magnitud y fase, con lo que ocacionaría que no se tuviera una lectura verdadera del desplazamiento del núcleo del TDL. Por lo que es necesario diseñar una red de compensación en fase que nos redusca este error de fase, lo más cercano a 0°, por lo tanto, la red es la que se muestra en la figura 2.12.




Fig. 2.12 Red de compensación en lase.

Sus ecuaciones son:

$$A'V = \frac{1}{1 + JCF/fdD} AV \qquad II.7$$

$$fd = \frac{1}{2\pi RC} \qquad II.8$$

Si nuestras dos señales tienen un defasamiento de ϕ = 58° , y de acuerdo a la red queremos una ganancia de Av = 10, pero con una atenuación de la mitad para la red RC, tenemos entonces:

A'v =
$$5 \frac{\sqrt{-58}^\circ}{}$$
 A la frecuencia de trabajo (77khz).
A'v = $0.5 \frac{\sqrt{-58}^\circ}{}$ Av \Rightarrow Av = 10 ganancia del amplificador.
A'v = $\frac{1}{2\sqrt{58}^\circ}$ Av \Rightarrow 2 $\frac{\sqrt{58}^\circ}{}$ = 1.0598 + $\frac{1}{2}$ 1.6961 \Rightarrow 1 + $\frac{1}{2}$ 1.6961 ... II.9

Si relacionamos la ecuación II.7 con la II.9

donde:

y de acuerdo a la ecuación II.8

$$fd = \frac{1}{2\pi RC} \qquad \text{si } C = 0.01 \mu f$$

$$R = \frac{1}{2\pi f dC} = \frac{1}{2\pi (45398 \text{ hz})(0.01 \mu f)} = 350.57 \Omega$$

La resistencia comercial es de 330 Ω , se recalculan todos los valores.

fd =
$$\frac{1}{2\pi RC}$$
 = $\frac{1}{2\pi (330a)(0.01\mu f)}$ = 48.228 khz ≈ 48 khz entonces:

$$A'v = \frac{Av}{1 + J(f/fd)} = \frac{10}{1 + J(7/fd) \cdot khz/48 \cdot khz}$$
$$= \frac{10}{1 + J(1.604)} = \frac{10}{1.908 / 58.06}$$

El necesitamos un 1 V_{PP} de salida, entonces tendremos que alimentar nuestra red con:

$$V_{tt} = A' \vee V_{tt} \qquad \qquad V_{tt} = \frac{V_{tt}}{A' \vee} = \frac{1}{|\mathfrak{T}_{tt}|} \frac{V_{pp}}{|\mathfrak{T}_{tt}|}$$

$$V_{tt} = 0.1887 |V_{pp}| \approx 190 |mV_{pp}|$$

La red de compensación en fase quedará de la siguiente manera:




Fig 2.13 Circuito de la red de compencación un lase.

II.2.d Multiplicador.

En esta etapa se realiza la multiplicación de las dos señales corrigidas en fase. Lo que resta es mostrar el análisis matemático de la multiplicación y la manera en que se obtendrá la detección de fase y sentido de la señal del sensor TDL, con respecto a una señal ya establecida o de referencia.

Si tenemos las siguientes señales:

A = 1 coswt Volts → señal de referencia.

 $B = X \cos(\omega + \phi)t$ donde: ϕ tiene el valor de 0° y 180°

Cuando ϕ = 0 , se tiene una multiplicación de:

 $A \cdot B = X \cos^2 \omega t$ donde: $\cos^2 \omega t = \frac{1}{2} (1 + \cos 2\omega t) \dots$ II.10 de acuerdo a la ecuación anterior tenemos:

$$A \cdot B = X \left(\frac{1}{2} + \frac{1}{2} \cos 2\omega t \right) = \frac{X}{2} + \frac{X}{2} \cos 2\omega t$$

entonces, tenemos un voltaje de DC y otro voltaje que es alterno. los cuales son:

voltaje de directa
$$\Rightarrow \frac{X}{2}$$
 Vdc voltaje alterno $\Rightarrow \frac{X}{2} \cos 2\omega t$ Volts

Cuando $\phi = 180^{\circ}$ tenemos que:

$$A \cdot B = (\cos \omega t) \cdot (X \cos (\omega + \phi) t)$$

donde $\cos(\omega + \phi)t = -\cos\omega t$, por lo tanto:

 $A \cdot B = -X \cos^2 \omega t$, y conociendo la relación trigonométrica tendremos como resultado

$$A \cdot B = -\frac{X}{2} - \frac{X}{2} \cos 2\omega t$$
voltaje de directa $\Rightarrow \frac{X}{2}$ Vdc
voltaje alterno $\Rightarrow \frac{X}{2} \cos 2\omega t$ Volts

En la figura 2.14 se muestran las dos senales con su resultado, para cada una de sus multiplicaciones hechas.

El numero des que aparece al lado de la frecuencia (201). representa que se van a tener dos períodes en el mismo tiempo en que se tenía uno, antes de pasar por la multiplicación.




Fig. 2:14. Ropiesantación do las señalos antes e bespare de la multiplicación.

Con esta multiplicación podemos tener una detección en fase y sentido. Esto se logra si filtramos la señal resultante y obteniendo solamente la componente de voltaje directo, la que es una representación de la magnitud de la señal del sensor, esto es, si el sensor tiene una salida de voltaje con respecto a la variación de desplazamiento se obtendrá esta misma variación de señal a la salida del multiplicador, que es una trasducción de desplazamiento a voltaje.

La salida del multiplicador se puede amplificar y digitalizar, para manejarla a conveniencia.

Existen en el mercado circuitos integrados capaces de hacer esta multiplicación, pero se encontro un circuito integrado que tiene la ventaja de tener un amplificador operacional junto con las ganancias mismas del multiplicador, este C.I. es el XR-2208 de la EXAR.

La siguiente configuración es la optima para nuestro trabajo, y se muestra en la figura 2.15.

Donde G_X y G_Y son las ganancias para las entradas X y Y del multiplicador.

Se tiene una configuración del amplificador operacional en modo doferencial con una ganancia de:

de acuerdo a la ecuación II.12:

$$V_0 = (V_2 - V_1) \frac{RF}{R_1} \qquad \Rightarrow \qquad Av = \frac{V_0}{V_2 - V_1} \cdots \frac{RF}{R_1}$$

$$Av = \frac{33 \text{ kg}}{10 \text{ Vo}} \qquad \Rightarrow \qquad Av = 3.3$$




Fig. 2.15 Multiplicador analógico con amplificador operacional y filtro de calida.

Los potenciometros que se tienen en el amplificador operacional nos sirven para el control de offset del mismo. Se han puesto en forma tal que se tenga un control fino para el offset.

El filtro a la salida nos eliminará la señal indeseable de alterna, para solo manejar la de DC y así poder hacer como ya se dijo anteriormente una digitalización y poder manejarla por medio de una microscomputadora de instrumentación, que utiliza la morma IEEE-488.

II. 2. e Amplificación.

febido a que la señal que nos entrega el filtro es de magnitud pequeña se hace necesario utilizar un amplificador de voltaje y así tener un rango de salida de 0 a 5 volts de corriente directa, para despues digitalizarla.

El amplificador utilizado es un operacional en configuración no inversor con su respectivo control de offset, con variación fina de acuerdo aun arregio de resistencias.

En la figura 2.18 se muestra al amplificador con ganancia de voltade de 2.67.




Fig. 2.10 Animplificador operacional no inversor.

$$Av = \left(\frac{Rr}{R_1} + 1\right) \qquad \text{donde:} \qquad Rr = 10 \text{ k}\Omega$$

$$R_1 = 6.8 \text{ k}\Omega$$

$$Av = \left(\frac{10 \text{ k}\Omega}{R_1 + 10} + 1\right) = 2.07$$

A la salida del amplificador se hace necesario poner otro filtro, para eliminar la componente alterna que se habia amplificado.

CAPITULO

III.1 INTRODUCCION.

En este capítulo veremos algunas definiciones que se utilizan en la norma IEEE-488 para la adquisición de datos. También veremos el diseño del hardware para poder transmitir datos a la microcomputadora HP 85, mediante la norma ya antes mencionada.

III.2 NORMA IEEE-488.

III. 2. a Descripción general.

La norma IEEE-488 es utilizada para el bus de interconexiones Helewtt - Packard (HP-IB), la cual simplifica la integración de varios dispositivos programables y sistemas de cómputo.

Proporciona una interconexión digital para transferir mensajes entre dos o más dispositivos compatibles con la HP-IB. Un instrumento compatible puede ser un instrumento de medición, una calculadora, una computadora o algún dispositivo periférico diseñado para usarse con el bus HP-IB.

El bus paralelo HP-IB consta de 16 líneas activas agrupadas en tres arreglos de acuerdo a su función. Existe un máximo de 15 dispositivos conectados al bus. Un diagrama de conexiones de la interfase y la extructura del bus, es la figura 3.1.




Fig. 9.1 Extructure dol bus do la Norma IEEE-188,

Los tres crupos del bus son:

- a) Bus de datos (B lineas).
- b) Bus para el control de transferencia (3 lineas).
- Test Dus para el control general de interconexion CS lineaso.

III. 2. a. 1 Bus de datos.

La ocho líneas para datos, son líneas usadas para transmitir datos en forma de mensajes codificados. Estos mensajes son usados para programar la función de algún instrumento, transferir los datos medidos, coordinar la operación del instrumento y para manejar el sistema. La entrada y salida de los mensajes son por medio de bits en paralelo. Es posible también transferir en serie. El código ASCII de siete bits representa un dato por lo general. En nuestro caso solo se mandaran datos a una microcomputadora HP-85.

La denominación de las líneas son:

- DIO 1 (Data Input-Output 1) Dato de entrada-salida 1
- DIO 2. (Data Input-Output 2) -> Dato de entrada-salida 2

- DIO 7 (Data Input-Output 7) Dato de entrada-salida 7
- DIO 8 (Data Input-Output 8) Dato de entrada-salida 8

III. 2. a. 2 Bus para el Control de Transferencia.

Los datos son transferidos por medio de una técnica de entrelazamiento denominada "Handshake", la cual permite la transferencia de datos en forma asíncrona.

Las tres líneas usadas para transmitir un dato entre un

dispositivo que en algun tiempo esta disponible para ser controlado), a traves de las señales DIO son:

- DAV (Data Valid). - Dato válido.

Es emitida por el locutor donde informa que los datos estan en el bus y listos para ser aceptados.

- NRFD (Not Ready For Data). No listo para date.

 Es emitida per el oyente de la transferencia e indica

 que no esta listo para recibir nuevos datos.
- NDAC (Not Data Accepted), Dato no aceptado,

Es emitida por el cyente de la transferencia e indica al locutor que debe matener los datos en el bus por que aun no han sido almacenados.

El diagrama de tíempo de estas lineas se muestra en la figura 3.2.




Fig. 3, 2 Diagrama de trempo de las

III. 2. a. 3 Bus para el control general de interconexión.

Las cinco líneas restantes son para el control general de interconexión y son usadas para manejar los dispositivos conectados al bus HP-IB. Mantenien el flujo ordenado de la información a través del bus.

Las cinco lineas son:

- ATN (Attention). - Atención.

Es empleada por el dispositivo que hace las funciones de controlador del bus e indica a todos los demás que está enviando un mensaje de interes general.

Cuando se activan los dispositivos deben monitorear el bus "control/dirección", cuando no se activa la

- . información del bus es del tipo dato.
- IFC (Interface Clear). Limpiar la interface.

El controlador indica al resto de los dispositivos que deben volver a su estsdo inicial (reset) o de reposo.

- SQR (Service Request). - Petición de servicio.

Los dispositivos no controladores utilizan esta linea para indicar al controlador el deseo de utilizar el bus para efectuar una transferencia de datos.

- REN (Remote Enable). - Válido control remoto.

El controlador indica a los dispositivos direccionados que deben ignorar el control local, panel frontal o similar, para obedecer el control remoto recibido a través del bus.

- EOI (End Or Identify). - Fin o identificación.

Puede ser activada por el dispositivo locutor o por el controlador. En el primer caso indica un fin de la transmisión de un bloque de datos. En el segundo, el controlador indica a los dispositivos que han pedido servicio que se identifiquen.

III. 2. a. 4 Transferencia de datos (Handshake).

Las líneas de datos y handshake son usadas por la fuenten y el receptor en la transferencia de datos. Se sabe que existen dos funciones a realizar para cada dispositivo durante la secuencia de handshake, ellas son el protocolo fuente o handshake fuente y el protocolo receptor o handshake receptor.

La figura 3.3 muestra los estados de las líneas DAV, NRFD y NDAC cuando son usadas por un orador como handshake fuente y por un oyente como un handshake receptor. Nótese que en el diagrama de tiempo se relacionan las señales eléctricas del bus con los estados del handshake receptor o fuente. Para observar las dos funciones de fuente y receptor, podemos entender fácilmente la secuencia del handshake entrelazando las dos funciones.

1). La fuente al principio esta en estado de Fuente Generadora (Source Generate States = SGNS). En el siguiente estado nos se tiene ningún byte de datos asegurados en las líneas u datos válidos (DAV). Cuando la línea DAV tiene un nivel alto los datos no son aceptados.




Fig. 3.9 Secuencia del Handshake.

- 2D. La fuente coloca el byte de dato en las lineas de datos y entra al Estado de Retardo de la Fuente (Source Dalay State = SDYSD. Si este es el último byte de datos del mensaje la fuente afirma el fin o identificación (ECI) de la linea, al mismo tiempo, La fuente espera para que el dato sea fijado en las lineas y para que todos los receptores liegen al Estado Receptor Listo (Acceptor Ready State = ACRSD.
- 30. Cada receptor dice "yo estoy listo" levantando la linea NRFD; para mover al receptor al Estado de Recepci Listo CACRSO. Es uno de los puntos del bandshake disenados para acomodar los oyentes que son lentos. Algun

receptor puede retener al handshake fuente mediante la línea NRFD.

- 43. Cuando la fuente detecta que la línea NRFD esta alta, entra en Estado de transferencia de la fuente (Source transfer State = STRS), para validar el dato con la línea DAV. Entonces la fuente espera para que el dato sea aceptado.
- 55. Cuando los dispositivos receptores ven la línea de datos baja, se van al estado de Aceptor de Datos CAccept Data State = ACDSD. Cada dispositivo afirma que no esta listo para recibir datos CNRFDD, porque esta ocupado con el byte de datos en turno y no puede atender otro.
- 6). Mientras que cada dispositivo acepta los datos, el dispositivo levanta la línea NDAC para moverse desde el Estado Aceptor de Datos (ACDS), al estado en que el receptor espera un nuevo ciclo (Accept Wait for Cycle = AWNS). Una vez mas todos los receptores deberan de levantar la línea NDAC, para que la fuente detecte un nivel alto. Cuando la fuentte detecta NDAC en estado alto (todos los oyentes tuvieron que aceptar el dato), entonces la fuente entra a un estado para esperar un nuevo ciclo.
- La fuente continua y se coloca en el estado SGNS, estado inicial del handshake, para prepararse a tramsmitir un nuevo byte de datos.

. III.2.b Características Electricas.

A continuación veremos las específicaciones que tiene esta norma en cuanto al aspecto eléctrico, para poder usarla en los sistemas de interface, donde:

- 1) La distancia física entre dos dispositivos es corta,
- 2) El ruido es relativamente bajo.

Las especificaciones para los circuitos de entrada y salida (drivers y receivers), son basados en la tecnología TTL (Transistor Transistor Logic).

Acontinuación daremos algunas especificaciones eléctricas.

a) Relación eléctrica de los estados lógicos.

Los estados lógicos manejados en las líneas son las que se muestran en la tabla siguiente, hay que hacer notar que se tiene una lógica negativa.

Estado lógico	Nivel de señal eléctrica
0	Corresponde a 2.0 V lla- mado estado alto.
1	Corresponde a 0.8 V lla- mado estado bajo.

Los estados alto y bajo son basados en los niveles estandares de la logica TTL en el que la fuente no se excede a más de +5.25 Vdc. con una referencia de tierra lógica.

b) Requeriemiento de los drivers.

Los mensajes pueden ser enviados en una manera pasiva o activa hacia la interface. Todos los mensajes pasivos verdaderos concurren con una transferencia, en estado alto, portados en una línea, usando drivers de colector abierto.

c) Tipos de drivers.

Los drivers de colector abierto, son usados para las líneas SQR, NRFD y NDAC.

Los drivers de colector abierto o de tres estados, son usadas para las lineas de DIO 1-8, DAV, IFC, ATN, REN y EOI.

Los drivers de tres estados, son usados para sistemas donde se necesita alta velocidad.

d). Especificación de los drivers

Drivers de:

bajo estado: Salida de voltaje (tres estados o colector abierto)< +0.5 V a 48 mA de corriente pico.

alto estado: Salida de voltaje (tres estados)≥
+2.4 V a - 5.2 mA.

e) Requerimientos de los Receivers.

Las especificaciones de los receivers con inmunidad al ruido nominal es:

Estado bajo: voltaje de entrada \leq + 0.8 V Estado alto: voltaje de entrada \geq + 2.0 V fD Capacitancia maxima.

La carga de la capacitancia interna en cada linea de la señal, no debe de exceder los 100 pf en cada dispositivo. Los efectos de la capacitancia en los dispositivos sobre el bus, es muy critica en voltajes bajos.

g) Configuracion del circuito tipico.

La figura 3.4 enseña el circuito tipico para las lineas de entrada y salida. La base del circuito es compatible con los circuitos TTL y los dispositivos.

Las especificaciones para la configuración típica son:

Ri: 3 kΩ ± 5 % C a VecD

RL2: 8.2 kΩ ± 5 % (a tierra)

Driver: Salida de corriente de fuga (colector

abierto) + 0.25 mA max a Vo = + 5.25 V

Salida de corriente de fuga (tres estados)

 \pm 40 μ A máx a Vo = + 2.4 V

Receiver: Corriente de entrada

- 16 mA máx a Vo = + 0.4 V

entrada de corriente de fuga

+ 40 μ A máx a Vo = + 2.4 V

+ 1.0 mA max a Vo = + 5.25 v

Vcc: +57 ±5%




Fig. 3.4 Circuito de entrada y salida.

NOTA : Solo un driver y un receiver puede ser conectado a cada linna de acuerdo a la figura 3.4.

h) Velocidad de transmisión de datos.

Para distancias mayores de 20 m., el bus opera a una velocidad maxima de 250 000 bytes por segundo, con una equivalencia estandar de carga de cada 2 m. de cable, usando 48 mA en drivers de colector abierto.

En Interfaces con una distancia arriba de 20 m., se tiene un velocidad maxima de transmisión de 500 000 bytes por segundo, con una equivalencia estandar de carga por cada $2\ \mathrm{m}$, de cable usando $48\ \mathrm{mA}$ en drivers de tres estados.

Para conseguir alta velocidad de operación Cnominalmente arriba de los 1 000 000 de bytes por segundo), en el sistema se deben tomar en cuenta las siguientes recomendaciones:

- Todos los dispositivos suponen que el hablante esta en alta relación de velocidad, la cual utiliza un tiempo Ta mínimo de 350 ns.
- Todos los dispositivos suponen al operar una alta relación que usarán de 48 mA en drivers de tres estados.
- 3. La capacitancia del dispositivo en cada una de las lineas (excepto REN y IFC), debe ser menor de 50 pf por dispositivo. En la configuración del sistema, el total de las capacitancias no debe ser mayor de 50 pf, por cada resistencia equivalente de carga en el sistema.
- Todos los dispositivos del sistema deben estar encendidos.
- 5. Los cables de interconexión deben ser lo mas cortos posibles, a un maximo de 15 metros de longitud por sistema, con al menos una equivalencia de carga por cada metro de cable.

III.2.c Caracteristicas Mecánicas.

En esta parte veremos algunas especificaciones mecanicas para la norma IEEE-488, la cual tiene un maximo de 20 metros entre dispositivos, con un bus de 2 metros de longitud maximo.

Se debe tener 15 o más dispositivos y la longitud del mismo entre dispositivos no debe de exceder en 4 metros.

El conector utilizado es el de la norma IEEE-488, el qual consta de las siguientes características:

- a) Consideraciones Eléctricas.
 - capacidad de voltaje: 200 Vdc
 capacidad de corriente: 5 amperes por contacto
 resistencia del contacto: < 10 mm
 material del contacto: oro o cobre
 resistencia a la insulación: > 10 %o
- b) Consideraciones mecánicas.

numero de contactos: 24
superficie del contacto: autosoldadura
forma del conector: trapesoldal
material del conector: resistente a la corrosión
resistencia: ≥ 1000 inserciones
diametro de la terminación del conductor: menor de
0.35 mm² (standar)

e) Contactos del conector.

Contacto	Señal	Contacto	Señal	
1	DIO 1	13	DIO 5	
2	010 2	14	D10 B	
3	DIO 3	15	DI 0 7	
4	DIO 4	16	DIO 8	
5	EOI (24)	17	REN CE40	
5	DAV	18	GND CBD	
7	NRFD	19	GND C75	
ង	NDAC	20	GND CRD	
ن	IFC	21	GND C90	
10	SRQ	22	GND C100	
11	ATM	23	GNG (11)	
12	SHIELD	24	GND LOGIC	



Fig. 9.5 Assignation do las lineas del bus a las lorminales del conector.

d) Tipo de conector.

Cada dispositivo necesita tener un conector de dos hileras, de 12 conectores cada uno. Centrados de tal manera que tiene la figura de un trapezoide. El conector tiene dos perforaciones para poderlo emsamblar al tipo del bus de la interface, mediante dos tornillos (figura 3.53).

111.3 CIRCUITO DE ADOUISICION DE DATOS.

Despues de conocer las características de la norma IEEE-488, el siguiente paso es el diseño de la circultería logica necesaria para la trasmisión de datos hacia el bus de la interface HP-IB de la microcomputadora HP-BS (utilizada en el ramo de la instrumentacion).

En la figura 3.8 se muestra a bloques el sistema para la transmisión de datos y la adquisición por la HP-85.




Fig. 3.6 Diagrama de la adquierción de datos.

III.3.a Convertidor Analògico-Digital.

En el primer bloque se aprecia un digitalizador, el cual se encargara de convertir las señales analogicas, de los sensores utilizados (en el eje vertical llamado "Y" y en el eje horizontal llamado "X"), a señales discretas (digitales), y así poder mandar estas señales a la computadora.

Para esta etapa se utilizo un convertidor analógico-digital ADCOBOB, con una resolución a 8 bits en paralelo, con un tiempo de conversión promedio de 100µs a una frecuencia de reloj de 840khz. Ademas tiene la ventaja de que en el mismo circuito viene integrado un multiplexor de 8 a 3, o sea ocho canales de entrada con tres señales de dirección).

En la figura 3.7 se muestra al convertidor (ADCOSOS), el cual es un circuito integrado de la tecnología CMCS con 28 pines o patas, las cuales son:

1-5 y 25-27: pines de entrada de las señales analógicas.

- 6: pin de START Cinicio de otra conversión).
- 7: pin de ECC (final de conversión).
- 9: pin ENABLE de salida.
- 10: pin de la señal de reloj.
- 11: pin de polarización a Vec.
- 18: pin de referencia positiva.
- 13: pin de tierra (GND).
- 23-25: pines de las direcciones del multiplexor.
 - 22: pin de ENABLE de las direcciones.
 - 18: pin de referencia negativa.




Fig. 9.7 Convertidor ADCORDS.

El convertidor analógico digital ADCOBOS tiene salida compatible con la tecnologia TTL (Lógica Transistor Transistor), ademas tiene salida en forma de latch de tres estados, el cual mantiene la información hasta que no se presente un cambio y aisla el circuito interno con toda la parte externa del convertidor.

Su entrada es de 0 a 5V de señal analógica. Tiene un error de bit de \pm 1/2 LSB a \pm 1 LSB (para mayor información vease las hojas de los manuales referentes a este convertidor).

Para nuestro trabajo uniremos los pines de START y ECC para que al final de cada conversión se inici# otra. La señal que resulta de esta unión, que son unos pulsos de poca duración, es el tiempo que tarda en iniciar otra conversión y el tiempo entre pulso y pulso es el tiempo de la conversión, que aproximadamente son 69 pulsos de reloj. Este resultado se obtiene de las hojas de específicaciones, dadas por el fabricante. Este dato es el tiempo de conversión el cual es de to= 8 + 2µs de pulsos de reloj, este dato es el maximo.

Para poder encontrar el tiempo que tarda en realizar la conversión es necesario tomar en cuenta que se tienen 8 canales. los cuales son multiplexados. Entonces el tiempo maximo de conversión to= 64 + 16µs de pulsos de reloj, que representa el tiempo de separación de los pulsos que tiene la señal de salida, que es la unión de los pines de START y EOC. Ademas representan el tiempo que tarda en realizar una conversión pasando por los 8 canales multiplexados.

Por ejemplo en las hojas de especificaciones se da el siguiente dato: a una frecuencia de reloj de 640 Khz se tiene un tiempo de final de conversión (tgoc) de 90µs minimo, 100µs tipico y 110µs maximo.

si l'elk= 640 khz

temp= 64 pulsos de reloj

temp=
$$\frac{1}{640 \text{ khz}} \times 64 = 100 \mu \text{s}$$

temdx= 64 pulsos de reloj + 16 μs

temdx= $\frac{1}{1640 \text{ khz}} \times 64 + 16 \mu \text{s} = 110 \mu \text{s}$

lo que corresponde con los datos dados por el l'abricante.

Entonces para nuestro convertidor tenemos un maximo de

conversión de 64 pulsos de reloj más 16 microsegundos.

Si le inyectamos una frecuencia de reloj de 480 khz tendremos un tiempo de conversión de to= 149µs. Pero en la practica no se tiene esta frecuencia, por lo que procedimos a realizarlo experimentalmente. El resultado fue de 144.5µs lo que corresponde a:

144.5 μ s × 480 khz = 69.36 \approx 69 pulsos de reloj

En la figura 3.6 se muestra la señal de salida de la unión de START y EOC.




Fig. 3.8 Sonal de salida de START y EOC.

Los pines de Vcc y REF(+) se unen y se polarizan a 5Vdc, y los pines GND y REF(-) a tierra, con esto tenemos una salida digital de B bits de O a 255 en lógica binaria que representa el rango de O a 5V de referencia.

Por lo tanto tenemos una resolución de:


III.3.a.1 Multiplexor.

El circuito integrado ADC0808 contiene 8 canales para señales analógicas los cuales pueden seleccionarse mediante tres líneas de dirección, en la siguiente tabla se muestra los canales que se pueden seleccionar.

Canal	Dirección		
Seleccionado	c	₽	A
ONI	L	L	L
I N1	L	L,	н
1 N2	L	н	L
ENI	L	н	н
IN4	н	L	L
1 115	н	L	н
1 NB	н	н	1
1N7	Н	н	Н

III.3.a.2 Diseño de la senal de Reloj.

Para generar una señal de reloj existen varias formas, pero aqui utilizaremos una manera sencilla, que es mediante tres compuertas inversoras arregladas de tal manera para obtener esta señal. Deben de ser tres compuertas para que exista una realimentación positiva que permita que el arreglo oscile a una frecuencia dada por un capacitor y una resistencia, con un tiempo de RC. En la siguiente figura se muestra el arreglo de un oscilador el cual nos permite tener frecuencias de 500 khz a 1.3 mhs.



Con un capacitor de menor valor, se redujo el rango de irecuencia, de 280 khz a 750 khz. El capacitor tiene un valor de 2.7 nf.

III.3.a.3 Metodo de conversión.

El convertidor analógico-digital ADCO808 funciona mediante la técnica de aproximaciones sucesivas, en el siguiente dibujo , 3,9, se muestra la teoría de operación de este convertidor.




Fig. B.D Convertidor de aproximaciones sucusivas.

En la figura 3.10 enseña la conversion a tres bits. Primero se compara la entrada de la señal analógica con la salida del convertidor A/D, y este es controlado por una circuiteria lógica conocida como Registro de Aproximaciones Sucesivas (SAR ~ Successive Approximation Register).

La direuiteria del SAR es bastante complejo . Estan

disponibes en circuitos integrados donde el diseño es simplificado. El SAR esta hajo el control del reloj, la salida del SAR son bijadas a cero. Existe en esta parte un arreglo de valores correspondientes a los bits del más significativo (MSB) hasta el menos significativo (LSB).

Cuando se tiene una entrada positiva, el SAR turna al bit más significativo. Si el comparador decide que la salida del D/A es menor que esta entrada, entonces se quita este bit y se turna a otro más bajo. El mismo procedimiento es llevado a cabo con cada uno de los bits.




Fig. 3.10 Ejemplo del convertidor de aproximicationes sucesivas.

Para poder entender éste, tomemos el ejemplo de la figura 3.10, en donde se requiere convertir 0.65 volts. La siguiente l'igura nos ayudara a entender la secuencia del convertidor de tres bits.




Fig. 3.11 Secuencia de un convertidor A/D de sucegivas para tros bits.

Como el voltaje de entrada CVxD es 0.65 volts y es mayor que 578 y menor que 374 se tiene la siguiente secuencia:

Se pone 100 es decir 0.5 y se compara con Vx. resultando que Vx. es mayor, por lo tanto se retiene el uno y se agrega el siquiente uno, o sea. 110 que equivale a 3/4, se compara resultando que Vx es menor se retira este uno. Se procede a agregar el siguiente uno quedando 101 equivalente a 5/8, de nuevo se hace la comparación resultando que Vx es mayor y se queda el uno, entonces el resultado es 101. Esta operación se muestra en

la figura anterior (3.10). Nótese que se tiene ún error, el que disminui^ara a medida que sean más digitos o bits para realizar la conversión.

En este tipo de convertidores el tiempo de conversión es l'ijo e independiente del valor de Vx. Para que se complete una conversión es necesario saber que se necesitan tantos pulsos de reloj como bits tenga el convertidor.

Si se supone un convertidor de N bits, con una frecuencia de reloj fm, entonces el tiempo de conversión sera de:

$$tc = \frac{N}{1R} \dots III.1$$

Este tipo de convertidor es muy rapido, por ejemplo: si se tiene un convertidor de 18 bits con una frecuencia de 1Mhz, se tiene un tiempo de conversión de 16 microsegundos.

En la práctica la rapidez esta restringida por la respuesta en frecuencia del convertidor D/A y el comparador analógico.

III.3.a.4 Diagrama de tiempo.

Para que el convertidor analogico-digital funcione, es necesario seguir las siguientes recomendaciones mostradas en el diagrama de tiempos, de la figura 3.12.




Fig. 3.12 Diagrama de Liempo.

111.3.b Señal de sincronia.

Para que el circuito no tenga problemas para transmitir y

este en sincronia con la interface, es necesario crear esta senal para poder eliminar errores de lectura.

Para crear la señal de sincronia utilizaremos la señal de salida de START y ECC, la cual es perfecta, porque en cada tiempo de conversion, tenemos la oportunidad de enviar la informacion tal y como sale del convertidor analógico-digital.

Como la señal muestra unos pulsos de poca duración, apenas de nanosegundos, es necesario alargar este tiempo. El problema se resuelve con la introducción de un one-shot (circuito monostable) que tiene como función alargar este pulso.

Con un C.I. MC14538 de la tecnologia CMOS se realiza esta función. Además este circuito es compatible con la tecnología ITL. Incluye dos salidas una llamada Q y otra invertida denominada como $\overline{\mathbb{Q}}$, las cuales utilizaremos para sincronizar.

El ciclo de trabajo lo dan el arreglo de una resistencia con un capacitor, to=RC.

El ene-shot se puede disparar con el flanco de subida o de bajada. Para nuestro trabajo lo dispararemos con el flanco de bajada por lo que el arreglo será el que se muestra en la figura 3,13. Para el ciclo de trabajo se ajustara con un potenciómetro.

Con la Q se alimenta un contador debidamente programado, que alimentará a las líneas de direccionamiento del multiplexor, o sea, que cuente de 000 a 111 Ccanal O al canal 75. Y al mismo tiempo utilizaria como señal de ALE, que habilitara las direcciones de C. B y A.

El contador utilizado es el SN74LS193 de la familia TTL concuatro lineas de salida A, B, C y D.




Fig. 3.13 Configuración del circuito monoestable.




Fig. 8.14 Contador digital SN74LS193 con la señal de Q.

La salida Q se utiliza para mandar la linea DAV hacia el bus. Pero para poder mandar la linea DAV en el momento preciso en que se tienen los datos listos para enviar, es necesario inicializar la linea DAV, así como el contador que dará las direcciones de las señales analógicas a convertir.

Es necesario saber que cada vez que en el software, se inicializa el buffer de entrada de la interface, ésta misma manda un tiempo de espera, para que este lista, este tiempo

lo manda por la linea ATN (Atención), que es un tiempo de estado bajo, porque esta linea se encuentra por lo general en estado alto. Cuando la interface esta lista, sube la linea ATN.

Para nuestro proposito es de gran importancia la linea ATN porque inicializara al contador, para que cuando la interface este inicializandose, no haya direccionamiento en el multiplexor ni envio de datos a traves del bus.

La linea DAV se mantendrá en nivel alto mientras dure la señal ATN en nivel bajo. Después de esto se mandaran los datos que existan después de la conversión.

Hay que hacer notar que es necesario tener un tiempo mayor que el de la linea ATN, para inicializar nuestros circuitos y así poder enviar los datos en el tiempo en que la maquina este en condiciones estables de recibirlas.

Para esto se requiere otro circuito one-shot, el qual nos dará este tiempo de segurida.

Con el siguiente software se encontro el tiempo en que la maquina baja la linea ATN.

10 DIM 2\$[16]

20 10BUFFER ZS

30 TRANSFER 711 TO Z# FHS

40 FOR I=1 TO 8

SO ENTER Z\$ USING "# B"; ZCIT

60 NEXT I


70 END

El tiempo en que baja la linea ATN es de aproximadamente 7 ms.

Con de expacitor de C=0.22µ y con un trempo de aproximadamente 39 ms encontramos la resistencia necesaria para este tiempo.

$$R = \frac{t}{C} = \frac{39ms}{0.22\mu r} = 17727 \Omega \approx 180 \text{ k}\Omega$$

El diagrama queda de la siguiente manera:




Ft4. 3.15

La salich () del segundo enerahot que ve al pin de civar, ce utiliza para limpiar el contador y resetearlo a cero. La señal de la línea ATN que va al pin de LOAD del contador, carga los datos antes programados por los datos D. C. B y A los cuales son ceros y de esta forma se limpia y se resetea el contador.

La compuerta AND que se muestra en el dibujo nos sirve para que a la salida solo pase la linea DAV cuando la linea ATN este en un nivel alto.

Para terminar el diseño, es necesario tener al final de esta estapa los drivers de entrada y salida, que se especifican en la norma IEEE-488.

Uniendo todas las etapas tenemos el diseño final el cual se muestra en la siguiente figura.



i

CAPITULO IV

IV.1 INTRODUCCION.

La HP-IB, cuyas letras son: Hewlett-Packard Interface Bus. Es una implementación de Hewlett Packard para la interface estandarizada de la IEEE-488-19781. Tiene la finalidad de proveer una compatibilidad mecánica, eléctrica, de tiempo y de envio de datos mediante un mismo lenguaje, entre todos los dispositivos unidos al bus.

A través del bus HP-IB se mandan los datos registrados y digitalizados por el circuito sensor y convertidor-transmisor. La HP-85 maneja este bus, por lo que se desarrollará el software en esta computadora.

En este capítulo se mostrará el programa requerido para la captura de datos. Así como el despliegue por pantalla de los mismos.

IV.2 INPUT/OUTPUT.

La I/O (Input/Output), es una capacidad de la computadora HP-85 para entrada y salida de datos.

En una programación se tienen variables que pueden ser letras o números, se puede ver la impresión o el despliegue por pantalla de estas variables. Con sólo utilizar el teclado se pueden obtener letras, números o símbolos.

Algunas actividades cotidianas pueden ayudar a definir la terminología de I/O. Input, es el medio por el cual el dato entra en la computadora (llamada fuente), desde un dispositivo externo.

Output, es el medio en el que el dato va desde la computadora, hacia un dispositivo externo. Hamado destinación.

Un dispositivo que tença comunicación con la computadora sele da el nombre de: dispositivo periferico.

En la HP-85, existe este medio de 1/0. Este trabajo es realizado por la interface HP-IB.

La interface es un complicado handware, que se encarga de la comunicación entre la computadora y los dispositivos externos.

El trabajo de la interface es generar una compatibilidad en cuatro areas, las cuales son:

- a) Compatibilidad Medanida,
- b) Compatibilidad Eléctrica.
- c) Compatibilidad de envio de datos.
- do Compatibilidad de trempo.

En el dibujo de la figura 4.1 se muestra el papel que desempeña la interface con respecto al dispositivo periferico.

IV. 2. a Compatibilidad Medanida.

La compatibilidad mecanica, es el simple medio por el dual se conectan la interface, ya sea por medio de plugs y/o conectores que la unen con el dispositivo periferico. La serie 829XX de la interface, son disenados para ser compatibles con la




Fig. 4.1 Función de la interface HP-18

HP-65. La interface HP-IB es también diseñada con conectores, para ser ensamblada a sus periféricos.

1V. 2. b Compatibilidad Eléctrica.

La compatibilidad electrica es el medio que utiliza la interface para poder cambiar los niveles de voltaje usados por la computadora y el dispositivo periférico. La situación es similar al caso de la compatibilidad mecanica. La interface de la HP-85 es electricamente compatible con la propia computadora.

IV. 2. c Compatibilidad de envio de datos.

La compatibilidad mecanica y electrica no garantiza que la computadora y el dispositivo periferico tengan comunicación. Otra característica es necesario para que ambos puedan entenderse y transmitirse entre ellos los datos requeridos.

Es como en el caso de dos personas, que no hablan el mismo idioma y requieren de un transductor. Así mismo es con la computadora y el dispositivo periférico. La programación nucesaria para esta comunicación se tiene en la HP-85. Sin embargo este trabajo es usualmente dado a la interface.

IV. 2. d Compatibilidad de tiempo.

El hablar y escuchar entre dos personas, es un proceso de relación en que cada una espera su turno, por lo que existe un ensamble en tiempo, o sea que existe un tiempo de espera para hablar y escuchar.

Entre la computadora y su dispositivo perferico existe un rango de operación de velocidad, que es un mecanismo por el cual se tiene la comunicación entre los dos. A este mecanismo se le da el nombre de Handshake. El cual se dio una explicación en el capitulo anterior.

En el siguiente dibujo se muestra un diagrama simplificado del hansushake.

70



Fig. 4.2 Precese del handshake.

Cuando se envia un mensaje cualquiera a traves del servicio postal, se especifica la dirección ante la ofina postal. Lo mismo sucede cuando se quiere comunicación con m dispositivo periferico. La selección de esto periferico se le da el nombre de direcciónamiento.

La HP-95 direcciona al dispositivo periférico a traves del uso de un dispositivo selector, que se encuentra en la déclaración de I/O. Un dispositivo selector es un numero, que es similar a la dirección en una carta postal.

Por lo tanto se tienen dos clases de selector de dispositivo. La HP-88 maneja estas dos, las cuales son:

a) Dispositivo selector.

Es un codigo por el cual la interface se conecta. El numero de código de selección es entre 3 y 10. Este numero identifica a la interface. Cada interface es fijada con su numero de selección desde su fabricación. Por elemplo:

Otros tipos de interface pueden tener otro numero de selección de codigo.

Los conflictos electricos serios surgen cuando se conectan dos interfaces con el mismo codigo de selección. Si sucede esto, es necesario cambiar el numero de cualquiera de las dos interfaces.

Do Numero de dirección.

Si se necesitan utilizar mas de un dispositivo perferico es necesario tener un tipo de selección para cada uno.

El dispositivo selector es un numero de 3 a 4 digitos.

Acontinuación se muestran algunos ejemplo:

*Dispositivo selector de 721, especifica: dispositivo 21 en la enterface 7.

*Dispositivo selector de 301, especifica: dispositivo 01 en la interface 3.

*Dispositivo selector de 1002, especifica: dispositivo 2 en la interface 10.

IV. 3 FORMATOS DE ENTRADA Y SALIDA CIRCO.

Existen situaciones en la se requiere adquirir un dato con alguna característica en especial, como por ejemplo: con un punto

decimal, con dos decimales o quizas tres decimales, con dos digitos de exponente o simplemente una solo linea de numeros.

Hay una gran variedad de razones durante 1/0, en la que se desea un l'ormato para la entrada y salida de estos datos.

El formato enviado o recibido a través de la interface es controlada por el uso de especificaciones de imagenes. Estas especificaciones pueden ser puestas en una instruccion de imagen o ser incluidas directamente en una instruccion de CUTPUT o ENTER.

IV. 3. a. Formato de salida COUTPUTO.

En una imagen de salida, lodas sus características sen controladas, incluyendo espacios, apariencia del campo, l'orma del dato representado y el uso del final de una secuencia. La HP-95 usa una imagen de salida, cuando alguna instruccion de la forma CUTPUT USING es encontrada en alguna parte del programa. Hay dos formas que se puede utilizar esta instruccion, las quales son:

- a. 10 IMAGE (imagen de salida)
 - EO OUTPUT sd USING 10; (lista la salida)
- b. OUTPUT sd USING (imagen de salida);(lista de salida)

He aqui algunos ejemplos que muestran las formas de utilizar. La imagen de salida. 10 1MAGE "Total=", ZZ.D 20 1MAGE 5A, 2X, 17A

BO OUTPUT 4 USING 10;C1,C2,C3

70 OUTPUT 701 USING 20; AS, B\$

ED OUTPUT 9 USING "#, E"; X

90 OUTPUT SE USING "MDDD, DD"; TC10, TC20

100 OUTPUT 710,711 USING 18:NS,A

La forma "sd", son las siglas de selección de dispositivo. El simbolo (imagen de salida), representa la especificación de la imagen. La especificación de imagen puede ser en jorma literal o encerrada por comillas, despues de esto, las variables son separadas por comas.

Para tener una idea de estas específicaciones y la forma en que actuan, acontinuación veremos las diferentes específicaciones para las imagenes.

a) Caracteres de digito.

En este grupo se tienen los que dan forma al numero y determinan los digitos antes y despues del punto decimal, así como el despilegue y/o supresión de ceros, también es posible eliminar o no los exponentes.

- D. Representa un digito a la salida.
- Z Representa un digito a la surida.
- Representa un digito a la salida.
- E Exponente, S caracteres de secuencia: la letra "E", el signo y tres digitos.
- e Eephesenta lo mismo que la letra "E".
- K. El numero de salida esta en forma compacta.

- b) Caracteres de signo.
- S Indica el signo, positivo o negativo.
- M Se indica el signo, solamente al numero negativo.
- c) Caracteres de puntuación.
- . Punto decimal (en America).
- P Coma (en Europa).
- C Coma, separa un grupo de tres digitos.
- P El mismo que "C", pero separa a grupos de digitos (convención Europea).
- d) lmagenes de condición.
- A Espacio en blanco.

"literal" La salida es una literal.

- X Un espacio.
- e) Imagen binaria.
- B Salida binaria de 8 bits.
- W Salida binaria de 16 bits.
- f) lmagen de fin de linea.
- Fin de una linea de secuencia.
- Suprime el fin de una linea de secuencia.

 Frecuentemente usado como una imagen binaria,

 proviniente de un dispositivo, intepretando el fin de

 linea como datos binarios.

1V. 3. b Formato de entrada CENTERO.

Para el formato de la instruccion ENTER, existen también dos formas, como la del formato DUTPUT.

- a. 10 IMAGE (imagen de entrada)
 - 20 ENTER sd USING 10: (lista de entrada)
- b. ENTER sd USING (imagen de entrada); (lista de entrada)

He aqui algunos ejemplos:

- 10 IMAGE SCALK 20 IMAGE SD.2X.3De
- ·
- BO ENTER 4 USING 10; AS, BS, X
- 70 ENTER 711 USING 20; I.J
- BO ENTER 9 USING "#,B"; AC10, AC20
- 90 ENTER 82 USING "%, 8A, /, K"; Q#, P\$
- 100 ENTER 712 USING 15,NS.A

Para el formato ENTER, las definiciones de sd. (imagen de entrada) y (lista de entrada) son identicas que las del formato CUTPUT.

Acontinuación daremos una imagen adicional para el formato de ENTER.

Imagen de datos.

La especificación de imagen en estos grupos son usados para decir a la computadora que hacer con el dato de entrada. La selección básica son:

- Uso de caracteres para construir una variable numerica.
- · Entrada de una variable.
- · Entrada de bits como valor binario.
- · Salto de un número de caracteres.

Las siguientes especificaciones de image numerica, imagen de condición, imagen binaria y caracteres de salto son identicas que el formato OUTPUT.

El simbolo de "#", se utiliza para eliminar un line-feed al terminar una instrucción ENTER.

IV. 4 INSTRUCCION TRANSFER.

Esta instrucción es muy poderosa, ya que permite transmitir a una velocidad mayor que OUTPUT y ENTER.

La instrucción ENTER implica una relación con otra instrucción llamda: IOBUFFER, o buffer de entrada y salida. Un buffer es una sección de memoria, de lectura/escritura, que se utiliza para el proposito de un dato guardado. También se utiliza para adquirir cualquier dato de entrada y/o salida por medio de una instrucción TRANSFER. El buffer es el que está en contacto con el dispositivo periférico.

En la figura siguinte se muestra la relación del buffer contransfer, conversion de tablas y variables.


Cualquier operación de TRANSFER require un IODUFFER. Este IOBUFFER necesita una variable dimensionada y adecuada al tamaño. Por ejemplo: si tenemos una variable de entrada de 2000 datos, necesitamos un buffer con una variable de 2008.

CO0030A, (800518A MIG OI

20 LOBUFFER AS

Las ocho localidades extras de memoria son utilizadas por el ICRUPFEP.

ENTER 28 USING 20 (AS(X), 1, 1, 2



ENTER 28 USING 20: A(1).X.8\$

Fig. 4.3 Relación del IOBUFFER con TRANSFER.

IV. 5 DIAGRAMA DE FLUJO.

Para la adquisición de datos, se utilizó primero un pequeño programa para adquirirlos, sin dibujarlos ni graficarlos. El diagrama de este programa es el siguiente:




Fig. 4.4 Diágrama de Ilujo del programa original.

El programa es el que acontinuación se muestra.

- 10 DIM Z\$[16],Z(8)
- 20 LOBUFFER ZS
- 30 TRANSFER 711 TO ZS FHS
- 40 FOR I=1 TO 8
- SO ENTER 28 USING "#, B"; ZCID
- BO DISP ZCID *5/255.
- 70 NEXT I
- 90 GO TO 20
- SO END

Con el anterior programa se obtuvieron los siguientes datos. Fijando un canal a O volts y el otro a 5 volts.

0 5 5 5		000
0 5 5 5		0 0 0
9 5 5 5		0 0 0
9 5 5 5		0 0 0 0
e 5 5 5		999
0 5 5 5		999
		ବ୍ରପ୍ତର ଜନ୍ମତ୍ର ବ୍ରହ୍ମ ନ୍ଦ୍ରତ୍ର
0 5 5 6		0 0 0
0555	. !	000

En el programa final se realizarón ciertas modificaciones. Las cuales consistieron en:

- 1. Eliminar en cada grupo de ocho datos, los dos primeros.
- Realizar el programa para el despliegue de dos tipos de datos, "Y" para la primera ilera de datos y "X" para la segunda ilera, tambien de datos.

- Programa para el cuadriculado de la pantalla, representando a los dos ejes, "X" y" Y".
- El programa correspondiente es el que acontinuación se muestra.

```
10 : PRIGRAMA DEL SENSOR PASO P
      OR PASO
 20 CLEAR
30 DISP "ESCOGE LA ESCALA QUE"
40 DISP "DESEAS"
 50 DISP
 60 DISP "EN X:DE":@ INPUT A@ DI
SP "A":@ INPUT B
70 DISP "EN Y:DE":@ INPUT C@ DI
 SP 'A": E INPUT D
80 DISF "DIVISIONES EN EL EJE X
           & INPUT E
             "DIVISIONES EN EL EJE Y
          @ IMPUT F
100 GCLEAR
 110
      SCALE A,B,C,D
120
      FOR L=A TO B STEP E
130
      YAXIS I @ NEXT I
FOR J=C TO D STEP F
149
      XAXIS J & NEXT J
150
160
      LDIR 44
      FOR K=A TO B STEP E
179
180 NOVE KIC & LABEL VALSCK)
190
      HEXT K
200 FOR L=C TO B STEP F
210 MOVE A.L & LABEL VALT(L)
220 HEXT L
230
      BEEP
     I ADMUSSICION DE DATOS
DIM Z#C163,Z(8)
MOVE 3.0
1080FFER Z$
IRANSFER 711 TO Z# FHS
240
250
260
270
280
      FOR H=1 TO 8
ENTER 2$ USING "#, B" ; 2(H)
290
300
310 HEXT H
320 X=(3(4)+2(6)+2(8))/3
330 Y=(2(3)+2(5)+2(7))/3
340 DRAM // $5/255, Y#5/255
350 G0T0 280
360 END
```

Notese que se suprimieron los dos primeros datos obtenidos.

Por lo que para el valor de "X", se tomaron los datos de 2040,

2080 y 2080, Para "Y" se tomaron: 2030, 2050 y 2070.

CONCLUSIONES

El Perfilómetro o Sensor de Microdesplazamientos, ayudara a conocer la forma del perfil que presentan las pinturas de Película Gruesa, de los Circuitos Híbridos.

El perfil encontrado, será proporcional al desplazamiento que sufra el nucleo del sensor con respecto a la ganancia que se tenga del voltaje obtenido, de dicho desplazamiento.

Este sistema de medición no solamente es aplicable para el estudio de los circuitos hibridos, si no también, es una herrramienta para el estudio de los perfiles microscopicos que se deseen conocer en qualquier rama de la ciencia. Dende existan mediciones de microdesplazamientos, ahi estara el trabajo para el sensor de microdesplazamientos.

APENDICE: A

En este apendice, mostraremos una parte de los resultados obtenidos por el sensor de microdesplazamientos. Hay que hacer notar que la sensibilidad obtenida al final de la etapa de diseño del sensor, fue de aproximadamente 19 mV/um.

Para obtener los siguientes dibujos, se realizo una modificación al programa de software, esta modificación consistió en eliminar un canal, el "X", y en lugar de este se utilizó un contador, simulado por el propio software. A cada dato del canal "Y" que se adquiria, se le asignaba un número y se graficaba.

Acontinuación se dan dos ejemplos del pérfil, tomados de un arreglo de capas de diurex sobre un placa de cristal. El arreglo de estos diurex se muestra en la figura A-1.

El grueso de cada placa de diurex es de aproximadamente de BGum.



Fig. A-1 Arraglo de los divrex sobre la placa de cristal

microdesplazamiento son los siguientes:




Fig. A-2

APENDICE B

En esta parte se muestran los diagramas de los circuitos de los impresos de: la parte del sensor y la parte de adquisición de datos. También se muestra en un dibujo la parte rísica del sensor y de la forma en que se tomaron las lecturas sobre la superficie antes mencionada.




Fig. 8-1 Appacte fisice del sensor.

LISTA DE COMPONENTES DEL SENSOR.

GENERADOR DE FUNCIONES.

C. I	1.3 XR2208	AMPLIFICATORES OPERACIONALES (4). MULTIPLICATOR CON AMPLIFICATOR OPERACIONAL. AMPLIFICATOR OPERACIONAL.
C2	1.5 m°. 0.022 μ°. 0.01 μ°. 6.8 m°.	C7 470 μf.
		$P1 = P2 = P3 = P4 = P5 = P6 = 10 k\Omega$.
RB R7 RB	1 MO. 2.2 kO. 59 kO. 5.5 kO. 58 kO. 1.2 kO. 12 kO.	R10 40 kΩ R19 10 kΩ R11 33 kΩ R20 8.8 kΩ R12 33 kΩ R21 330 Ω R19 10 kΩ R22 15 kΩ R14 33 kΩ R25 68 kΩ R15 33 kΩ R26 33 kΩ R16 10 kΩ R25 33 kΩ R17 10 kΩ R25 1 kΩ R19 51 Ω R27 1 MΩ
	L	STA DE COMPONENTES DE LA PARTE DIGITAL.
C. I C. I C. I	I. 3 MC1 4538 I. 4 SN74LS19 I. 5 SN74LS08	COMPUERTAS INVERSORAS. CIRCUITO MONCESTABLE. CONTADOR DE 0-15, HACIA ARRIBA Y HACIA ABAJO. COMPUERTA AND. BUFFERS INVERSORES DE TRES ESTADOS.

FODAS LAS RESISTENCIAS SON A 1/2W DE POTENCIA.

R20-R36

C1 2.7 Mf. C2 0.22 μ f. C4 = C5 = C6 = C7 = C8 = C9 0.1 μ f.

10 kΩ.

P1 = P2

51 Ω.


180 kD.


P:1


R2

3. 3 kO.


6. 8 kD.








1x checkpist 2 Aug 1989 16:59:56 SENSOR vi.2 r3 holes: 151 solder side



ix checkplot 2 Aug 1989 17:01:30 SENSOR v1.2 r3 holes: 151 component side approximate size: 4.70 by 2.20 inches




2 Aug 1989 17:02:22

SENSOR v1.2 r3 holes: 151 silkscreen approximate size: 4.70 bv 2.20 inches


ix checkplat



11% checkplot 2 Aug 1989 17:05:30 TX DATO5 vi.2 r3 holes: 250 solder side approximate size: 7.15 by 3.15 inches



1X checkplot 2 Aug 1989 17:08:01 TX DAYOS vi.2 r3 holes: 250 component side approximate size: 7.15 by 3.15 inches



1% checkolot Tx DATOS vi.2 r5 holes:

2 Aug 1989

	स्थलका स्टब्स	a e	F. 1 +	197 1	\$1,50\$	3. - -		i.e			A 2 1	
	2	***	- 1.50	Jen er	3 3		4i	*			2	
E 1 ::	# e		1 1 4 4	o in	<u> </u>		Ä.	in M M	**************************************	1	i	
		th \$	- स्वा <u>-</u>] ==	STRE		31 31	983	79 72	14 16 12	65 Vi 66	
(s4:44).							 	74 12	r X	21 21	igi A	
			1 2	. (5 FIS)	Pik € · .	.6.1	••;	9.0	13)		600	


Timing Circuits

XR-2556 DUAL TIMING CIRCUIT

The XR-256 dual timing circui contains two independent 55-yays inners on a inject monolities chip. Each timers on a single monolities chip. Each timer section is a highly stable controller capable of producing accurate in gladys or oscillations. Each timer has timer beat independent output and control terminals and can be used for incontrol of a stable perpendiction.

The XI-2556 may be triggered or reset on falling wavetorms, and each output can source or stike up to 200 An of lined carrent, or drive DTL and TTL directis. The matching and competitive tracking characteristics of the two timer sections of the XR-2556 are superior to those available from timers in senarate markages.

FUNCTIONAL BLOCK DIAGRAM



FEATURES

Renbaset Too 555-Type Hinter: ITL Compatible Panonis (God. - Pin 7, Vr.C. - Pin 14) Tunnar from Microseconds Turough Hours E. celent Matching Between Timer Sections Forerace in Buth Monostable and Attable Modes Buth Carrent Drive Capibility (200 mA each output) Til. and DTL Compatible Outputs Mistable Dury Cycle Emperature Stability of 0.00597°C

APPLICATIONS

Precision Timing Pulse Generation Sequential Timins Pulse Shaping Time Delay Generation

Missing-Palse Detection Pulse-Walth Modulation Frequency Division Clock Synchronization Pulse-Passition Modulation


ORDER INFORMATION

Package	Operating Tengerature
Ceramic	55"C to +125 C
Countries	310 pa + 75 °C
Plastic	6/C to +75 C
	Ceramie Ceramie

Multipliers and Moduletors

XR-2208 OPERATIONAL MULTIPLIER

The NR-2208 operational multipuer committee a fourquadrant analog multipuer to modulation, clock tree way, buffer ampulier and an operational ampillar in a momenillate circuit that is ideally stated for both analog committion and communications upoal processing aspectation. The multiplicit officer ampillar combination extends to small upon 3 dB bandwidth to NIIIz and the transconding tame bandwidth to 100 MID.



FEATURES

Maximum Versatility
Independent Multiplier, Op Amp and harter
Excellent Linearity (0.37), twical)

Wide Bandwidth

3 dB Bandwidth | 8 MHz (voice)

3º Phase Shift Bandwidth 1,2 MHz typical Transconductance Bandwidth 106 Mile weekling

Simplified Offset Adjournments Wide Supply Voltage Range (24,5 V to 216V)

APPLICATIONS

Analog Commutation Malindication Malindication Malindication Malindication Transcription Transcripti

Synchronous AM Detection ORDER INFORMATION

Part Number Package Oneming Learnerment

i arr .vomoci	· aca.,c	Operating retriperation
XR-2208M	Ceramie	-55°C to +125°C
XR-2208N	Ceramic	ú C to +7₹ C
NR-2208P	Plastic	0°C (a+75 €
XR-2265 CN	Ceranice	O C pa +76 C ′
XR-2268CP	Plante	977 - 1541

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

SNS THEX BUS ORIVERS 366 INVERTED 3 STATE OUTPUTS GATED ENABLE INPUTS SNS	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
SNS HEX BUS DRIVERS 366 INVERTED 35TATE OUTPUTS GATED ENABLE INPUTS SOR DATE 6-36 SNS	4LE385A (J. W) SN74LE365A (J. N)
See page 6-36 SANS	~ [시 [시 [시 []
SME	
The Company of the Co	4368A (J, W) SN74368A (J, N) 4L8368A (J, W) SN74L8368A (J, N)
367 HONINVERTED J STATE DUTPUTS ORGANIZED TO FACILITATE HANDLING OF 4-BIT DATA	
	387A (J, W) 5N74387A (J, N) LS387A (J, W) 5N7418387A (J, N)
HEX TIUS DRIVERS - THE STATE OUTPUTS ORGANIZED TO FACILITATE HANDLING OF 4-BIT DATA	
See page 8-36 Ships	

TEXAS INSTRUMENTS

XR-8038

Precision Waveform Generator

GENERAL DESCRIPTION

The XR-8038 is a precision waveform generator IC capable of producing sine, square, triangular, sawtooth and pulse waveforms with a minimum number of external components and adjustments. Its operating frequency can be selected over nine decades of frequency, from 0.001 Hz to 1 MHz, by the choice of external RC components. The frequency of callstino in highly stable over a wide range of temperature and supply voltage changes. The frequency control, sweep and modulation can be accomplished with an external control voltage, without effecting the quality of the output waveforms. Each of the three basic waveforms, i.e. sinewave, triangle and to yourse wave outputs are available simultaneously, from independent output terminals.

The XR-8018 monolithic waveform generator uses advanced processing technology and Schottky-barrier diodes to enhance us frequency performance. It can be readily interfaced with a monolithic phase-detector circuit, such as the XR-2208, to form stable phase-docked loop circuits.


FEATURES

Direct Replacement for Intersil 8038
Low Frequency Drift-50 ppm/°C Max.
Simultaneous Sine, Triangle and Square-Wave Outputs
Low Distortion -TIID ≃ 1%
High FM-and Trlangle Linearity
Wide Frequency Range - 0.001 Hz to I MHz
Variable Duty Cycle - 2% to 98%

APPLICATIONS

Precision Waveform Generation Sine, Triangle, Square, Pulse Sweep and FM Generation
Tone Generation Instrumentation and Test Equipment Design
Precision PLL Design

PACKAGE INFORMATION




ABSOLUTE MAXIMUM RATINGS

•	
Power Supply	36V
Power Dissipation (package finitation)	
- Ceramic package	750 mW
Derate above +25°C	6.0 mW/°C
Plastic package	625 mW
. Derate above +25°C	5 inW/°C
Storage Temperature Range	-65°C to +150°C

AVAILABLE TYPES

Part Number	Package	Operating Temperatur
XR-8038M	Ceramic	-55°C to +125°C
XR-8038N	Ceramic	0°C to +75°C
XR-8038P	Plastic	0°C to +75°C
XR-8038CN	Ceramic	0°C to +75°C
XR-8038CP	Plastic	0°C to +75°C

FUNCTIONAL BLOCK DIAGRAM



ELECTRICAL CHARACTERISTICS
Test Conditions: $V_3 = 25V$ to 215V, $T_A = 25^{\circ}C$, $R_L = 1$ M Ω , $R_A = R_B = 10k\Omega$, $C_1 = 3300$ pF, S_1 closed, unless otherwise specified. See Test Circuit of Figure 1.

CHARACTERISTICS	XR-80	38M/XF	1.8038	>	R-8038	<u>. </u>	UNITS	CONDITIONS	
CHARACIERISTICS	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	DNIIS	CONDITIONS	
GENERAL CHARACTERISTICS /									
Supply Voltage, V ₅	$\overline{}$								
Single Supply	10	i 1	30	10	i i	30	v	1	
Dual Supplies	±5		±15	±5	1	±15	٧		
Supply Current	<u> </u>	12_	15	L	12	20	mA	V = ±10V. See Note 1.	
FREQUENCY CHARACTERISTICS (Measured at Pin 9)									
Range of Adjustment									
Max. Operating Frequency	1	(ı	1	i	-1	ì	MHz	R _A = R _B = 500Ω, C ₁ = 0,	
	į.	j] .	ì	ļ	1	l '	RL = 15 kΩ	
Lowest Practical Frequency	1	100,0		ŀ	100,0	[Hz !	RA = RB = 1 MS1, C1 = 500 #F	
Max. FM Sweep Frequency	ł .	100		ł	100	Į	kliz		
FM Sweep Range	ì	1000:1	ļ	l	1000:1		i	St Open. See Notes 2 and 3.	
FM Linearity	1	0.1	i	1	0.2	ì	76	S Open. See Note 3.	
Range of Timing Resistors	0.5	j	1000	0.5	1	1000	kΩ	Values of RA and RB.	
Temperature Stability	i .	1	١	{	ĺ	(-	
XR-8038M)	20	50	-	-		ppm/°C		
XR-8038 XR-8038C	1	50	100	-	1 =	-	ppm/°C	i	
Power Supply Stability	-	0.05	} -	}	0.05	}	ppm/°C	See Note 4.	
	.—_	0.03	<u> </u>	<u> </u>	0.03	ــــــــــــــــــــــــــــــــــــــ	76/ V	See Note 4.	
OUTPUT CHARACTERISTICS Square-Wave		,			,				
Amplitude		1	j	0.9	1	Į.	l	Measured at Pin 9.	
Saturation Voltage	0.9	0.98	١.,	0.9	0.98	۱	x Vs	RL=100 kΩ	
Rise Time	ł	100	0,4	l	100	0.5		Isink = 2 mA	
Fall Time	1	100		1	40	1	nsec	RL = 4.7 kΩ	
Duly Cycle Adj.	1 2	1 40	98	2	1 40	98	nsec es	RL = 4.7 kΩ	
Triangle/Sawtooth/Ramp	 -	}	 78 -	 		+	┼╩─	Measured at Pin 3.	
Amplitude	0.3	223	i	0.3	0.33	ĺ	xv.	Rr = 100 ks2	
Linearity	1 0.3	0.05	1	0.3	0.33	1	X V 3	LE - 100 K21	
Output Impedance	1	200	l	l	200	1	1 "	lout = 5 mA	
	1		 -	1	+	 	 		
Sine-Wave Amplitude	0.2	0.22)	0,2	0.22	1	x V ₁	RL = 100 kΩ	
Unadjusted	1	0.7	١	1	0.8	1	98	P. a LMD San Nation	
Adjusted	ì	0.7	1.5	l	0.5	, ,	1 %	RL = 1 MΩ. See Note 5.	
- Aujusteu	_! _	1 0.3	<u> </u>	i	1 0.5	1	<u> </u>	RL * 1 MΩ	

Note 1: Currents through RA and RB not included.

Note 2: V₅ = 20V, f = 10 kHz, RA = RB = 10kΩ.

Note 3: Apply sweep voltage at Pin 8. $(2/3 \ V_s + 2V) \le V_s$ weep $\le V_s$ Note 4: $10V \le V_s \le 30V$ or $\pm 5V \le V_s \le \pm 15V$.

Note 5: 81 kn resistor connected between Pins 11 and 12.






Figure 1. Generalized Ten Circuit.


CHARACTERISTIC CURVES



Supply Voltage Power Dissipation vs. Supply Voltage



supply Voltage Frequency Drift vs. Power Supply



Sinewave THD vs. Frequency

WAVEFORM ADJUSTMENT

The symmetry of all waveforms can be adjusted with the external timing resistors. Two possible ways to accomplish this are shown in Figure 2. Best results are obtained by keeping the timing resistors RA, and RQ separate (a.). RA, controles the rising portion of the triangle and sine-wave and the "Low" state of the source wave.

The magnitude of the triangle waveform is set at 1/3 VCC; therefore, the duration of the rising portion of the triangle is:

$$t_1 = \frac{C \times V}{1} = \frac{C \times 1/3 \times V_{CC} \times R_A}{1/5 \times V_{CC}} = \frac{5}{3} R_A \times C$$

The duration of the falling portion of the triangle and the sinewave, and the "High" state of the square-wave is:

$$t_{2} = \frac{C \times V}{1} = \frac{C \times 1/3 \text{ VCC}}{\frac{2}{5} \times \frac{\text{VCC}}{R_{B}} - \frac{1}{5} \times \frac{\text{VCC}}{R_{A}}} = \frac{5}{3} \times \frac{R_{A} R_{B} C}{2R_{A} - R_{B}}$$

Thus a 50% duty cycle is achieved when RA = RB.

If the duty-cycle is to be varied over a small range about 50% only, the connection shown in Figure 2b is slightly more convenient. If no adjustment of the duty cycle is desired, terminals

4 and 5 can be shorted together, as shown in Figure 2c. This connection, however, carries an inherently larger variation of the duty-cycle.

With two separate timing resistors, the frequency is given by

$$f = \frac{1}{t_1 + t_2} = \frac{1}{\frac{5}{3} R_A C \left(1 + \frac{R_B}{2R_A - R_B} \right)}$$
or, if $R_A = R_B = R$

If a single timing resistor is used (Figures 2b and c), the frequency is

The frequency of oscillation is independent of supply voltage, even though none of the voltages are regulated insule the innergrated circuit. This is due to the fact that both currents and thresholds are direct, linear function of the supply voltage and thus their effects cancel.




Figure 2. Possible Connections for the External Timing Resistors.

DISTORTION ADJUSTMENT

To minimize sine-wave distortion the 81 k Ω resistor between pinn 11 and 12 is best made a variable one. With this arrangement distortion of less than 15% is achievable. To reduce this even further, two potentiometers can be connected as shown in Figure 3. This configuration allows a reduction of sine-wave distortion close to 0.5%.




Figure 3. Connection to Achieve Minimum Sine-Wave Distortion.

SELECTING TIMING COMPONENTS

For any given output frequency, there is a wide range of RC combinations that will work. However certain contraints are placed upon the magnitude of the charging current for optimum performance. At the low end, currents of less than 0.1 pd. are undestrable because circuit feakages will contribute significant errors at high temperatures. At higher currents (1 > 5 mA), transition betas and saturation voltages will contribute increasingly larger errors. Optimum performance will be obtained for charging currents of 1 µ to 1 mA. If pins 7 and 8 are shorted together the magnitude of the charging current due to RA can be calculated from

$$T = \frac{R_1 \times V_{CC}}{(R_1 + R_2)} \times \frac{1}{R_A} = \frac{V_{CC}}{5R_A}$$

A similar calculation holds for Rp.

SINGLE-SUPPLY AND SPLIT-SUPPLY OPERATION

The waveform generator can be operated either from a single power-supply (10 to 30 Volts) or a dual power-supply (25 to 215 Volts). With a single power-supply the average levels of the titangle and sine-wave are at exactly one-half of the supply voltage, while the square-wave alternates between 4°CC2 and ground. A split power supply has the advantage that all waveforms move symmetrically about ground.

The square-wave output is not committed. A load resistor can be connected to a different power-supply, as long as the applied voltage remains within the breakdown capability of the wave-form generator (30V). In this way, the square-wave output will be TTL compatible (load resistor connected to >5 Volts) while the waveform generator itself is powered from a higher supply voltage.

FREQUENCY MODULATION AND SWEEP

The frequency of the waveform generator is a direct function of the DC voltage at terminal 8 (measured from +VCC). By altering this voltage, frequency modulation is performed.

For small deviations (e.g. ±10%) the modulating signal can be applied directly to pin B by merely providing a coupling with a capacilor, as shown in Figure 4a. An external resistor between pin 7 and 8 is not necessary, but it can be used to increasing time standards, without it (i.e. terminals 7 and 8 connet together), the input impedance is $8k\Omega$; with it, this impedincessars to $R+8k\Omega$.

For larger FM deviations or for frequency sweeping, the modulating signal is applied between the positive supply voltage and pin 8 (Figure 4b), in this way the entire bias for the current sources is created by the modulating signal and a very large (e.g., 1000-1) sweep range is obtained if = 0 at Vsweep = 0). Care must be taken, however, to regulate the supply voltage; in this configuration the charge current is no longer a function of the supply voltage (yet the trigger thresholds still are) and thus the frequency becomes dependent on the supply voltage. The potential on Pin 8 may be swept from VCC to 2/3 VCC + 2V.




Figure 4. Connections for Frequency Modulation (a) and Sweep (b).

A to D. D to A

ADC0808, ADC0809 8-Bit "P Compatible A/D Converters With 8-Channel Multiplexer

General Description


The ADCORDE, ADCORD9 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, #-channel multiplexer and microprocessor compatible control logic. The 8 bit A/D converter uses succossive anniquemation as the conversion technique. The converter leatures a high impegance chopper stabilited comparator, a 256H voltage devider with analog switch free and a successive approximation register. The 8 channel

multiplear can directly access any of 8 single-enged analog signals The genice eliminates the need for external zero and fullscale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multipleser address inputs and laiched TTL TRI-STATE* outputs.

The design of the ADCORGS ADCORGS has been optimized by incorporating the most desirable aspects of several A/D consession techniques The ADC0808, ADC0809 of fers high speed, high accuracy, minimal temperature paparatance excessed imposers accuracy and repeatable lity and consumes minimal power These features make This device idealty surfed to applications from process and machine control to consumer and automotive applica tions. For 10-channel multiplexer with common output isample/hold porti sea ADC0818 data sheet: (See AN-247 for more information.

Features

- Resolution -- 8 bits @ Total unadjusted error - 1/2 L58 and 1 1 LSB
- No missing codes Conversion time - 100 at
- Single supply 5 Voc
- Coperates ratiometrically or with 5 Voc or analog span Adjusted voltage reference
- # & channel multiplierer with latened control look B fasy interface to all microprocessors or operates
- "stand sions" Outputs meet I'L voltage level specifications # DV to 5V analog input voltage range with single 5V
- Mo zero or full scale adjust required
- Standard hermetic or molded 28 pm DIP peckage B Temperature range -40°C to +85°C or -55°C to
- Low power consumption 15 mW # Lateried TRI STATE® output



Absolute Maximum Ratings (Notes Land 2)

. Lagranting of Page 19 and the Second Sec species (Any P.A Second Control Industr MINES OF CARDE ALE ADDA AND B AND CA -03410-134 gurige Temperature Rende Participation of the 23°C -- Aleman state (honorma librar and)

Operating Ratings (Notes 1 and 2)

Temperature françaisment III ADCININGS ADCOMMICE / ADCOM -40°C + 14 + +85°C Bancast Vacations 11 ** YOC HERYDO

Fiectrical Characteristics

Comerter Specifications: VCC = 5 VCC = VREFIL, Value = GND, Twee STAS Twee and folk = 640 kHz was cingranae stalect

	Parameter	Conditions	Min	170	Mos	Unit	
_	ADC0808					_	
	Total Unadjusted Enter	33.C	i		± 1/2	LSB	
	(Note 5)	Tann to Take	•	1	134	LSB	
	ADC0809		1	l	1	ı	
	Total Unadjusted Error	0°C to 70°C	1	}	1 . 1	LSB	
	(No195)	Tana to Tarke	- 1	1	z 1 1/4	LSB	
	Input Resistance	From Rel(+) to Rel(-)	1.0	25	1	ku	
	Analog Input Vollage Range	(Note 4) V(+) of V(-)	GND-0.10	1	Vcc+0.10	Voc	
Vactor	Voltage, Top of Ladder	Measured at Ref(+)		Vcc	Vcc+0.1	ν	
3 Amu-1+Autu-1	Voltage, Center of Ladder		V _{CC} /2+01	V _{CC} /2	VCC/2 - D 1	v	
Vage_	Voltage, Bottom of Ladder	Measured at Rel(-)	-01	٥	1 1	v	
	Comparator Input Current	1, = 640 kHz, (Note 6)	-2	a 0.5	1 2		

Electrical Characteristics

Digital Lavels and DC Specifications: ADC0808CJ 4 5V x V_{CC} ≤ 5 5V, − 55°C ≤ T_d ≤ + 125°C unless otherwise noted ADCORDECUL ADCORDECCH, and ADCORDECCH 4 15 x V CC x 5 25V, - 40°C x TAx + 85°C unless otherwise noted

Parameter		ameter Conditions Min Typ						
ANALOG MU	ILTIPLEXER							
		V _{CC} = 5V, V _{IN} = 5V, T ₂ = 25°C Tun, 10 Tun;		10	200 10	na A.		
loss,.,	OFF Channel Leakage Cutrem	V _{CC} = 5V, V _M = 0, T _a = 25°C T _{M-N} 10 T _{MAX}	- 200 - 10	- 10		na na		
CONTROLIN	PUTS					*		
hants.	Logical "1" Input Voltage		Vec-1.5	T	T	v		
-	Logical O Input Voltage		i		1.5	v		
•••	Logical "1" Input Current (The Control Inputs)	V ₁₀ = 15V		ĺ	10	-^		
احد	Logical "0" Input Current (The Control Inputs)	V _{aq} = 0	- 1.0			-^		
te.	Supply Current	1ca = 640 +H2	1 1	0.0	30	l ma		

A service and the services

ADC080

ADC0808,

	Parameter	Genditions	Min Typ Max			
DATA OUT	PUTS AND EOC INTERRUPT)					_
Voutin	Logica: "1" Dulput Voitage	to = - 360 ,A	Vcc-04			
Vouse	Logical · C · Output Voilage	10+16 mA	1	(0 45	١.
Young	Log-cal "0" Dulpul Voltage EDC	10=1.2 mA		ł	0.45	١,
loui	TRI STATE! Output Current	Vo.5V Vo.0	-3		3	

Electrical Characteristics

Timber 6 - self-control of the U.S. of the

Symbol	Parameter	Min	Typ	Mat	UM	
Lwa .	Minimum Start Puise Width	(Figure 5)		100	200	-
Imace	Minimum ALE Pulse Width	(Figure 5)	l	100	200	F.5
١,	Minimum Address Set-Up Time	(Figure 5)	ĺ	25	50	
L _e	Minenum Addiess Hold Time	(Figure 5)	ì	25	50	F4.
10	Analog MUX Delay Time From ALE	Rs = DG (Figure 5)	l	١,	25	
Int. Inc	OE Control to O Logic State	C, a 50 pF. R, = 10a (Figure 8)	(125	250	٠,
ton ton	OE Control to HIZ	C _L = 10 pF, R _L = 10k (Figure 8)	ł	125	250	P4
l _e	Conversion Time	1c = 645 kHz, (Figure 5) [Note 7]	90	100	116	
1.	Clock Frequency	ļ	10	640	1280	100
110G	EOC Delay Time	(Figure 5)	•		8 + 2 + 2	Creat Per st
Cssq	Input Capacitance	At Control Inputs	1	10	15	r.
Cout	TRI STATE* Output	AI TRI STATE* Outputs. (Note 12)	}	10	15	"

- Hotel 1: Absorptio maximum facings are those series become usual the His of the during may be impaired
- have 2. Advantages are measured authorized to GaD secrets absenues appointed
- Hate 5 A James grade busing internetty from Tare to GND and near a track of presendant religion of 7 Tare

- New 2 is the report to the common year to get the department of the common of the comm
- Hoth & Contage blow local current is a bigg surron use or act of the Engine Stabilized congerator. The bigg current strips surrotte with class a property as filled a congerator of the bigg current strips and congerator.
- Note ?. The pulpuls of the data register are appealed and chain cycle patters the many seas of EQC

anctional Description

estipleser. The device contains an B-channel singlepost the input states for the address times to select any eannel. The address is talened into the decoder on the m to nigh transition of the address latch enable signal.

SELECTED	ADD	RESS	LINE	
ANALOG CHANNEL	C		A	
IND	1.	L	L	ı
1985	1 "	L	۱ ۳ ا	
1742	1 4	۱ -	(- 1	ı
1113	1.	н	H .	l
IN4	ļ H	١.	L	
1845	н	L	н	1
INE	H	H		ĺ
1747	1 14	· •	н.	ł

MINUTERIER CHARACTERISTICS

De Contractor

The heart of this single chip data acquisition system is its Boil analog to-digital converter The converter is designed ID give tast, accurate, and repeatable conversions over a wide lange of temperatures. The conventer is partitioned into 3 major sections: the 256R ladder network, the succassive approximation register, and the comparator The Converter's didn'ts outputs are positive true

The 256R ladger network approach (Figure 1) was chosen over the conventional RIZR ledder because of its innerent monotonicity, which guarantees no mussing digital codes Monotonicity is particularly important in closed loop feed hare control systems. A non-monotonic relationship can Dack control systems. A non-monitorist selection of the cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause

load variations on the reference voltage The police resistor and the top resistor of the lander network in Figure 1 are not the same value as the resistors causes the output characteristic to be symmetrical with the tero and but scale points of the transfer curve. The first output transition occurs when the englog some has reached + 1/2 LSB and succeeding butput transitions occur avery 1 LSB later up to full-scale

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-tierations are required for an n-bit convetter Figure 2 shows a typical example of a 3 bit con-verter. In the ADCOROR, ADCOROR, the approximation technique is extended to 8 bits using the 256H network




FIGURE 1. Resietor Ledder and Switch Tree

Functional Description (Continued)

The AID convener's aucressive approximation replacer (SAR) is read on the postine edge of the stan conversion (SC) purse. The conversion is begun on the fathing edge of the stan conversion purse. A conversion process will be interrupted by Jacopt of a new start consession purse. Continuous conversion may be accomplished by fring the end of conversion (EOC) output to the SC input. If used in and of some sign (ECA) output to the bG input, if used in this mode, an external start conversion bulse should be applied after power up. End of conversion will go raw be-tween 0 and 8 clock pulses after the rising edge of start

The most important section of the A/D converter is the comparator, it is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence only. comparison units which has the greatest minemate ching teperator provides the most effective method of salitate; all the committee leguisments.

The chopper stabilized comparator converts the DD inc. arginal into an AC arginal. This arginal is then led through high gain AC amplifier and has the DC least restored to. technique firmits the dult component of the amplifier and technique intité the ann component or the abjunter set the antit is a DC component which is not passed by the t amplifier. This makes the entire A/D conveiler extenses insensitive to temperature, long-term drift and input only

Figure 4 shows a typical error curve for the ADCobit of measured using the procedures outlined in AN-179

PERFECT CONSTRUCTOR








FIGURE 2. 3-Bit AID Transler Cures


FIGURE 2. 3 Bit AID Absolute Accuracy Curve



FIGURE 4. Typical Error Curso



mnection Diagram



65




FIGURE & Competetor I to Va Van (Vcc = Valy = 5V)



FIGURE 7. Multipleser Romae V_{IM}

TRI-STATE® Test Circuits and Timing Diagrams



Applications Information

. a matiometric Consersion

the ADC0606, ADC0600 is designed as a complete Data apparation System (DAS) for rationalize convention primes, in fallometric systems, the physical variable is geneabured is expressed as a percentage of full scale yours into it excessing related to an absorbing standard by others and recessing related to an absorbing standard by others and the property of the position.

V₂ = Zero voltage
V₃ = Zero voltage
D₃ = Data point being measured
D₄₆₅ = Masimom data fimit
D₄₆₅ = Minimum data timit

good semble of a Hibonatiric trenducer is a potenporter used as a popilino sersor. The position of the -ever a strettly proportional to the dubby voiting entern author of the Trium and the Trium and the Consistence of the Trium and the Trium and the Contract of end and coal for many applications. A major sharings of the ADCOSOS, ADCOSOS is that the input end of the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the Trium and the position of the Trium and the Trium and the Trium and the Trium and the position of the Trium and the Triu Ratiomatic transducers such a potentiomater, stimpuges, thermitor bringop, present transducers, etc. are suitable for measuring proportional relationarity, however, many facts of measuranth must be related measured as a system reference and it be used which related to the fall scare ordings to the transduction of for example, $V_{QS} = V_{QS} = 0.31 V$, mentified in the case angle of invocation $V_{QS} = 0.31 V$, mentified in the case angle of invocation $V_{QS} = 0.31 V$, mentified in the case angle of invocation $V_{QS} = 0.31 V$, mentified in the case angle of invocation $V_{QS} = 0.31 V$, mentified in the case angle of invocation $V_{QS} = 0.31 V$, mentified in $V_{QS} = 0.31 V$, mentifie

2.0 Resistor Ledder Limitations

The vorlages from the resistor tables are compared to the selected input 8 times in a conversion. These voltages are coupled to the comparation was an among selection seen coupled to the comparation was an among selection seen and bottom of the ladder must be controlled to maintain proper operation.

The 100 of the ledder, Reft + 1 should not be more positive. Intending hospitally, and the bottom of the ledder, Reft + 1, should not be more negative then ground. The center of the ledder of ordinge must use be rear the center of the supply because the analog switch these changes from Nordanness workers to Pichanel switches these lemma-tions are automatically assisted in astomatic systems and can be easily mat in ground referenced systems.

Figure 10 shows a ground reterenced system with a separate supply and reference in this system, the supply must be timmed to matic the reterency ordings. For instance, if a 5-12 is used, the supply anouth be adjusted to the same ordisps within 0 tV.




FIGURE 9. Ratiometric Conversion System

Applications Information (Centroped)

The ADC0808 needs less than a military of supply current so developing the supply from the reference is leadily accomplished in Figure 11 a ground referenced system is shown which benerally the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the miliamp of supply cuttent and the desired bus Gries, or if a capacitive but is direct by the pulputs a large Capacitor will supply the transient supply current as seen in Figure 12 The LM301 is overcompensated to insure stability when loaded by the 10 pF output capacitor.

The log and bottom ladder voltages cannot exceed a and ground, traspectively, but they can be symmetrical
less than V_{CC} and greater than ground. The center of the
ladder voltage should always be near the center of the supply The sensitivity of the converter can be increase tile, size of the LSB steps decreased by using a sy metrical interence system in Figure 13, 2 2 5V teleton is symmetrically contend about V_C/2 since the sa-current flows in identical resistors. This system with 2.5V reference allows the LSB bit to be half the age of 5V reference system.




FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply




FIGURE 11. Ground Referenced Conversion System with Rejerence Generating V_{CC} Supply

ADC0808, ADC0809 Applications Information accessors 149141 U

FIGURE 12. Typical Reference and Supply Circuit-




FIGURE 13. Symmetrically Contered Releasence

19 Converier Equations

The Panation between adjacent codes to and to a 1 is

$$V_{m,n} \left[(V_{m(1)+1} - V_{m(1)-1}) \begin{bmatrix} N & 1 \\ 256 & 512 \end{bmatrix} x \cdot V_{\tau \cup 1} \right] \cdot V_{m(\tau)},$$
The tenser of an output code fit is given by.

The bulgut code N for an arbitrary input are the integers enno the range

Vin - Vinjat -- = 256 ; Attendute Accuracy (4) ****** - *******

Ver a Voltage at comparator input

Vega, ... Voltage at Hell +) Very ... in Visitage at Hett -)

Vist a total unadjusted ellor collage Hypically *M*(** - 512)

40 Analog Competator Inputs

The dynamic comparator input current is caused by the periodic selection, of on thip stree capacitances. These are connected alternately to the output of the resistor laddens with tree nate of and to the comparator input as part of the prevation of the chopper statistized comparator

The average value of the comparator input current varies directly with clock frequency and with V_M as shown in

If no filter conacitors are used at the analog inputs and the signal source impedances are low, the comparator input Current should nell intriviuce converter eriors, as the tranarent created by the capacitance discharge will die Out

feetore the comparator output is strotted It input filter connectors are desired for noise reduction and aignal conditioning they will tend to average out the riveamic comparator input current. If anythen take on the Characteristics of a DC bias current whose effect can be tred-cled commotionally



MC14538B

CMOS MSI SOM POMER COUNTY ENGINEERS MOST

DUAL PRI CISILIN RETRIGGERABLE RESETTABLE

MONOSTABLE MULTIVIBRATOR

DESCRIPTION OF SECTION

BLOCK DIAGRAM

Cast 140

........

* SUFFER

CASI 540

DUAL PRECISION RETRIGGE HABLE/RESETTABLE MONOSTABLE MULTIVIBRATOR

Ten fall, 145, 18th is a small retroperation transferred incorrectable mortionality. If may be traperty from entercopy of an input pulse, and will produce an account cultinal post were a time terms of widths the distation and according of which are settlement to the extense parents components. Growing Hy, to near CANS techniques MICH MORE LANGUE CONTROL OF SHARE SHORE WITH

- e :10 1 Detect Publishmeth Versions from Part to Part
- . 185's Lagre at Purposettite Variations over Temperature Stange
- & Sendonnale T. Heat improveds the terms Conferent • Post North Hands 1 to as to e-
- . Symmetrical Galant Site and Suiz Se Catalinite
- · Lafelier Trasper Irsons
- . Severale Latered Pent insult Quescent Current (Standbel + 5 G = A speckage typical G 5 Val.
- . 3 U.V.a. to 1d Vol. Querenone Commis
- · Traggeraury from Positive or tregative Gorns Errye
- · Cambrie of Driving Two ton power TTs Liquis One Lon power Schape, IT's Last or Tourit's Louis Deer the Rated Tempera Late Barrar
- B. F.r. for this Compatible with MC 145256 and CD45768 (CD4098)
- B. For Pulse Viriaths Law Trun 10 us the MC14L288 is Recommended

United shorts must a outside position assurances to say a seed to go a see.

				1
MAXIMUM PATINGS COMMISSION	+11 *4 *, **			
Renay	-	V 244	Mad	مسابق السنوسية
La base a abilitie	1 07	e V to - ta	1 67.	
1 mal n f 14 of the St. 15 a. 14	1 4.	3910.11, 101	1 **	10
L. Lore Lote . er ta		14	1	
Contains Importante Party At Lines of	'.	55 to +125 46 to +45	*	1 111
blange for persions hangs	Teq	6310.150	14	1 deeph
Bug strong assistance contacting to brane table sublement or excitor funds. Immove the tarrels to provide supern blood of any size for the hope or presenting a count of all times and a rough or presenting a count of all times and a rough or commissioned to the more high times.	pr. 11 19 pm. 1948 1 44 pt 1 44 1944 1 44 55 h. Yeye G	, profit of pDD - Lot or remaining to - Lot or remaining to - Lot or remaining to - Lot or remaining to or re- - Lot or re- - Lo		17 L ₁ di
Land of the second of the second of			1	ng and by are drawns time

MC14538B

ELECTRICAL CHARACTERISTICS

		Vop			~	2000				_
Charternan		V.			- M.	1.5	-	- 4.2	· u	12-1
(miles) terror	Va.	*.	-	0.00		0	2 115		901	1 14
Ya . > 100 0		10	-	1000	-		000		0.05	
	i	1 16	-	1 001	ı	0	C 81		005	i
1 20.00	* C/++	96	405		4 95	50		405		140
Vom * C por Veges	1	10	1 775		***	tu		971	1	1
		11	14.75	1	14.55	10.	-	1605		
indent positions. 2 Taxe.	V14	i .	1	١.,						**
100 - 45 e 05 VIL	1	10	-			2 25	10		110	
140 * 9 Gar 10 val 1	1	1 10		10		1 2	46	i '	40	1
	L	. "	. ~ -			- " "	- ""		72.	100
11.01.01.01.01.01	***	50	,,	i i	18	2 15		1 11		
(VO - 1 6 er 8 6 + et)	1 :	16	1 76		7.0	9 30		1 73		
(5g - 1 5 to 12 5 war)		1 16	1112		11.0	0.75		416		
Control Date Control Pro Land Con	1011			-						
though 29 had Stores	, .,	10	-10	- 1	-74	40				
Promise 4 to Val		50	-0 **	١.	-0.91	-C 24		4.34	٠.	!
TFOM T B B VAC	ŀ	Pa .	-16	1 - 1	-13	-2 25		**		
1 (pp - 13 b + up)			. ÷ ?.			-39		-24.		
NOT - B4 Age 2-44	*tes		61.4	:	651	220				
	1	1,,		i	111	1 27		27	1	
1505 - 1 5 500				·						
Nices + 23 table bearge	104	١.,			.21			1 411	١.	~**
In On - 4 5 had	L	1 55		1	-014	-0 114	_	0.4	1 1	1
from - Th boot	1	76	111		411	-7.25		100		
POH . IJS Vact	f	1 15	-3 6		-30		٠.	.24		1
IVOL - DAVE: See	104	10	. 457	1	044		-	24.0	-	* A 10
IVOL - C1 Vaci		10			1)	2 34		0.7		
1+ 01 + 15 Yest	l	,,	. 21	<u>'</u>	36			2:		·
Inc. of Consent For 2 per be	la .	15		- O2		1 0 0 vy11	114	1		***
treat Entrent Copyr Inquity IA's limited		16		0.1		· · · · · · · · · ·	-91	1	16	
travel Current Olege Impuls ICs Co Larent.	1,0	13	-	0.1		G DANG!	-65	-	****	
Mont Considered, Por 2 or 16	6.0					75	-			- 77
Very Congressor Giver Input	C				-	- 60	-73	-		
14.4 * 01	l		·	!		!				!
Charles Contact the Career	100	13				Dans	10	1		1.
iPer Pareege*	i	10		10		6010	10	1	160	1
				20			73	·		
Devoted turner I Ct. CF Level 1	100	10		1 40		6 003 E u13	40		150	
No. Latinasi	t	100	1 :		1 1	Coll	1 25			1
Design Course Across Store	'00	-::-		 -					-	
1Q1 + Lune 17	-56	1 10	-		١.				٠-	
192 * seet 9:	1	1 16	١ -	١.		125				1
"Tate bagge Carrers at at externa roes	,									******
Cheer (facto 10 fo ment 4) anteres.		1							•	
tomorphism - the Car	l	100				C				
	,	,	, "			Mac and				
	l	l	1							
	l	ı			100		and free	***		

Types - 45°C for As Limest - 46°C for Lic EF limes - 1320°C for As Limest - 46°C for Lic EF limes - 1320°C for As Lipest - 1920°C for EUCF limest - 46°C for EUC

7-498








MC14538B


			A# 1 veet			
Chestema		V 60		1		
Control Par 1 mg	The				_	
176m 128 m-pl 166 - 38 m		50		100	300	
**	1 1	10		••	100	ı
**************************************		- 14		40	90	1
Distance For Fore	1100			I	1	-
15mg - 11 29 mg/1 (CL + 3) mg		10		100	100	ı
Time - Wildiam of IC; 170 mg		10		30	1-00	ı
first the desire of 1 Cq + 10 mg	1	15	Į.	40	HC1	١.
temperature factors from	444					-
n of n tray and	(Pess		i i		1	ı
for an appear in 10 140 me of 1 Cq. + 75 to me		50		100	we	ı
194 1944 - 10 36 m pf Cc + 137 m	1	10		110	301	ı
101 to 102 1026 to 101 1 C 91 to	1	19		100	270	ı
Constant with						
141 m. that = 12.95 m + 1.10 (+ 275 m)		10		240	1400	
10 to 10 to 10 10 10 10 1 10 1 10 1 10 1		10	1 7	125	250	1
Part 1914 - 10 76 71 pf 1 C. + \$2	()		1 : 1	-	1 100	ì
Marriage Heavy False D die						-
A B or Cr.	Perm	10		10	- ñ	-
* = = c ₀	1901	10		20	1 56	
Manual Princer Law						_
ACTION ACTUARY TOMA	,	10	:		l :	_~
	l l	10				l .
word from their a time ti	1				<u> </u>	
Notes to Facility arrest several at Ha and Ca						-
C 0 moz - 1 M 100 - 11) 1	20	210	222	234	
C. LOBOL W. LOWAL		10	212	224	236	
	, ,	15	314	274	218	
Co. Olad Ac. (180-1)	1 1		• > -		10.4	-
Ct 0145 Mg - 100 M	1 1	10	**	10	10 5	
		15	**	10 14	107	,
Ca - 10 at Ha - 100 sts	J I	10	0.013	0.44	1.011	
	1	19	0 21	0 140	1 63	
	1	13		0 99	104	
Party for the Marie Salament College on	10017 - 131	10	-			-
Tre spring put that	1 10 10 10	10		.,		1 1
Ca - 0 1 at . Rx - 100 sil	1 "1	15		- 6		
OPE BATING CONDITIONS						_
lames (may engine	1-:		10			• 43

MC14538B











Fight 1, with control questions (belowing A shares) in Section 1 and 10 center as export impart A shares in Section 1 and 10 center as export impart of D center (see, and 1 m) immigrate (see, and

The block discrete of the MC145386 is shown in

-

() ·---

at the same time disabling Comparator C2.2. This and the binding cycle with the monitories in the question tatals, mainling for the rest timper.

It is mould be noted that in the quiescent state C₆ is fully charged to VDD causing the current thought initial R₆ to be zero. Both combarators are "0ff" with the total

Service current due unity to reverse junction have use. As about testing at the MCL 45,388 is that the autput letter is sell real the mount temper individual requel to the capacitor violage. Thus, proposation testar from traper to Ω is enterthered at the value of $C_{\rm A}$, $N_{\rm A}$, so the state type of the mount applicance.

RETRIGGER OPERATION

after the less yabel retireger

The MCH43MB is remigned if a sund type occur platform by anxilter with disport feature red output. Not remind to the question (Fig. 1) and the property of the

RESET OPERATION

The MC1433B may be reset thanng the generation of the Dutput pulse in the reset more of operation as mouth pulse on Cp justs the test latert and cause the reposition to be fast charged to Vpp by bushing on transition P1.5. When the voluce on the espection reaches Veg. 2, the






FIGURE F. TEPICAL PULLE MIDTH 4 RADA FROM FEMALE MATURE





7

ceses lates will clear, and will then be ready to except resert statch with closer, and will train for ready to justice and another pulse. If the Cop I mout is healt flow, any freprie should that occur will be inhelited and tree O and O out puls of the coupuit lascri will not known. Since the O dusput is esset when an injust loss level is derected on the Co must the output pune I can be made significantly shorter town the minimum paid with specification

POWER DOWN CONSIDERATIONS

Large canadistatics values can cause proteins due to the large amount of energy stored. Since a system consuming the MC145 His to MC1452881 is present down, the catachter wolten may strathery from VDD through the tended piterction flushed if pin 2 or 14. Current timburgh the protection Joues should be limited to 10 mA and threefore the discharge time bit the VDD supple must not be taste than IVDD+CG+10 mA1. For example, if VDD * 10 V and C. * 10 M. the VOD wash anoute discover on later than 110 V) a (10 MF) *10 mA) * 10 mc This is married and a sendier unit sower supplies are bready

Interest and connot sucharor at this rate.
When a more rapid discrease of VLD to sero vorte occurs, the MC14518b can sustain damage. To avoid occurs, the ACHSTBb can sustain campe. To enough this posicioning, a lecture interest responsible processing a lecture responsible process to be the causeling C_G and pin 2 (or 140 of the device to bend the suscitate or cuttered from the causeling to the V tips apply Interesting the projection disable dequired interesting the projection disable dequired interesting. V₁(g) imply internals, the policies duals is equivalent, to a dark and institute (promothed as one in tertex in ten 12 and V₁(g). The didner has a formeral through 0.025 V and the resistance is about 250.12. To limit this discharge facility to 10 and under the

distance of metantancians change of pay 16 from V()() to Yes de a calculated from the equation

The pulse width formule now changes from $T\in H_nC_n$ to $T\in H_n$ + Hpl C_n. Figure 11 demonstrates the proper Committee of the protection resistor.


FIGURE 11 - Does I s Remains to Lond




MC14538B

TYPICAL APPLICATIONS

FIGURE 12 - Horrown Managem Consumer FIGURE 13 - New resignations Marten parts Consulty











GLOSARIO

ACDS (Accept Data State), Estado Acceptor de Datos.

ACRS (Accept Ready State). Estado Receptor Listo.

A/D (Analog to Digital). Analogico-Digital.

ATN CAttention). Atención.

AWNS (Accept Wait for Cycle). Estado de espera de un nuevo ciclo.

D/A (Digital to Analog). Digital-Analogico.

DAV CData Valido. Dato Válido.

ENABLE. Habilitación.

EQC (End of Conversion). Final de conversión.

EOI (End or Identify). Fin o identificación.

foux. Frecuencia de Reloj.

fm. Frecuencia de Reloj.

GND. Nivel de referencia.

HANDSHAKE. Técnica de entrelazamiento para la transferencia de datos en forma asíncrona.

HP-IB (Hewlett-Packard Interface Bus). Bus de Interface.

IFC (Interface Clear). Limpiar la Interface.

INO-IN7. Entrada de O - 7.

I/O CInput/Ouput). Entrada y Salida.

IOBUFFER. Buffer de entrada y salida.

LOCUTOR. Dispositivo que en algún momento realiza la función de controlador.

LSB. Bit menos significativo.

MSB. Bit más significativo.

NDAC (Not Data Accepted). Dato no aceptado.

NRFD (Not Ready For Data). No listo para dato.

OYENTE. Dispositivo que en algun momento esta disponible para ser controlado.

REN (Remote Enable). Control remoto válido.

REF(+). Referencia positiva.

REFC-D. Referencia negativa.

SAR (Successive Approximation Register). Registro de Aproximaciones Sucesivas.

SDYS (Source Dalay State). Estado de retardo de la Fuente.

SGNS (Source General State). Estado de la Fuente Generadora.

SQR (Service Request). Peticion de servicio.

START. Inicio de conversión.

STRS (Source Transfer State). Estado de Transferencia de la Fuente.

tc. Tiempo de conversión.

tetip. Tiempo de conversion típico.

temáx. Tiempo de conversion máximo.

tp. Tiempo de retardo.

troa. Tiempo de fin de conversión.

TTL (Transistor Transistor Logic), Lógica Transistor Transistor.

BIRLIOGRAFIA

- [11] REVISTA JOURNAL OF PHYSICS: "MICRODISPLAY TRANSDUCERS". PAGS. 721-739.
- 12) ELECTRONICA EN SISTEMAS DE COMUNICACION. SOL LAPATINE. PAG. 39. EDITORIAL LIMUSA, 1986.
- 13) IEEE STANDARD DIGITAL INTERFACE FOR PROGRAMMABLE INSTRUMENTATION.
- AMERICAN NATIONAL STANDARD. SEP. 1979. 141 HP-85 I/O PROGRAMMING GUIDE.
 - HEWLETT-PARCKARD, APRIL 1980.
- 15) INTEGRATED ELECTRONICS.
 MILLMAN-HALKIAS. PAGS. 475-478. McGRAW-HILL, 1972.
- 161 LINEAR DATABOOCK.
 NATIONAL SEMI-CONDUCTOR.
- [7] LINEAR AND INTERFACE INTEGRATED CIRCUITS. MOTOROLA INC. . 1987.
- 18) TTL DATABOOCK.
 TEXAS INSTRUMENTS.

PAGS. 143-153.

- [9] CMCS INTEGRATED CIRCUITS. MOTORCIA 1978.
- 1101 MANUAL PARA INGENIEROS Y TECNICOS EN ELECTRONICA. MILTON KAUFMAN Y ARTHUR H. SEIDMAN. CAP. 24. McGRAW-HILL, 1984.
- 1111 METODOS EXPERIMENTALES PARA INGENIEROS. J.P. HOLMAN. EDITORIAL MEGRAW-HILL.
- 112) DISERO DE UN SISTEMA AUTOMATICO, PARA LA PRUEBA DE TARJETAS

 DE CIRCUITO IMPRESO, EMPLEADAS EN EQUIPO DE

 TELECOMUNICACIONES.

 TESIS PROFESIONAL DE LICENCIATURA DE: JOSE DE LA VEGA

 MACIAS.

 PAGS. 84-101.