

# UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERIA

## HERRAMIENTAS PARA EL DESARROLLO DE SISTEMAS DIGITALES BASADO EN MICROPROCESADORES SIMULACION

#### **TESIS**

QUE PARA OBTENER EL TÍTULO DE:

MAESTRO EN INGENIERÍA ELÉCTRICA (ELECTRÓNICA)

## PRESENTA: JOSÉ FERNANDO GARCÍA NÚÑEZ CANO

MÉXICO, D. F.

1981





UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

#### DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis esta protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.




H H E R R A M I E N T A S P A R A E L

D E S A R R O L L O D E S I S T E M A S

D I G I T A L E S B A S A D O S E N

M I C R O P R O C E S A D O R E S

SIMULACION "



JOSE FERNANDO GARCIA NUÑEZ CANO.

DIVISION DE ESTUDIOS DE POSGRADO DE LA FACULTAD DE INGENIERIA.

U N A M - 1 9 8 1

### CONTENIDO

	pág
INTRODUCCION	1
EL MICROPROCESADOR INTEL 8085.	
Generalidades	3
Registros	7
Banderas	క
El Stack	9
Unidad Aritmética Lógica	10
Registro de Instrucción y Decodificador	10
Generador de reloj interno	10
Interrupciones	11
Entrada y Salida en serie	12
Sistema microcomputador mínimo (MCS-85)	13
Conjunto de Instrucciones	16
Modos de Direccionamiento	17
Conclusiones	18
Hojas de datos	19
PROGRAMA SIMULADOR DEL MICHOPROCESADOR 8085.	
Generalidades	30
Establecimiento del Problema	31
Estructura del Programa	32
Problemas de Simulación	34
Capacidades, Características y Limitaciones	37
Instrucciones de Manejo	39
CONCLUSIONES	42
BIBLIOGRAFIA	44
PROGRAMA SIMULADOR (Listado) Y EJEMPLOS	45

#### INTRODUCCION.

Durante los últimos 25 años las computadoras han venido a revolucionar todas las areas de la actividad humana. Esta importante aportación hecha por el hombre ha dado como resultado un gran poder para resolver una cantidad enorme de problemas que de otra manera serían casi imposibles de realizar.

Desde que aparecieron los microprocesadores hace aproxima damente 5 años, este progreso se ha hecho aún más notorio, ya que además de contar con todas las ventajas que las computado ras de por sí ofrecen, se requiere de un mínimo espacio para desarrollarlas, así como un incremento en su velocidad, confia bilidad, etc.

Cuando los primeros microprocesadores fueron introducidos a la industria electrónica fueron ignorados por un tiempo, has ta que ésta se percató de las grandes ventajas y amplias aplicaciones que éstos tenían. Desde entonces podemos encontrar microprocesadores en todas partes, como por ejemplo en las comunicaciones, en la industria controlando procesos, en cajas registradoras, en juegos de video electrónicos, etc.

El precio de los microprocesadores se reduce continuamente, no siendo éste el caso de los sistemas de desarrollo de sistemas digitales basados en microprocesadores, cuyo costo aún sigue resultando alto.

Con lo anterior y tomando en cuenta que ya se dispone de un sistema de cómputo, la adquisición de un sistema de desarrollo como el mencionado, no es rentable, por lo que se ve co
mo una mejor alternativa, el desarrollo de programas que faci-

liten el diseño de sistemas basados en microprocesadores y que puedan correr en el sistema de cómputo ya disponible.

De todo lo anterior, se planteó como objetivo para este trabajo el realizar un programa de computadora para la minicomputadora PDP-11/40 que simulara el funcionamiento de un microprocesador Intel 8085. Este programa tendrá como entrada un archivo en disco, con código objeto para el microprocesador 8085 y deberá ofrecer a su salida el estatus del microprocesador después que se haya ejecutado cada instrucción del código objeto de entrada.

El trabajo se divide en dos partes fundamentalmente: una des cripción breve acerca del microprocesador 8085 y el programa simulador que finalmente fue logrado. En esta segunda parte, se irán describiendo con detalle las características del programa simulador, para finalmente mostrarlo ya desarrollado.

EL MICROPROCESADOR INTEL 5085.

Generalidades.

En el año de 1971, Intel introdujo en el mercado de la industria electrónica el primer microprocesador de propósito general de 5 bits, el 5005. Era de tecnología MOS canal P y estaba empaquetado en un chip simple de 15 pins. Este microprocesador usaba memorias semiconductoras stándar ROM y RAM y en su mayor parte, componentes TTL para entrada y salida. Este microprocesador pronto encontró aplicaciones como en terminales y periféricos de computadoras, debido a sus características como un tiempo de ejecución de instrucción de 20 microsegundos, amplio conjunto de instrucciones y una organización de propósito general.

Con el advenimiento de las memorias RAM canal N y el empaquetado de 40 pins, Intel diseñó el microprocesador 5050A en el año de 1973. Este nuevo microprocesador fue diseñado de tal manera que fuera compatible en software con el 5005 de tal manera que los usuarios de este último, no tuvieran problemas para modificar sus programas e investigaciones y al mismo tiempo, contaran con un dispositivo más funcional con un tiempo de instrucción de sólo 2 microsegundos y que al mismo tiempo reducía la cantidad de componentes extras para implementar un sistema. Además se contaba con mayor cantidad de instrucciones, acceso directo a la memoria (DMA), direccionamiento de 16 bits y memoria para el stack externa, de tal manera que el panorama de aplicaciones se amplió aún más.

El número de componentes necesarios para formar un sistema con el 5050, fue poco a poco reduciéndose desde 30 en el año de

1973, hasta un mínimo de 15 en el año de 1976 utilizando un \$0\$0A y periféricos optimizados.

Siguiendo esta línea de desarrollo fue como en el año de 1977 surgió el microprocesador 5055, el cual además de proveer las ventajas del 5050, lograba un incremento en funcionabilidad y en velocidad así como un decremento apreciable en la cantidad de componentes necesarios para formar un sistema, la cual ahora se redujo a sólo 3. Por otro lado, este nuevo dispositivo utiliza una sola fuente de + 5 volts y conserva en un 100 % el software implementado anteriormente, tal que los programas escritos para el 5050A correrán sin problema en el 5055A.

La reducción en la cantidad necesaria de componentes para lograr implementar un sistema es debido al alto grado de integración que ahora se tiene, pues en el mismo chip microprocesador se tiene ahora generación de la señal de reloj, control del sistema y control de interrupciones; sin tomar en cuenta que además se desarrollaron periféricos de integración a gran escala directamente compatibles con el 5055. Un examen detallado de los componentes que integran el 5055 muestra que cada uno de ellos está diseñado para proveer un mínimo de 400 pA y absorber sin problema corrientes del tipo TTL lo cual evita la necesidad de buffers e drivers TTL extra, que reduciría la cantidad de componentes integrados en el mismo chip.

El 5055 y el 5050 no son compatibles, sin embargo en cuanto a la disposición de sus pins, pero esto es debido a la reducción de fuentes de alimentación y a la adición de dispositivos integrados auxiliares. Además, los pins del 8085 fueron cuidadosamen te asignados para minimizar el area necesaria del circuito im-

prese, por lo tanto esta incompatibilidad no presenta mayores problemas y sobre todo tomando en cuenta las ventajas logradas de un sistema al otro.

Entre los componentes periféricos diseñados por Intel para formar un sistema mínimo, se encuentran los siguientes:

- Integrado 8155/8156: Memoria RAM de 256 bytes con 2 puertos de entrada y salida de 8 bits y uno programable de 6 bits y además, un timer programable de 14 bits.
- Integrado 8355: Memoria ROM de 2k bytes y 2 puertos de entrada y salida de 8 bits.
- Integrado 8755A: Memoria EPROM de 2k bytes con 2 puertos de 8 bits cada uno.

Los integrados anteriores, requieren de una sola fuente de voltaje de + 5 volts en un chip de 40 pins.

El 8355 y el 8755 son compatibles en cuanto a la disposición de sus pins, lo cual permite al diseñador desarrollar y probar programas en EPROM y cuando éstos son concluídos, pasarlos a memoria ROM sin necesidad de cambiar la disposición de los componentes o implementar un nuevo circuito impreso.

En la figura No. 1 se muestra un diagrama a bloques de las partes que componen al microprocesador 8085A, que como se puede apreciar, cumplen con las funciones de generación de la señal de reloj, control del bus del sistema y selección de prioridad de interrupciones, además de la ejecución del conjunto de instrucciones.

El 8085A transfiere datos en un bus bidireccional de tres estados y 8 bits  $(AD_0-AD_{\mp})$ , el cual es multiplexado en tiempo de tal manera que también pueda transmitir los ocho bits de me-

nor orden de dirección. Además, ocho líneas adicionales (A8-A15) expanden la capacidad de direccionamiento a la memoria del sistema a 16 bits, lo cual permite por consiguiente accesar hasta 64k bytes de memoria, directamente por la CPU.

La Unidad Procesadora Central (CPU) del 8085A, genera señales de control que pueden ser usadas para seleccionar los dispositivos externos apropiados y lograr operaciones de lectura y
escritura, así como seleccionar entre memoria y puertos de entrada y salida.

El 8085A puede direccionar hasta 256 localidades diferentes de entrada y salida. Estas direcciones tienen los mismos valores numéricos, desde 00 hasta FF hexadecimal, que las primeras 256 direcciones de memoria, pero son distinguidas por medio de la salida IO/M de la CPU.




Figura No. 1
DIAGRAMA A BLOQUES FUNCIONAL DEL 8085A

Registros.

El 8085A está provisto con registros internos de 8 y 16 bits. Tiene 8 registros direccionables de 8 bits, de los cuales seis pueden ser usados ya sea como registros de 8 bits o registros pares de 16 bits. Los registros pares son tratados como si fueran registros sencillos de 16 bits, donde el byte de mayor orden le corresponde al primer registro y el byte de menor orden se localiza en el segundo registro. Además de estos registros pares, el 8085A contiene 2 registros más de 16 bits cada uno.

Los anteriores registros son distinguidos de la manera siguiente:

- El acumulador o registro A es el centro de atención de todas las instrucciones de acumulador, las cuales son de diferentes tipos como aritméticas, lógicas, de carga y almacenamiento e instrucciones de entrada y salida. Este es un registro de 8 bits sólamente.
- El contador de programa (PC), el cual siempre apunta hacia la localidad de memoria donde se encuentra la siguiente instrucción a ser ejecutada. Siempre contiene una dirección de 16 bits.
- Los registros de propósito general BC, DE y HL que pueden ser usados como 6 registros independientes de 8 bits o 3 registros pares de 16 bits cada uno, dependiendo de la instrucción es pecificada. El registro par HL actúa además como un apuntador de datos de dirección de memoria ya sea para fuentes o destinos en cierto número de instrucciones. Un pequeño número de instrucciones utiliza los registros pares BC y DE para direccionamiento indirecto.
  - El stack pointer (SP) es un apuntador de datos especial que

siempre está apuntando hacia la parte más alta del stack o porción de memoria así llamada. Este es un registro indivisible de 16 bits.

- El registro de banderas que contiene 7 banderas de un bit, cada una de las cuales guarda información acerca del estatus del procesador para así poder controlarlo también.

#### Banderas.

Normalmente son consideradas sólo cinco banderas en el 8085A, sin embargo al desarrollar este trabajo se pudo constatar que en realidad son siete, (Ver bibliografía), según se indica en un artículo de la revista Electronics. Dichas banderas se muestran en la figura No. 2.

D <sub>7</sub>	$D_6$	$D_5$	D <sub>4</sub>	$D_3$	D <sub>2</sub>	$D_{f}$	$D_o$	
3	Z	Х5	AC		P	V	CY	)

Figura No. 2

La bandera carry (CY) es colocada de acuerdo al acarreo que puede haber durante las operaciones aritméticas y su estado pue de ser probado directamente por un programa. Por ejemplo, al efectuar una operación de suma entre dos números de 8 bits, el resultado puede requerir de 9 bits y es en este caso, donde la bandera carry actúa como el bit más significativo del resultado. Esta bandera también actúa como el borrow o préstamo en las operaciones de resta.

La bandera de carry auxiliar (AC), indica el acarreo que pueda haber del bit 3 al bit 4 del acumulador en la misma for ma en que el carry lo hace en el bit 7. Esta bandera es común mente usada en aritmética BCD.

La bandera de signo (S) es colocada de acuerdo al estado del bit más significativo del acumulador después de la ejecución de instrucciones aritméticas y lógicas. Estas instrucciones usan el bit 7 de datos para representar el signo del número contenido en el acumulador; esto permite la manipulación de números en el rango de - 125 hasta + 127.

La bandera cero (Z) es puesta a uno lógico, si el resultado generado por ciertas instrucciones es igual a cero; si no sucede así entonces esta bandera es puesta a cero lógico.

La bandera de paridad (P) es puesta a 1 si el número de bits del acumulador es par, de lo contrario, esta bandera es borrada.

La bandera de sobreflujo (V) indica un sobreflujo en un complemento a 2 para operaciones aritméticas de & y 16 bits.

Y finalmente, la bandera X5, así llamada por su posición dentro del byte que la contiene, opera como un indicador de sobreflujo resultante de un cambio de dato de FFFF a 0000 al ejecutar la instrucción INX o al haber un cambio de dato de 0000 a FFFF al ejecutar la instrucción DCX.

#### El Stack.

El stack pointer mantiene siempre la dirección del último byte guardado en el stack. El stack pointer además, puede ser inicializado para usar cualquier porción de la memoria de lectura y escritura como un stack. El stack pointer es decrementado

cada vez que el dato es puesto dentro del stack y es incrementado cada vez que el dato es sacado fuera del stack; es decir
que el stack crece hacia abajo en términos de la dirección de
memoria. Nótese que el stack pointer es siempre incrementado o
decrementado por dos bytes puesto que todas las operaciones con
el stack se aplican a registros pares.

Unidad Aritmética Lógica.

La unidad aritmética lógica (ALU), contiene al acumulador y al registro de banderas, así como algunos registros temporales que son inaccesibles al programador. Las operaciones aritméticas, lógicas y de rotación son desarrolladas por la ALU. Los resultados de estas operaciones pueden ser depositadas en el acumulador o pueden ser transferidas al bus interno de datos.

Registro de Instrucción y Decodificador.

Durante una instrucción "fetch", el primer byte de una instrucción que contiene el opcode, es transferido desde el bus interno al registro de instrucción de 8 bits, de donde pasará al decodificador de instrucción. La salida del decodificador, comandada por las señales de tiempo, controla los registros, la unidad aritmética lógica y los buffers de datos y dirección. Las salidas del decodificador de instrucción junto con el generador de señal de reloj interno, producen las señales de tiempo del ciclo de máquina y las de estatus.

Generador de reloj interno.

El 8085A incorpora como ya se había mencionado antes, un ge-

nerador de reloj completo dentro del mismo chip. Este generador sólo requiere de la adición de un cristal de cuarzo para establecer los tiempos de operación. También puede aceptar un reloj externo aplicado a una de sus entradas. El cristal que sea acoplado al 8085A estándar, debe ser resonante en paralelo a una frecuencia fundamental de 6.25 Mhz o menor, que equivale a dos veces la frecuencia de reloj interna deseada. En otra versión, el 8085A-2 puede operar con cristales de hasta 10 Mhz.

El circuito de reloj genera dos señales internas de reloj sin traslape, las cuales controlan internamente al \$085 y no son puestas al alcance del usuario directamente fuera del chip. Sin embargo, una de estas señales invertida y comandada por un buffer es la señal CLK que produce el chip para el usuario, la cual tiene la mitad de frecuencia de la señal de entrada del cristal y puede ser usada para gobernar otros dispositivos del sistema.

Interrupciones.

Las cinco entradas de interrupción provistas en el 8085A son de tres tipos. INTR que es idéntica a aquella del 8080A llamada INT en cuanto a su función, es decir que es mascarable, pudiendo ser habilitada o deshabilitada por las instrucciones EI y DI res pectivamente y causar que la CPU busque una instrucción RST, externamente colocada en el bus de datos, la cual apunta un salto a alguna de 8 localidades de memoria fijas. INTR también puede ser controlada por el controlador de interrupciones programable 8259, el cual genera instrucciones CALL en lugar de RSTs, y así poder realizar operaciones varias como subrutinas localizadas en cualquier parte de la memoria. Las interrupciones RST 5.5. RST 6.5

y MST 7.5, son diferentes en su función en cuanto a que éstas son mascarables a través de la instrucción SIM, la cual habilita o deshabilita estas interrupciones borrando o colocando las correspondientes banderas de máscara basadas en el dato del acumulador. Además para leer el estatus actual del enmascaramiento se cuenta con la instrucción RIM que pone la información en el acumulador.

Las interrupciones RST 5.5, 6.5 y 7.5 también están sujetas a ser habilitadas o deshabilitadas por las instrucciones EI y DI.

El tercer tipo de interrupciones es TRAP. Esta entrada no está sujeta a ningún tipo de enmascaramiento o instrucción para habilitarla o deshabilitarla.

Para ser reconocidas, las interrupciones válidas deben ocurrir al menos 160 ns antes del reconocimiento que ocurre durante el flanco descendiente de CLK, en el 8085A, o 150 ns en el 8085A-2. Además como este reconocimiento ocurre un ciclo antes del fin de la instrucción que se desarrollaba cuando la interrupción ocurre, algunas interrupciones como las RST 5.5 y 6.5 y TRAP que necesitan permanecer en nivel alto hasta ser reconocidas, deben mantenerse al menos 17 ciclos de reloj más 160 o 150 ns, suponiendo que la instrucción fuera de las que requieren de más ciclos como lo es la instrucción CALL.

Las interrupciones tienen prioridad para ser reconocidas y ésta, expresada de mayor a menor, es de la siguiente manera: TRAP, RST 7.5, RST 6.5, RST 5.5 e INTR.

Entrada y Salida en serie.

Los pins SID y SOD del 8085A, ayudan a minimizar la cuenta de

chips en pequeños sistemas, pues proveen fácil interface a puer tos serie usando software para manejar en tiempo y para codificar o decodificar los datos. Cada vez que es ejecutada una instrucción RIM, el estatus del pin SID es colocado en el bit 7 del acumulador. De igual manera, cada vez que se efectúa una instrucción SIM, el bit 7 del acumulador se usa para mandar la señal al pin SOD por medio de un flip-flop interno, siempre y cuando el bit 6 del acumulador se mantenga en uno lógico.

SID también puede ser usada como una entrada de prueba de propésito general y SOD puede servir como un control de salida de un bit.

Sistema microcomputador mínimo (MCS-85).

Como ya se había mencionado antes, la alta escala de integración usada en la fabricación del microprocesador 8085A y periféricos compatibles, hace posible la implementación de un sistema mínimo de sólamente 3 chips. En la figura No. 3 puede notarse el esquema de uno de estos sistemas mínimos, que como se puede apreciar emplea muy pocos componentes para construirse: 1 8085A, 1 - 8355/8755A, 1 8156, 1 cristal, 4 resistencias, 1 capacitor, 1 dio do y una fuente de voltaje de + 5 volts.

Con este mínimo sistema microcomputador, se logran las siguien tes funciones: l CPU con un ciclo de reloj menor o igual a 320 ns, 2048 bytes de memoria EPROM o ROM, 256 bytes de memoria RAM, 38 líneas de entrada y salida, 5 interrupciones, l contador/timer programable, l cristal y oscilador, l reloj y un reset para la alimen tación. Por otro lado, en la figura No. 4 se puede ver el trazado del circuito impreso para este sistema mínimo, el cual es extrema-

damente sencillo y eficiente.




Figura No. 3 ESQUEMA DEL SISTEMA MINIMO 8085




Figura No. 4 CIRCUITO IMPRESO PARA EL SISTEMA MINIMO 8085

Conjunto de Instrucciones.

Una computadora, no importa que tan sofisticada sea, sólo puede hacer aquello que se le ordena y para lo cual fue construída. Un programa es una secuencia de instrucciones, las cuales son reconocidas por la computadora y causa que ésta desarrolle una determinada operación. Una vez que un programa es colocado en un espacio de la memoria, éste será accesible a la CPU y se podrá correr el programa tantas veces como uno quiera para resolver el mismo tipo de problemas o realizar la misma función. El conjunto de instrucciones al cual la CPU del 8085A responde, es permanentemente fijado durante el diseño del chip.

Cada instrucción de computadora nos permitirá iniciar el desarrollo de una operación específica.

El 8085A tiene un grupo de instrucciones que mueve datos entre registros, entre registros y memoria, y entre un registro y un puerto de entrada y salida. También tiene instrucciones aritméticas y lógicas, instrucciones de salto condicionales e incondicionales, e instrucciones de control de la máquina. La CPU reconoce estas instrucciones sólo cuando están codificadas en forma binaria.

La memoria usada en el sistema MCS-85, está organizada en bytes (8 bits). Cada byte tiene una localización única en la memoria física. Esa localización es descrita mediante una dirección de 16 bits, por lo cual se posible direccionar hasta 65,536 bytes de memoria, que puede ser de acceso aleatorio de lectura y escritura (RAM) o del tipo de sólo lectura ROM.

Los datos en el 8085A son almacenados en la forma de 8 bits binarios enteros dentro de una palabra, donde el bit 9 situado en el extremo izquierdo de la palabra, representa al bit menos significativo y el bit 7 situado en el otro extremo, representa al bit más significativo.

Una instrucción de programa para el 8085A puede ser de uno, dos o tre bytes de longitud. Las instrucciones de varios bytes deben ser almacenadas en localidades de memoria sucesivas, donde la dirección del primer byte es utilizada siempre como la dirección de la instrucción. El formato exacto de cada instrucción dependerá de la operación en particular que se desea ejecutar. El primer byte en las instrucciones de 2 y 3 bytes, es el correspon diente al opcode.

Considerando las 10 instrucciones no especificadas normalmen te por el fabricante, y que sin embargo forman parte del conjunto de instrucciones del 8085A según se demuestra en el artículo de Electronics mencionado anteriormente, se tiene un total de -- 256 instrucciones válidas para el 8085A.

Al final de este capítulo se presentan algunas hojas de datos donde se podrá ver también el listado de las instrucciones que posee el 8085A, junto con el mnemónico usado, el código de operación y los ciclos de reloj que requieren.

Modos de Direccionamiento.

Frecuentemente los datos que van a ser operados, se encuentran almacenados en la memoria. Existen en el 8085A, cuatro diferentes modos para direccionar los datos almacenados en la memoria o en los registros:

- Directo. Los bytes 2 y 3 de la instrucción, contienen la dirección exacta de memoria donde se almacena el dato. Los bits

de menor orden de la dirección están en el byte 2 y los de mayor orden en el byte 3.

- Registro. La instrucción especifica el registro o registro par en el cual se localiza el dato.
- Registro Indirecto. La instrucción especifica un registro par, el cual contiene la dirección de memoria donde se localiza el dato. El byte de mayor orden está en el primer registro y el de menor orden en el segundo.
- Inmediato. La instrucción contiene el dato mismo. Este pue de ser una cantidad de 8 o de 16 bits. El byte menos significat<u>i</u> vo primero y el más significativo en segundo lugar.

En las instrucciones de salto, la dirección de la siguiente instrucción a desarrollar, puede especificarse de dos maneras:

- Directo. La instrucción de salto contiene la dirección de la siguiente instrucción a ser ejecutada; excepto para la instrucción RST, el byte 2 contiene los bits de dirección de menor orden y el byte 3 a los de mayor orden.
- Registro Indirecto. La instrucción de salto indica un registro par, el cual contiene la dirección de la próxima instrucción por ejecutar. Los bits de mayor orden de la dirección están en el primer registro y los de menor orden en el segundo.

La instrucción RST, es una instrucción especial de llamado de un byte, usada normalmente durante secuencias de interrupción, que contiene un campo de tres bits que al ser multiplicado por ocho, nos da la dirección de la siguiente instrucción por desarrollar.

Conclusiones.

De todo lo expuesto anteriormente, se pueden hacer las si-

guientes observaciones:

- El sistema formado con el microprocesador 8085A es bastante rápido y supera la velocidad de operación de su predecesor el 8080A.
- Es directamente compatible en cuanto al software con el sistema anterior, por lo que los programas e investigaciones anteriores no se pierden en absoluto.
- El alto nivel de integración permite formar un sistema mínimo de sólo 3 dispositivos integrados.
- Los niveles de voltaje y corriente para las señales de interface, son capaces de manejar grandes cargas de hasta 40 dispositivos MOS o l dispositivo TTL schottky.
- El sistema MCS-85 es eficiente tomando en cuenta que las ocho líneas menores de dirección son multiplexadas en tiempo con el bus de datos, lo cual salva 7 pins (el octavo pin es usado para la señal ALE) y permite la integración de mayor número de componentes en un solo chip.
- La disposición de los pins del microprocesador y sus periféricos permite el diseño de un circuito impreso sencillo que asegura que las señales fluyan fácilmente de un chip a otro.
  - Requiere una sola fuente de alimentación de +5 volts.
- Incorpora 4 entradas de interrupción adicionales a la yadisponible en el 8080A.
- Es un sistema de bajo costo y gran versatilidad por lo que tiene ante sí un amplio horizonte de aplicaciones.

Hojas de datos.

A continuación se presentan algunas de las hojas de datos

proporcionadas por el fabricante, donde se pueden apreciar aspectos como la disposición de los pins y su función, prioridad de interrupciones con dirección de restart y sensitividad, máximos rangos de operación y características de AC y DC.

Además se presentan tablas con una lista completa del conjunto de instrucciones del 8085A en orden alfabético, en secuencia del código de operación y por grupos funcionales, junto con la lista de las 10 instrucciones no especificadas por el fabricante obtenidas de un artículo de la revista Electronics. En estas tablas se pueden apreciar además, el mnemónico usado, el código de operación y los ciclos de reloj que requie re cada instrucción.

Para mayor información respecto al sistema 8085A refiérase a la primera referencia de la Bibliografía.

#### 8085A

#### 8085A INSTRUCTION SET INDEX Table 4-1

la:	struction	Code	Cytes	T States	Machine Cycles	Page	te	ctructies	Cade	Bytas	T Status	Machine Cycles	Page
ACI	DATA	CE data	2	7	FR	4-7	LXI	RP,DATA16	00RP 0001 data 16	3	10	FRR	4.5
ADC	REG	1000 1555	١١	4	F	4-6	MOV	REG,REG	0100 0555	ו	4	F	4-4
ADC	M	38	1	7	FR	4-7	MOA	M,REG	0111 0SSS	1	١,	f W	4.4
ADD	REG	1000 0555	١ ا	4	F	4.6	#0V	REG, <b>™</b>	0100 0110	١	١,	FR	4-4
ADD	*	86	1	7	FR	4.6	₩VI	REG,DATA	0000 0 110 data	2	١,	FR	4-4
ADI	DATA	C6 data	2	7	FR	4-6	MAI	ATAO,W	35 data	2	10	FRW	4-4
ANA	REG	1010 0555	1	4	F	4.9	NOP		00	١ ١	4	F	4-17
ANA	•	A6	1	1	FR	4-10	DRA	REG	1011 0555	١,	4	F	4-10
ANI	DATA	E 6 data	2	7	FR	4-10	DRA	M	B6	١	1	FR	4-11
CALL	LABEL	CD addr	3	18	SRRWW	4-13	ORI	DATA	F8 data	2	١,	FR	4-11
cc	LABEL	DC addr	3	9/18	SR/SRRWW	4-14	OUT	PORT	D3 data	2	10	FRO	4-16
CM	LABEL	FC eddr	3	9/18	SR/SRRWW	4-14	PCHL		E9	١ ا	6	s	4-15
CMA		2F -	1	4	F	4-12	POP	RP	11RP 0001	١ ١	10	FRR	4-15
CMC		3F	١	4	F	4-12	PUSH	RP	11RP 0101	1	12	SWW	4-15
CMP	REG	1011 1223	1	4	F	4-11	RAL		17	1	4	F	4-12
CMP	*	BE	3	1	FR	4-11	RAR		1F	1	4	F	4-12
CNC	LABEL	D4 addr	3	9/18	SR/SRRWW	4-14	RC		08	1	6/12	S/S R R	4-14
CNZ	LABEL	C4 addr	3	9/18	SR/SRRWW	4-14	RET		C9	١	10	FRR	4-14
CP	LABEL	F4 addr	3	9/18	SR/SRRWW	4-14	SIN		20	۱ ا	4	F	4-17
CPE	LABEL	EC addr	3	3/18	SR/SRRWW	4-14	RLC		07	ı	4	F	4-11
CPI	DATA	FE data	2	7	FR	4-11	RM		F8	١ ١	6/12	S/S A R	4-14
CPO	LABEL	E4 addr	3	9/18	SR/SRRWW	4-14	RMC		DO	١	6/12	S/S A A	4-14
CZ	LABEL	CC addr	3	9/18	S R/S R R W W	4-14	RNZ		co	1	6/12	S/S R R	4-14
DAA		27	1	4	F	4.9	RP		FO	1	6/12	S/S R R	4-14
DAD	RP	009P 1001	1.	10	FBB	4.9	RPE		E8	1	6/12	S/S R R	4-14
DCR	REG	1012 2200	1	4	F	4-8	RPO		EO	1	6/12	S.'S R R	4-14
DCR	M	35	1	10	FRW	4.8	RRC		OF	۱ ا	4	F	4-12
DCX	RP	009P 1011	1	6	S	4.9	RST	N	1112 2 2 1 1 1	1	12	SRR	4-14
01		F3	1	4	F	4-17	RZ		C8	1	6/12	S/S R R	4-14
EI		FB	1	4	F	4-17	\$88	REG	1001 1555	1	4	F	4.7
HLT		76	1	5	FB	4-17	588	M	\$8	1	7	FR	4.8
IN	PORT	DB data	2	10	FRI	4-16	SBI	DATA	DE data	2	7	FR	4 - 8
INR	REG	005\$ \$100	1	4	F	4-6	SHLD	ADDR	22 addr	3	16	FRRWW	4.5
INR	•	34	١	10	FRW	4-8	SIM		30	1	4	F	4-18
INX	RP	00RP 0011	1	6	S	4.9	SPHL		F9	1	6	s	4-16
10	LABEL	DA addr	3	7/10	FR/FRR	4-13	STA	ADDR	32 addr	3	13	FRRW	4 5
J&t	LABEL	FA addr	3	7/10	FR/FRR	4-13	STAX	RP	000 X 0010	1	7	F₩	4-6
JMP	LABEL	C3 addr	3	10	FRR	4-13	STC		37	1	4	F	4-12
JNC	LABEL	O2 addr	3	7/10	FR/FRR	4-13	SUB	REG .	1001 05.55	1	4	F	4.7
JNZ	LABEL	C2 addr	3	7/10	FR/FRR	4-13	SUB	M	· 96	1	,	FR	4.7
JP	LABEL	F2 addr	3	7/10	FR/FRR	4-13	SUI	DATA	D6 data	2	7	FR	4-7
JPE .	LABEL	EA addr	3	7/10	FR/FRR	4-13	XCHG		EB	1	4	f	4 6
JPO	LABEL	E? addr	3	7/10	FR/FRR	4-13	XRA	REG	1010 1555	3	4	F	4 10
JŽ	LABEL	CA addr	3	7/10	FR/FRR	4-13	XRA	M	AE	1	,	FR	4-10
LDA	AODR	3A addr	3	13	FRRR	4.5	ΧRI	DATA	EE data	2	7	FR	4 10
LOAX		000X 1010	1	7	FR	4-5	XTHL		E3	١,	16	FRRWW	4-16
THT0	ADDR	ZA addr	3	16	FRSAR	4.5							<u> </u>

Machine cycle types:

- Four clock period instrictech
- Six clock period instrifetch
- Memory read
- 1/0 read
- Memory write
- I/O write Bus idle
- Variable or optional binary digit
- 000 Binary digits identifying a distrination register 8\*000, C\*001, 0\*010 Memory \* 110 SSS Binary digits identifying a source register E\*011, H\*100, C\*101 A \* 111
- Binary digits identifying a source register

  Register Pair 

  | BC = 00, HL = 10
  | DE = 01, SP = 11

Figura No. 5 CONJUNTO DE INSTRUCCIONES POR ORDEN ALFABETICO

8085A

### 8085A CPU INSTRUCTIONS IN OPERATION CODE SEQUENCE Table 4-2

01 LXI B,D16 2C INR L 57 MOV D,A 82 ADD D AD XRA L D8 RC 02 STAX B 2D DCR L 58 MOV E,B 83 ADD E AE XRA M D9 — 03 INX B 2E MVI L,D8 59 MOV E,C 84 ADD H AF XRA A DA JC 04 INR B 2F CMA 05 DCR B 30 SIM 58 MOV E,B 86 ADD M B1 ORA C OC CC 06 MVI B,D8 31 LXI SP,D16 5C MOV E,H 87 ADD A B2 ORA D DD — 07 RLC 32 STA Adr 5D MOV E,L 88 ADC B B3 ORA E DE SBI IN 08 — 33 INX SP 5E MOV E,M 89 ADC C 84 ORA H DF RST 09 DAD B 34 INR M 5F MOV E,A 8A ADC D B5 ORA L E0 RPO 0A LDAX B 35 DCR M 60 MOV H,B 88 ADC E B6 ORA M E1 POP B 0B DCX B 36 MVI M,D8 61 MOV H,C 8C ADC H B7 ORA A E2 IPO 0C INR C 37 STC 62 MOV H,D 8D ADC L B8 CMP B E3 XTHL 0D D CR C 38 — 63 MOV H,B 8F ADC A B8 CMP B E3 XTHL 0D D CR C 38 D CM W W M,M H,B 8F ADC A BA CMP B E3 XTHL 0D D CR C 38 D CM W W M,M H,B 8F ADC A BA CMP B E3 XTHL 10 — 38 DCX SP 66 MOV H,M 91 SUB C BC CMP H E7 RST 11 LXI D,D16 3C INR A 67 MOV H,M 92 SUB B B8 CMP E E6 ANI I LXI INR A 57 MOV L,C 94 SUB B BC CMP L E8 RPE 11 LXI D,D16 3C INR A 67 MOV H,M 92 SUB B BC CMP L E8 RPE 12 STAX D 30 DCR A 69 MOV L,C 94 SUB B CMP L E8 RPE 13 INX D 3E MVI A,D8 69 MOV L,C 94 SUB B CMP L E8 RPE 14 INR D 3F CMC 6A MOV L,D 95 SUB L CO RNZ EB XCHG 15 DCR D 40 MOV B,B 6B MOV L,C 94 SUB B CMP L E8 RPE 16 MVI D,D8 41 MOV B,C 6C MOV L,H 97 SUB C BC CMP L E8 RPE 17 RAL 42 MOV B,B 6B MOV L,C 94 SUB B C CMP L E8 RPE 18 DCX D 46 MOV B,B 6B MOV L,C 96 SUB M C1 POP B EC CPE 19 DAD D 44 MOV B,B 6B MOV L,C 96 SUB M C1 POP B EC CPE 19 DAD D 44 MOV B,B 6F MOV L,M 99 SBB C C A D C RNZ EB XCHG 10 DCR E 48 MOV C,B 73 MOV M,E 9E SBB M C9 RET Adr F4 CP 11 LXI LDAY D,B C 6C MOV L,M 99 SBB C C CA CNZ Adr EF RST C 11 LXI LDAY D,B C 6C MOV L,M 99 SBB C C CA CNZ Adr EF RST C 12 STAX D 30 DCR C 68 MOV L,M 99 SBB C C CA CNZ Adr EF RST C 13 MOV B,C 6C MOV L,M 99 SBB C C CA CNZ Adr EF RST C 14 INR D 3F CMC C 74 MOV M,D 99 SBB C C CA CNZ Adr EF RST C 15 DCR D 46 MOV B,B 66 MOV L,M 99 SBB C C CA CNZ Adr EF RST C 16 MVI D,D C 70 MOV C,C 74 MOV M,D 90 SBB M C C C C C Adr F7 RST C 16 MVI H,D 80 MOV C,C 74 MOV M,D 90 SBB M C C C C C C Adr F7 RST C 17 C	OP			OP			OP			OP			OP		***************************************	OP		
Dec	CODE	MNEMO	NIC	CODE	MNE	MONIC	CODE	MNEN	ONIC	CODE	MNE	MONIC	CODE	MNE	MONIC	CODE	MNEM	ONIC
O2	00	NOP		28	DCX	Н	56	MOV	D,M	81	ADD	С	AC	XRA	н	D?	RST	2
1	01	LXI E	B,D16	2C	INR	L	57	MOV	D,A	82	ADD	a	AD	XRA	L	D8	RC	
OA	02	STAX E	8	2D	DCR	L	58	MOV	E,B	83	ADD	E	AE	XRA	M	D9	-	
DCR	03	INX E	В	2E	MVI	L,D8	59	MOV	E,C	84	ADD	н	AF	XRA	A	DA	1C	Adr -
No.	04	INR E	В	2F	CMA		5A	MOV	E.D	85	ADD	L	BO	ORA	В	ÐВ	IN	D8
07 RLC	05	DCR I	В	30	SIM		58	MOV			ADD	M			-		cc	Adr
08 -	06	MV≀ E	8Q,8		LXI													
O9   DAD   B   34   INR   M   5F   MOV   E,A   8A   AOC   D   B5   ORA   L   E0   RPO	1 1	RLC						_							-			D8
0A         LOAX B         35         DCR M         60         MOV H,B         8B         ADC E         B6         ORA M         E1         POP E           0B         DCX B         36         MVI M,DB         61         MOV H,C         8C         ADC H         B7         ORA A         E2         JPO           0D         DCR C         37         STC         62         MOV H,D         8D         ADC L         B8         CMP B         E3         XTHL           0D         DCR C         38         —         63         MOV H,D         8D         ADC A         B9         CMP C         E4         CPO           0E         MVI C,D8         39         DAD SP         64         MOV H,H         91         SUB B         BB         CMP C         E4         CPO           0F         RRC         3A         LOA Adr         65         MOV H,H         91         SUB B         BB         CMP C         E4         ANI           10         —         3B         DCX: SP         66         MOV H,H         91         SUB B         BB         CMP L         E8         ANI           11         LXI         D.05         3E <t< td=""><td>1 1</td><td>-</td><td></td><td></td><td></td><td>-</td><td></td><td></td><td></td><td></td><td></td><td></td><td>-</td><td></td><td>н</td><td></td><td></td><td>3</td></t<>	1 1	-				-							-		н			3
08         OCX         B         36         MVI         M.D.8         61         MOV         H,C         8C         ADC         H         B7         ORA         A         E2         JPO         OC         INR         C         37         STC         62         MOV         H,D         8D         ADC         L         B8         CMP         B         E3         XTHL         OC         CMP         B         CMP         C         E4         CPO         D         CMP         C         E4         CPO         D         CMP         C         E4         CPO         D         D         D         CMP         C         E4         CPO         D         D         D         C         E4         CPO         D         D         D         D         CMP         L         CMP         E         E6         ANI         C         CPO         D         D         D         CMP         D         EA         CPO         D	1									- 1		-						
OC	1 1									- 1		-		_				н
OD						M,D8		_										Adr
OE         MVI         C,OB         39         DAD SP         64         MOV H,H         8F         ADC A         BA         CMP D         E5         PUSH E           0F         RRC         3A         LOA Adr         65         MOV H,L         90         SUB B         BB         CMP D         E5         PUSH E           10         —         3B         OCX SP         66         MOV H,M         91         SUB D         BC         CMP H         E7         RST           11         LX1         D,D16         3C         INR A         67         MOV H,M         92         SUB D         BD         CMP H         E7         RST           12         STAX D         3D         DCR A         68         MOV L,B         93         SUB B         BE         CMP H         E8         RPE           12         STAX D         3D         DCR A         68         MOV L,B         93         SUB B         BE         CMP H         E8         RPE           12         STAX D         3D         DCR A         68         MOV L,B         93         SUB B         BE         CMP H         E8         CMP H         E8         AC2         JMP AM	1				STC									_	-			
0F         RRC         3A         LDA Adr         65         MOV         H,L         90         SUB B         BB         CMP E         E6         ANI         10         —         3B         OCX SP         66         MOV         H,M         91         SUB C         BC         CMP H         E7         RST         11         LXI         D,D16         3C         INR A         67         MOV         H,A         92         SUB D         BD         CMP L         E8         RPE           12         STAX O         3D         DCR A         68         MOV         L,C         94         SUB H         BF         CMP L         E8         RPE           13         INX         D         3E         MVI A,O8         69         MOV         L,C         94         SUB H         BF         CMP A         EA         JPE           14         INR         D         3F         CMC         6A         MOV         L,D         95         SUB L         CO         RNZ         EB         XCHG           15         DCR         D         40         MOV B,B         6B         MOV L,L         98         SBB B         C2         JNZ         Adr	1		-		-		4		,					-		1 -		Adr
10			C, <b>O</b> 8												-	- "		Н
11	1 "											-			-			D8
12	1 " }	1						_										4
13	1 ' 1													-	-			
14         INR         D         3F         CMC         6A         MOV         L,D         95         SUB         L         CO         RNZ         EB         XCHG           15         DCR         O         40         MOV         B,B         6B         MOV         L,E         96         SUB         M         C1         POP         B         EC         CPE         J         I         MOV         B,B         B         EO         CPE         J         J         A         C1         POP         B         EC         CPE         J         L         C1         D         A         A         MOV         B,B         B         SBB         B         C2         JNZ         Adr         EE         XRI         I         MOV         L         A         B         SBB         B         C3         JMP         Adr         EB         XRI         I         A         A         A         A </td <td></td> <td></td> <td>-</td> <td></td> <td>-</td> <td></td> <td></td> <td></td> <td></td>			-											-				
15	1 -					80,A		_		- 1				I -	A		i	Adr
16 MVI D.D8 41 MOV B.C 6C MOV L.H 97 SUB A C2 JNZ Adr ED - 17 RAL 42 MOV B.D 6D MOV L.L 98 SBB B C3 JMP Adr EE XRI 1 18 43 MOV B.E 6E MOV L.M 99 SBB C C4 CNZ Adr EF RST 5 19 DAD D 44 MOV B.H 6F MOV L.A 9A SBB D C5 PUSH B FO RP 1A LDAX D 45 MOV B.M 71 MOV M.B 9B SBB E C6 ADI D8 F1 POP 1 1B DCX D 46 MOV B.M 71 MOV M.C 9C SBB H C7 RST 0 F2 JP 1 1C INR E 47 MOV B.A 72 MOV M.D 9D SBB L C8 RZ F3 DI 1 1D DCR E 48 MOV C.B 73 MOV M.E 9E SBB M C9 RET Adr F4 CP 1 1E MVI E.D8 49 MOV C.C 74 MOV M.H 9F SBB A CA JZ F5 PUSH B T0 RP 1 1F RAR 4A MOV C.D 75 MOV M.L AO ANA B CB CB T F6 ORI 1 20 RIM 4B MOV C.E 76 HLT A1 ANA C CC CZ Adr F7 RST 6 21 LXI H.D16 4C MOV C.H 77 MOV M.A A2 ANA D CD CALL Adr F8 RM 1 22 SHLD Adr 4D MOV C.L 78 MOV A.B A3 ANA E CE ACI D8 F9 SPHL 2 23 INX H 4E MOV C.B 73 MOV A.C A4 ANA H CF RST 1 FA JM 1 24 INR H 4F MOV C.A 7A MOV A.D A5 ANA L DO RNC FB EI 1 25 DCR H 50 MOV D.B 7B MOV A.E A6 ANA M D1 POP D FC CM 1 26 MVI H.D8 51 MOV D.C 7C MOV A.L A8 XRA B D3 OUT D8 FE CPI II	1 1	1													_			
17	1 .	(		- 1									_		-			Adr
18	1 - 1	1	שט,ט														1	D8
19	1 1			- 1	_													5
1A         LDAX D         45         MOV B.L         70         MOV M.B         9B         SBB E         C6         ADI DB         F1         POP II           1B         DCX D         46         MOV B.M         71         MOV M.C         9C         SBB H         C7         RST 0         F2         JP	1 1	1	_															3
18         DCX         D         46         MOV B,M         71         MOV M,C         9C         SBB H         C7         RST 0         F2         JP	1 - i	i						_							-		1	PSW
1C         INR         E         47         MOV         B.A         72         MOV         M.D         9D         S8B         L         C8         RZ         F3         DI           1D         DCR         E         48         MOV         C.B         73         MOV         M.E         9E         S8B         M         C9         RET         Adr         F4         CP         F4         CP         F5         PUSH         F5         PUSH         F5         PUSH         F5         PUSH         F5         PUSH         F6         OR1         F5         PUSH         F6         OR1         F6         OR1         F5         PUSH         F6         OR1         F7         RST         F6         OR1         F7         RST         F7         RST         F6         OR1         F7         RST         F7         RST         F8         RM         CC         CC         CZ         Adr         F7         RST         F8         RM         F8         RM         F8	1			-														Adr
1D	1 1	-				•			•-						٠ ا		-	~0.
1E         MVI         E,D8         49         MOV C,C         74         MOV M,H         9F         SBB A         CA         JZ         F5         PUSH F           1F         RAR         4A         MOV C,D         75         MOV M,L         A0         ANA B         CB         —         F6         OR1         C           20         RIM         4B         MOV C,E         76         HLT         A1         ANA C         CC         CZ Adr         F7         RST         C           21         LXI         H,D16         4C         MOV C,H         77         MOV M,A         A2         ANA D         CD         CALL Adr         F8         RM           22         SHLD Adr         4D         MOV C,L         78         MOV A,B         A3         ANA E         CE         ACI D8         F9         SPHL           23         INX         H         4E         MOV C,A         7A         MOV A,C         A4         ANA H         CF         RST 1         FA         JM           24         INR         H         4F         MOV C,A         7A         MOV A,C         A5         ANA L         DO         RNC         FB         EI </td <td> 1</td> <td>t e</td> <td></td> <td></td> <td>-</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>Adr</td> <td></td> <td></td> <td>Adr</td>	1	t e			-										Adr			Adr
1F         RAR         4A         MOV C,D         75         MOV M,L         A0         ANA B         CB         —         F6         OR1         C           20         RIM         4B         MOV C,E         76         HLT         A1         ANA C         CC         CZ Adr         F7         RST         C           21         LXI         H,D16         4C         MOV C,H         77         MOV M,A         A2         ANA D         CD         CALL Adr         F8         RM           22         SHLD Adr         4D         MOV C,L         78         MOV A,B         A3         ANA E         CE         ACI D8         F9         SPHL           23         INX         H         4E         MOV C,A         7A         MOV A,C         A4         ANA H         CF         RST 1         FA         JM           24         INR         H         4F         MOV C,A         7A         MOV A,C         A5         ANA L         D0         RNC         FB         EI           25         DCR         H         50         MOV D,B         7B         MOV A,C         A6         ANA M         D1         POP D         FC         CM			,	-												, ,		PSW
20		3	.,											l .	`			D8
21	20	RIM		48			76		,-	Al	ANA	c		cz	Adr	F7	RST	6
22   SHLD Adr   4D   MOV C,L   78   MOV A,B   A3   ANA E   CE   ACI D8   F9   SPHL	. 1	LXI	H.D16					1	M.A									_
24   INR	22	SHLD	Adr	40			78	MOV	A.B	А3	ANA	E	CE	ACI	D8	F9	SPHL	
24	1 1		3	- 1	_				- 1						1	FA	JM	Adr
26 MVI H,D8 51 MOV D.C 7C MOV A,H A7 ANA A D2 JNC Adr FD 27 DAA 52 MOV D,D 7D MOV A,L A8 XRA 6 D3 OUT D8 FE CPI II		INR I	н	4F						A5	ANA	L	DO	RNC		FB	EI	
27 DAA 52 MOV D,D 70 MOV A,L A8 XRA 6 D3 OUT D8 FE CPI I	25	DCR H	н	50	MOV	D,B	78	MOV	A,E	A6	ANA	м	DI	POP	D	FC	СМ	Adr
	26	MVI I	н,рв	51	MOV	D,C	7C	MOV	A,H	Α7	ANA	A	02	JNC	Adr	FD		
28 - 53 MOV D.E 7E MOV A,M A9 XRA C D4 CNC Adir FF RST	27	CAA		52	MOV	D,D	70	MOV	A.L	A8	XRA	Б	03	OUT	D8	FE .	CPI	D8
	28	-		53	MOV	D,E	7E	MOV	A,M	A9	XRA	С	D4	CNC	`Adı	FF	RST	7
29 DAD H 54 MOV U.H 7F MOV A.A AA XRA D D5 PUSH D	29	DAD	н	54	MOV	D,H	7F	MOV	A,A	AA	XRA	D	D5	PUSH	D			
2A   LHLD Adr   55   MOV D.L   80   ADD   B   AB   XRA E   D6   SUI   D8	2A	LHLD A	Adr	55	MOV	D,L	80	ADD	В	AB	XRA	E	D6	SUI	D8			

D8 = constant, or logical/arithmetic expression that evaluates to an 8 bit data quantity.

Adr = 16-bit address,

Figura No. 6
INSTRUCCIONES EN SECUENCIA DEL CODIGO DE OPERACION

D16 = constant, or logical/arithmetic expression that evaluates to a 16 bit data quantity.

NEW CONDITION CODES V = bit 1 2's complement overflow Underflow (DCX) or overflow (INX) X5 = 5:t 5 X5 = 01:02 - 01:R + 02:R, where Condition to le format 01 \* sign of operand 1, 02 \* sign of operand 2, ٥ R = sign of result. For subtraction and comparisons, X5 AC р replace 02 with 02. RSTV (restart on overflow) If (V): ((SP)-1) = (PCH)DSUB (double subtraction) ((SP)-2) = (PCL) (H)(L) = (H)(L) - (B)(C)(SP) = (SP)-2The contents of register pair B and C are subtracted from the contents of register pair H and L. The result is placed in (PC) = 40 hex If the overflow flag V is set, the actions specified above are register pair H and L. All condition flags are affected. performed; otherwise control continues sequentially. 00001000 (DR) 11001011 (C8) cycles: 10 evoles: 1 or 3 states: 6 or 12 states: addressing: registe addressing: Z, S, P, CY, AC, X5, V register indirect flags: ARHL (arithmetic shift of H and L to the right) SHLX (store H and L indirect through D and E) (H7=H7); (Hn-1) = (Hn) ((D)(E)) = (L) (L7=Ho); (Ln-1) = (Ln); (CY) = (Lo) ((D)(E)+1) = (H)The contents of register pair H and L are shifted right one bit. The contents of register L are moved to the memory location The uppermost bit is duplicated and the lowest bit is shifted into the carry bit. The result is placed in register pair H and L. whose address is in register pair D and E. The contents of register. H are moved to the succeeding memory location. Note: only the CY flag is affected. 11011001 (D9) 00010000 (10) cycles cycles: states: 10 states: addressing: register indirect addressing flags: none flags: JNX5 (jump on not X5) (rotate D and E left through carry) If (not X51: (Dn+1) = (Dn), (Do) = (E7) (CY) = (D7); (En-1) = (En); (Eo) = (CY) (PC) = (byte 3) (byte 2) If the X5 flag is reset, control is transferred to the instruction The contents of register pair D and E are rotated left one whose address is specified in byte 3 and byte 2 of the current position through the carry flag. The low order bit is set equal to the CY flag and the CY flag is set to the value shifted out instruction; otherwise control continues sequentially. of the high-order bit. Only the CY and the V flags are affected. 11011101 (DD) low-order address 00011000 (18) high-order address 2 or 3 cycles: 3 cycles 7 or 10 states. 10 states: addressing: immediate register addressing: none (load H and L indirect through D and E) (load D and E with H and L plus immediate byte)  $\{L\} = \{\{O\}(E)\}$ (D) (E) = (H) (L) + (byte 2)  $(H) = \{(D)(E)+1\}$ The content of the memory location whose address is in D and E, are moved to register L. The contents of the succeeding The contents of register pair H and L are added to the immediate byte. The result is placed in register pair D and E. memory location are moved to register H. Note no condition flags are affected 00101000 1 1 1 0 1 1 9 1 (ED) (28) data cycles cycles 10 states. 10 register indirect addressing immediate register addre-sing flags. flags none JX5 (jump on X5) (load D and E with SP plus immediate byte) (D) (E) = (SPH)(SPL) + (b) te 2) (PC) = (byte 3) (byte 2) If the X5 flag is reset, control is transferred to the instruction The contents of register pair SP are added to the immediate whose address is specified in byte 3 and byte 2 of the current byte. The result is placed in register pair D and E. Note ino condition flags are affected. instruction, otherwise control continues sequentially 1111101 (FD) 00111000 low-order address data high-order address cycles cycles 2 or 3 7 or 10 states 10 states addressing immediate register addressing immediate flags flags. none none

#### 8085A

### 8085A INSTRUCTION SET SUMMARY BY FUNCTIONAL GROUPING Table 4-3

				bestr		·rad	411			Clock(2)					-		Cadal	• 1		
tueceocic	Description	D <sub>7</sub>						01		Cyches	Masononis	Description	07	04			03		B, 0	
AOVE, LOAI	D, AND STORE																	•		<u> </u>
DV:1:2	Move register to register	0	ŧ	D	D	B	S	\$	\$	4	CNC	Call on no carry	1	1	0	1	0	1	0	0
s.# VC	Move register to memory	0	1	1	Ł	0	\$	S	\$	7	CZ	Call on zero	1	1	0	0	1	ı	0	0
V r, <b>M</b>	Move memory to register	0	1	0	0	D	1	1	0	, .	CNZ	Call on no zero	1	1	0	0	0	1		0
/1 <del>1</del>	Move immediate register	0	0	0	0	0	1	1	0	7	CP	Call on positive	1	1	1	1	0	1		0
/i 16	Move immediate memory	0	0	1	1	0	1	1	0	10	CM	Call on minus	1	1	1	1	1	1	0	0
(1 <b>8</b>	Load immediate register	0	0	0	0	0	0	0	1	10	C₽€	Call on parity even	1	1	1	0	1	1	0	0
	Paur B & C										CP0	Call on parity odd	1	1	1	0	0	1	0	0
(I D	Load immediate register	0	0	0	1	0	0	0	1	.10	RETURN									
	Pair O & E Load immediate register		0	t	^		^			10	RET	Return	1	1	0	0	1	0		1
(i H	Paur H & L	0	v	•	0	0	0	0	1	10	RC	Return on carry	1	1	0	1	. 1	0		0
(I SP	Load immediate stack	0	o	1	1	0	۵	a	,	10	RNC	Return on no carry	1	1	0	1	0	0		0
	pointer	•	-		-	•	•	•			RZ	Return on zero	1	•	0	0	1	0		0
AX 8	Store A indirect	0	0	0	0	0	0	1	0	7	RMZ	Return on no zero	1	,	0	0	0	0		0
AX D	Store A indirect	0	0	0	1	0	0	1	0	,	RP	Return on positive	1	1	1	1	0	0		0
AX B	Load A indirect	0	0	0	0	1	0	1	0	,	RU,	Return on minus	1	1	i	1	1	0		Q
AX D	Loed A indirect	0	0	0	1	1	0	1	C	,	RPE	Return on parity even	1	1	1	0	1	0		0
A	Store A direct	0	C	1	1	q	0	1	0	13	RPO	Return on parity odd	1	1	1	0	0	0	0	0
A	Lord A direct	0	0	ŧ	1	1	0	1	0	13	RESTART	_								
LD	Store H & L direct	0	0	ì	0	0	0	1	0	16	RST	Restart	1	1	A	A	A	1	1	;
LD	Load H & L direct	0	0	1	0	1	0	1	0	16	IRPUT/OUT	-	_		_		_	_		
HG	Exchange D & E. H & L	1	Ŧ	ŧ	0	1	0	1	1	4	IM DIE	Input	1		0	1	1	0		1
	Registers										DUT	Output	1	1	0	1	0	0	1	1
ACK DPS												ANO DECREMENT	_		_	_		_	_	_
SH 8	Push register Pair 8 &	1	1	0	0	0	1	0	1	12	INR	lacrement register	0	0	D	0	0	1		0
	C on stack					_		_		4.5	DCR r Imr m	Decrement register	0	0	D	0	0	1	0	
SH D	Push register Pair D & E on stack	'	1	0	1	0	1	0	1	12		Increment memory	0	0	1	1	0	1		0
SH H	Push register Pair H &	,	1	1	٥	0	1	0	1	12	DCR W	Decrement memory	0	0	1	1	0	1	-	1
311 11	L on stack	•	•	•	٠	٠	•	٠	•		IMX B	Increment B & C	0	0	0	0	0	0	;	1
SH PSW	Push A and Flags	1	1	1	1	0	1	0	1	12	INX D	Increment D & E	0	٥	0	,	a	8	1	ì
	on stack											registers	Ī	Ť	•		•	-		
PB	Pap register Pair B &	1	ı	0	0	0	0	0	1	10	INX H	Increment H & L	0	0	1	0	0	0	1	ı
	C off stack											registers								
PD	Pop regetter Pair D &	1	1	0	1	0	0	0	1	10	INX SP	Increment stack pointer	0	0	1	1	0	0	1	1
D 14	E off stack				a	۵	o		1	10	DCX 8	Decrement B & C	0	0	0	0	1	0	1	ı
PH	Pop register Pear H & L off stack	'	,	,	u	v	U	0	•	10	DCX D	Decrement D & E	0	0	0	1	1	0	1	1
PPSN	Pop A and Flags	1	1	1	1	0	0	0	1	10	рсх н	Decrement H & L	0	0	1	0	1	0	1	1
	off stack		•			Ť	-	-			DCX SP	Decrement stack	0	0	1	1	1	0	1	1
HL	Exchange too of	ł	1	1	0	0	0	1	ŧ	16		pointer								
	stack, H & L										ADD				_			_		_
HĘ	H & L to stack pointer	1	ł	1	t	1	0	0	ī	6	ADD r	Add register to A	,	0	0	0	0	S		S
MP											ADC r	Addregister to A with carry	1	0	0	0	1	S	S	S
P	Jump unconditional	1	1	0	0	0	0	3	t	10	ADD M	Add memory to A	1	Đ	0	С	0	1	1	0
	Jump on carry	1	1	0	1	ì	0	1	0	7/10								,	1	-
C	Jump on no carry	1	1	0	1	0	0	ı	0	1/10	ADC M	Add memory to A with carry	3	0	0	0	1	,	'	U
	Jump on zero	1	ţ	0	0	1	0	1	0	7/10	ADI	Add immediate to A	1	1	C	0	0	1	1	0
2	Jump un no zero	1	ŧ	0	0	0	0	1	0	7/10	ACI	Add immediate to A	ı	ı	0	0	1	ı		0
	Jump on positive	1	1	. 1	t	0	0	1	0	7/10		with carry								
	Jump on minus	1	1	1	ŧ	1	0	ŧ	0	7/10	DADB	Add B & C to H & L	0	0	0	0	i	0	0	1
	Jump on parity even	7	1	1	0	1	0	1	0	7/10	DADD	Add D & E to H & L	0	õ	0	1	1	0	0	ŧ
ס	Jump on parity odd	t	1	1	0	0	0	1	0	7/10	DADH	Add H & L to H & L	0	0	ì	0	١.	0	0	1
HL	M.S.L. to program	1	1	1	0	t	0	0	1	6.	DAD SP	Add stack pointer to	0	0	1	1	1	0	0	1
	COUNTRY											нац								
ILL								_			SUBTRACT									
u.	Call unconditional	ł	1	0	0	ī	,	0	•	18	SU8 r	Subtract register	1	0	0	1	0	S	S	S

Figura No. 8
SUMARIO DEL CONJUNTO DE INSTRUCCIONES POR
GRUPOS FUNCIONALES DEL 8085A

#### 8085A

#### 8085A INSTRUCTION SET SUMMARY (Cont'd) Table 4-3

		,					Instruction Code(1)				) Clock(2)				ieun	ctio	Cod	ie(1)			Clock(2)
Maemonic	Description	07	Ds	05	D4	03	Dz	01	Dg	Cycles	Mnemonis	Description	07	Dg	05	04	03	02	D ş	D¢	Cycles
\$88 ,	Subtract register from	1	0	0	į	1	s	s	\$	4	ORI	OR immediate with A	1	1	1	1	0	1	1	0	7
	A with borrow										CPI	Compare immediate	1	1	1	1	1	1	3	0	7
SUB M	Subtract memory	1	0	0	1	0	1	1	0	7		with A									
	from A									_	ROTATE								*		•
\$88 M	Subtract mamory from  A with borrow	1	0	0	1	3	1	1	0	7	RLC	Rotate A left	0	0	0	0	0	1	1	1	4
SUI	Subtract commediate			Λ		٥			0	7	RRC	Rotate A right	0	0	0	0	Ŧ	1	ŧ	ŧ	4
Sui	from A	,	•	U	٠	U	1	'	Ü	,	RAL	Ratate A left through carry	0	0	0	1	0	1	1	1	4
581	Subtract immediate from A with borrow	1	1	0	1	1	,	1	0	7	RAR	Rotate A right through cerry	0	0	0	1	ł	1	1	1	4
LOGICAL											SPECIALS	<b>C4</b> 11 <b>y</b>									
ANA t	And register with A	1	0	1	0	0	S	S	S	4	CMA	Complament A	a	0	1	۵	1	1	,	,	4
XRA r	Exclusive OR register	1	0	1	0	1	S	5	\$	4	STC	Set carry	0	0	1	1	0	1	1	1	4
	with A										CMC	Complement carry	0	0	1	ı	1	1	1	1	4
ORAI	QR register with A	1	0	1	1	0	\$	S	\$	4	QAA	Decimal adjust A	0	۸	ì	n	'n	i	,	,	
CMb.	Compare register with A	1	0	1	1	1	\$	\$	S	4	CONTROL	Ottima tojan A	٠	٠	٠	٠	٠	٠	•		•
ANA M	And memory with A	1	0	1	0	0	1	1	0	7	EI	F - 44 1									
XRA M	Exclusive OR memory	1	0	1	0	1	1	1	0	7	1 -	Enable Interrupts	1	,	'	1	1	0	1	1	4
	with A										DI	Disable Interrupt	1	1	1	1	0	0	1	1	4
ORA M	DR memory with A	1	0	1	1	0	1	1	0	7	NOP	No-operation	0	0	0	0	0	0	0	0	•
CMP M	Compare memory with A	. 1	0	1	1	1	1	1	0	7	HLT	Hall	0	1	1	ı	0	1	1	0	5
ANI	And immediate with A	٠,	1	1	0	0	1	ı	0	7	NEW 8085A	INSTRUCTIONS									
XR)	Exclusive OR immediate	1		1	0	1	1		0	7	RIM	Read Interrupt Mask	3	0	1	0	0	0	0	0	4
*****	with A		•	•	•	·	•	•	•	•	SIM	Set Interrupt Mask	0	0	1	ī	0	0	C	J	4

NOTES, 1, BBS or SSS: 8 000, C 001, D 010, E 011, H 100, L 101, Memory 110, A 111.

Figura No. 9
CONTINUACION DEL SUMARIO DE INSTRUCCIONES
POR GRUPOS FUNCIONALES

<sup>2.</sup> Two possible cycle times, (6/12) indicate instruction cycles dependent on condition flags.

<sup>\*</sup>All prinemonies copyright Intel Corporation 1977

X RESET OU SO SI TRA RST 7. RST 6. RST 5. INT INT AD AD	0 0 4 37 D CLK (OUT) 0 0 5 36 D RESET IN 10 6 35 D READY 1.5 0 7 34 D IO/M 1.5 0 8 33 D S1 1.5 0 9 32 D RD 1.6 0 8085A 31 D WR	Symbol  RD (Output, 3-etate)	Function  S1 can be used as an advanced R/W status. IO/M,S0 and S1 become valid at the beginning of a machine cycle and remain stable throughout the cycle. The falling edge of ALE may be used to latch the state of these lines.  READ control: A low level on RD indicates the selected memory or I/O device is to be read and that the Data Bus is available for the data transfer, 3-stated during Hold and Halt modes and during RESET.
AD AD AD Vs	95   17   24   1 A11 96   18   23   1 A10 97   19   22   1 A9	WR (Output, 3-etato)	WRITE control: A low level on WR indicates the data on the Data Bus is to be written into the selected memory or I/O location. Data is set up at the trailing edge of WR. 3-stated during Hold and Halt modes and during RESET.
8085A FUNC	TIONAL PIN DEFINITION cribes the function of each pin:	READY (Input)	If READY is high during a read or write cycle, it indicates that the memory or peripheral is ready to send or receive data. If READY is low, the cpu will wait an integral number of clock
As-A15 (Output, 3-state)	Address Bus: The most significant 8 bits of the memory address or the 8		cycles for READY to go high before completing the read or write cycle.
	bits of the I/O address, 3-stated dur- ing Hold and Halt modes and during RESET.	HOLD (Input)	HOLD indicates that another master is requesting the use of the address and data buses. The cpu, upon re-
AD <sub>0-7</sub> (input/Output, 3-etate)	Multiplexed Address/Data Bus: Lower 8 bits of the memory address (or I/O address) appear on the bus during the first clock cycle (T state) of a machine cycle. It then becomes the data bus during the second and third clock cycles.		ceiving the hold request, will relinquish the use of the bus as soon as the completion of the current bus transfer. Internal processing can continue. The processor can regain the bus only after the HOLD is removed. When the HOLD is acknowledged, the Address, Data, RD, WR, and IO/M
ALE (Output)	Address Latch Enable: It occurs during the first clock state of a machine cycle and enables the address to get latched into the on-chip latch of peripherals. The falling edge of ALE is set to guarantee setup and hold times for the address information. The falling edge of ALE can also be used to strobe the status information. ALE is	HLDA (Output)	lines are 3-stated.  HOLD ACKNOWLEDGE: Indicates that the cpu has received the HOLD request and that it will relinquish the bus in the next clock cycle. HLDA goes low after the Hold request is removed. The cpu takes the bus one half clock cycle after HLDA goes low.
S <sub>0</sub> , S <sub>1</sub> , and IO/M (Output)	never 3-stated.  Machine cycle status:  10/M S <sub>1</sub> S <sub>0</sub> Status  0 0 1 Memory write  0 1 0 Memory read  1 0 1 I/O write  1 1 0 I/O read  0 1 1 Opcode fetch  1 1 1 Interrupt Acknowledge  0 0 Hait  X X Hotd	INTR (Input)	INTERRUPT REQUEST: is used as a general purpose interrupt. It is sampled only during the next to the last clock cycle of an instruction and during Hold and Hall states. If it is active, the Program Counter -PC will be inhibited from incrementing and an INTA will be issued. During this cycle a RESTART or CALL instruction can be inserted to jump to the interrupt service routine. The INTR is enabled and disabled by software. It is dis-

abled by Reset and immediately after

an interrupt is accepted.

X X Reset

X = unspecified

\* = 3-state high impedance

#### 8085A/8085A-2

#### 8085A FUNCTIONAL PIN DESCRIPTION (Continued)

Symbol	Function	Symbol	Function
INTA (Output)	INTERRUPT ACKNOWLEDGE: Is used instead of (and has the same timing as) RD during the Instruction cycle after an INTR is accepted. It can be used to activate the 8259 Interrupt chip or some other interrupt port.		Schmitt-triggered input, allowing connection to an R-C network for power-on RESET delay. The cpu is held in the reset condition as long as RESET IN is applied.
RST 5.5 RST 6.5 RST 7.5 (Inputs)	RESTART INTERRUPTS: These three inputs have the same timing as INTR except they cause an internal RESTART to be automatically inserted.	RESET OUT (Output)	Indicates cpu is being reset. Can be used as a system reset. The signal is synchronized to the processor clock and lasts an integral number of clock periods.
	The priority of these interrupts is ordered as shown in Table 1. These interrupts have a higher priority than INTR. In addition, they may be individually masked out using the SIM instruction.	X <sub>1</sub> , X <sub>2</sub> (Input)	X <sub>1</sub> and X <sub>2</sub> are connected to a crystal, LC, or RC network to drive the internal clock generator. X <sub>1</sub> can also be an external clock input from a logic gate. The input frequency is divided by 2 to
TRAP (Input)	Trap interrupt is a nonmaskable RE- START interrupt. It is recognized at		give the processor's internal oper- ating frequency.
(	the same time as INTR or RST 5.5-7.5. It is unaffected by any mask or Inter- rupt Enable. It has the highest priority	CLK (Output)	Clock Output for use as a system clock. The period of CLK is twice the X <sub>1</sub> , X <sub>2</sub> input period.
RESET IN (Input)	of any interrupt. (See Table 1.)  Sets the Program Counter to zero and resets the Interrupt Enable and HLDA flip-flops. The data and address buses.	SID (Input)	Serial input data line. The data on this line is loaded into accumulator bit 7 whenever a RIM instruction is executed.
	and the control lines are 3-stated dur- ing RESET and because of the asyn- chronous nature of RESET, the pro- cessor's internal registers and flags	SOD (Output)	Serial output data line. The output SOD is set or reset as specified by the SIM instruction.
	may be altered by RESET with unpre-	Vcc	+5 voit supply.
	dictable results. RESET IN is a	V <sub>SS</sub>	Ground Reference

TABLE 1. INTERRUPT PRIORITY, RESTART ADDRESS, AND SENSITIVITY

Name	Priority	Address Branched To (1) When Interrupt Occurs	Type Trigger
TRAP	1	24H	Rising edge AND high level until sampled
AST 75	2	3СН	Rising edge latched
RST 6.5	3	34H	High level until sampled
RST 5.5	4	2CH	High level until sampled
INTR	5	See Note 2.	High level until sampled.

#### NOTES:

- 1) The processor pushes the PC on the stack before branching to the indicated address.
- (2) The address branched to depends on the instruction provided to the cou when the interrupt is acknowledged

8085A/8085A-2

TABLE 6. A.C. CHARACTERISTICS

 $T_A = 0^{\circ}C$  to  $70^{\circ}C$ ;  $V_{CC} = 5V \pm 5\%$ ;  $V_{SS} = 0V$ 

Symbol	Parameter	808	5A <sup>[2]</sup>	8085 (Prelir	Unite	
·		Min.	Max.	Min.	Max.	
toyo	CLK Cycle Period	320	2000	200	2000	ns
t <sub>1</sub>	CLK Low Time	80		40		ns
12	CLK High Time	120		70		ns
tr.tr	CLK Rise and Fall Time		30		30	ns
txkR	X <sub>1</sub> Rising to CLK Rising	30	120	30	100	ns
txxr	X <sub>1</sub> Rising to CLK Falling	30	150	30	110	ns
tac	A <sub>8-15</sub> Valid to Leading Edge of Control <sup>[1]</sup>	270		115		ns
TACL	A <sub>0-7</sub> Valid to Leading Edge of Control	240		115		ns
tad	A <sub>0-15</sub> Valid to Vatid Data In		575		350	ns
lafr	Address Float After Leading Edge of READ (INTA)		0		0	ns
tal	A <sub>8-15</sub> Valid Before Trailing Edge of ALE <sup>[1]</sup>	115		50		ns
TALL	A <sub>0-7</sub> Valid Before Trailing Edge of ALE	90		50		ns
TARY	READY Valid from Address Valid		220		100	ns
tca .	Address Aa-A <sub>15</sub> Valid After Control	120		60		ns
tcc	Width of Control Low · RD, WR, INTA: Edge of ALE	400		230		ns
tcı	Trailing Edge of Control to Leading Edge of ALE	50		25		ns
tow	Data Valid to Trailing Edge of WRITE	420		230		ns
THABE	HLDA to Bus Enable		210		150	ns
THABE	Bus Float After HLDA		210		150	ns
THACK	HLDA Valid to TRailing Edge of CLK	110		40		ns
thoh	HOLD Hold Time	0		0		ns
thos	HOLD Setup Time to Trailing Edge of CLK	170		120		ns
UNH	INTR Hold Time	0		0		ns
tins	INTR, RST, and TRAP Setup Time to Falling Edge of CLK	160		150	 	ns
1LA	Address Hold Time After ALE	100		50		ns
luc	Trailing Edge of ALE to Leading Edge of Control	130		60		ns
TECK	ALE Low During CLK High	100		50		ns
t <sub>LDR</sub>	ALE to Valid Data During Read		460		270	ns
LOW	ALE to Valid Data During Write		200		120	ns
fil	ALE Width	140		80		ns
TLRY	ALE to READY Stable		110		30	ns

Figura No. 12 CARACTERISTICAS DE A.C.

#### 8085A/8085A-2

#### TABLE 6. A.C. CHARACTERISTICS (Cont.)

Symbol	Parameter	808	5A <sup>[2]</sup>	8085 (Prelin	Unit	
		Min.	Max.	Min.	Max.	
TRAE	Trailing Edge of READ to Re-Enabling of Address	150		90		ns
tap	READ (or INTA) to Valid Data		300		150	ns
tav	Control Trailing Edge to Leading Edge of Next Control	400		220		ns
tRDH	Data Hold Time After READ INTA [7]	0		0		ns
<b>IRYH</b>	READY Hold Time	0		o		ns
tays	READY Setup Time to Leading Edge of CLK	110		100		ns
two	Data Valid After Trailing Edge of WRITE	100		- 60		ns
twoL	LEADING Edge of WRITE to Data Valid		40		20	ns

#### Notes:

- 1. As-A1s address Specs apply to IO/M. So, and S1 except As-A1s are undefined during T4-T6 of OF cycle whereas IO/M, So, and S1 are stable.
- 2. Test conditions: tcyc = 320ns (8085A)/200ns (8085A-2); CL = 150pF.
- For all output timing where C<sub>L</sub> = 150pF use the following correction factors: 25pF ≤ C<sub>L</sub> < 150pF: -0.10 ns/pF 150pF < C<sub>L</sub> ≤ 300pF: +0.30 ns/pF
- 4. Output timings are measured with purely capacitive load.
- 5. All timings are measured at output voltage  $V_L = 0.8V$ ,  $V_H = 2.0V$ , and 1.5V with 20ns rise and fall time on inputs.
- 8. To calculate timing specifications at other values of toyo use Table 7.
- 7. Data hold time is guaranteed under all loading conditions.



### Figura No. 13 CONTINUACION CARACTERISTICAS DE A.C.

#### TABLE 4. ABSOLUTE MAXIMUM RATINGS\*

Ambient Temperature Under Bias 0°C to 70°C
Storage Temperature
Voltage on Any Pin
With Respect to Ground0.5V to +7V
Power Dissipation 1.5 Watt

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied Exposure to absolute maximum rating conditions for extended periods

#### TABLE 5. D.C. CHARACTERISTICS

 $(T_A = 0^{\circ}C \text{ to } 70^{\circ}C : V_{CC} = 5V \pm 5\% : V_{CC} = 0V : \text{ unless otherwise specified})$ 

Symbol	Parameter	Min.	Max.	Units	Test Conditions
V <sub>IL</sub>	Input Low Voltage	-0.5	+0.8	٧	-
V <sub>tH</sub>	Input High Voltage	2.0	V <sub>CC</sub> ·+0.5	٧	
Vol	Output Low Voltage		0.45	٧	i <sub>OL</sub> = 2mA
V <sub>ОН</sub>	Output High Voltage	2.4		٧	I <sub>OH</sub> = -400μA
СС	Power Supply Current		170	mA	,
IL.	Input Leakage		±10	μΑ	Vin = VCC
LO	Output Leakage		±10	μΑ	0.45V < V <sub>out</sub> < V <sub>CC</sub>
V <sub>ILR</sub>	Input Low Level, RESET	-0.5	+0.8	٧	
V <sub>I HR</sub>	Input High Level, RESET	2.4	V <sub>CC</sub> +0.5	V	
V <sub>H</sub> Y	Hysteresis, RESET	0,25		٧	

PROGRAMA SIMULADOR DEL MICROPROCESADOR 8085. Generalidades.

La simulación es una área de la técnica moderna que se emplea frecuentemente como una herramienta muy útil en el diseño de sistemas. Mediante ésta y con ayuda de diversos modelos, se simula el comportamiento real de sistemas que caben dentro de todas las actividades humanas.

Dentro de la Ingeniería se pueden simular sistemas de todo tipo, por ejemplo: se hacen simulacros de presas para descubrir los fenómenos asociados a éstas y después poder construir una presa confiable, se efectúan modelos a escala de sistemas mecánicos para probar sus capacidades y limitaciones, o se simula el comportamiento de un dispositivo electrónico mediante el uso de modelos que se asemejan al dispositivo real en cuanto a su comportamiento se refiere.

Actualmente la simulación con avuda de las computadoras tiene un gran auge debido a las ventajas inherentes a éstas.

En la Ingeniería Electrónica este hecho ha sido de gran utilidad, pues se ha podido diseñar en base a la simulación de dispositivos como transistores, capacitores, resistencias, etc. Además, se pueden simular circuitos completos que de esta manera pue den ser estudiados más fácilmente sin la necesidad de complicados cálculos hechos a mano que nos llevarían una cantidad enorme de tiempo y esfuerzo.

En el presente trabajo se hace la simulación de un sistema - electrónico digital que en la última década ha tenido un desarro llo extraordinario debido a sus innumerables ventajas: el microprocesador.

En las siguientes secciones se hará una descripción del trabajo desarrollado, la secuencia del mismo, los problemas para efectuar la simulación y las características y limitaciones del simulador finalmente logrado.

Establecimiento del Problema.

El objetivo de este trabajo, como se había mencionado al principio del mismo, es el de realizar un programa de computadora para la minicomputadora PDP-11/40 que simule el funcionamiento del microprocesador Intel 8085.

Este programa simulador tendrá como entrada un archivo en disco con código objeto para el microprocesador 8085 y ofrecerá a su salida el estatus del microprocesador después que se haya ejecuta do cada instrucción del código objeto de entrada.

Además deberá contar con una serie de comandos por medio de la cual el usuario podrá programar el número de instrucciones a ejecutar, la dirección de inicio del programa simulado y el modo de operación, es decir, si debe imprimir el estatus del micropro cesador después de ejecutar cada instrucción o sólo imprimir el estatus final al término del total de instrucciones.

En vista de lo anterior, se planteó como necesidad inicial el conocer perfectamente cada una de las dos partes que iban a inter venir en el proyecto, es decir conocer el funcionamiento y el con junto de instrucciones de cada una de ellas, así como la relación existente entre las mismas.

Por un lado, se estudiaron el total de instrucciones que realiza el microprocesador 8085A y cómo afectan éstas al estatus del mismo; y por el otro, el conjunto de instrucciones de la PDP-11/40 y la forma en que éstas pudieran simular el comportamiento del primero.

Después de haber realizado lo anterior, se llegó a la forma de solución que se presenta en las siguientes secciones.

Estructura del Programa.

En la figura No. 15 de la siguiente hoja, se presenta un dia grama de flujo donde se puede apreciar en forma general, el desarrollo del algoritmo propuesto para este trabajo.

Después de haber inicializado el estatus del microprocesador simulado, lo primero que se realiza es pasar el archivo de disco que contiene el código de operación de un programa desarrollado para el 8085, a una porción de memoria dentro del programa simulador denominada BUFFER.

Los caracteres almacenados en BUFFER están codificados en - ASCII, por lo que será necesario entonces tomar cada uno de los códigos de operación y convertirlos a hexadecimal, ya que éste es el código con el que trabaja el 8085. Al mismo tiempo, se - checa la validez de la sintaxis, es decir que el opcode contenga exclusivamente caracteres hexadecimales.

Después de esta etapa de decodificación, el código de opera ción es transferido a la memoria simulada del 8085, a partir de la dirección indicada por el usuario.

Cualquier error ocurrido durante el desarrollo de los pasos anteriores, será indicado por el programa y en caso de ser necesario se terminará la simulación para que se corrija el error correspondiente.

A continuación, se toma el opcode de la instrucción a ejecu-




Figura No. 15 DIAGRAMA DE FLUJO DEL PROGRAMA SIMULADOR

tar que puede tener cualquier valor comprendido entre 00 y FF he xadecimal, ya que el 8085 tiene un total de 256 instrucciones.

De acuerdo a este valor y con ayuda de una tabla de direcciones, se salta a la rutina correspondiente al código de entrada.

En esta rutina se encuentra propiamente la simulación de la instrucción que se desarrollaría en el 8085 para el código de - operación especificado.

Inmediatamente después de ejecutar la rutina, se pasa a otra que nos imprimirá el estatus del microprocesador simulado para posteriormente tomar el siguiente código de operación y efectuar la siguiente instrucción del programa.

Esta secuencia continúa hasta que se ejecuten todas las instrucciones del programa objeto inicialmente almacenado en disco, tras de lo cual se dará por terminado el programa simulador mostrando el estatus final del microprocesador simulado.

Como se ve, la filosofía general del simulador es bastante sencilla y el problema principal estriba en la simulación de cada una de las instrucciones del 8085.

En la siguiente sección se hará una descripción de los problemas principales que se encontraron durante el desarrollo del programa simulador.

Problemas de Simulación.

El primer obstáculo que se presentó para desarrollar el programa simulador fue el hecho de pasar el archivo de disco a la memoria del programa. Este problema se resolvió gracias a la ayu da de las pseudoinstrucciones .LOCK, .FETCH, .LOOKUP y .READW - ("Programmed Requests"), las cuales definen ciertos parámetros

como son: el nombre del dispositivo empleado (en este caso el disco 9), el número del canal por donde se va a efectuar la transición, el nombre del programa objeto, la cantidad de datos para - leer, etc.

Después de efectuadas estas operaciones, el archivo que contiene el código de operación del programa objeto, es almacenado en una porción de memoria del programa simulador denominada BU-FFER. Nótese que, puesto que cada caracter producido por el teletipo está codificado en ASCII y requiere de un byte para representarlo, cada palabra del BUFFER consistente en 2 bytes, corresponderá a un byte de instrucción del 8085.

Otro de los problemas que se presentaron, fue la representación de los registros del 8035. Estos registros son de una longitud de un byte, a excepción del program counter y el stack pointer, por lo tanto todas las instrucciones referentes a los regis
tros deberían efectuarse en forma de bytes por la PDP. Puesto que
la PDP trabaja por lo general con palabras de 16 bits para tener
direccionamiento par, se decidió representar a los registros del
A al L del 8085 en una palabra (16 bits) de la memoria de la PDP
cada uno. De esta manera, se trabajó sólo con la parte menor de
la palabra y manteniendo un valor binario de cero en el byte mayor de la palabra.

Para representar el program counter del 8085, se eligió el registro Rl de la PDP y para representar el stack pointer se tomó el registro R2. Además se utilizó el registro R4 como contador del número de instrucciones a ejecutar y el registro R3 como apuntador o índice para saltar a la rutina de simulación de instrucción correspondiente. De esta manera, los registros RO y R5 -

se utilizaron como registros de propósito general durante el programa simulador. Finalmente, los registros R6 y R7 fueron utilizados de acuerdo a su función específica dentro de la PDP como apuntador del stack y contador del programa respectivamente.

Uno de los problemas mayores que se presentaron fue la simulación de las banderas. Primero, por la diferencia entre las de la PDP y las del 8085, ya que la PDP sólo tiene 4 banderas que son: N (signo), Z (cero), V (sobreflujo) y C (acarreo), mientras que el 8085, tomando en cuenta las 2 banderas mencionadas en un artículo de la revista Electronics (ver Bibliografía), cuenta con un total de 7 banderas que son: S (signo), Z (cero), X5 (sobreflujo en incrementos), AC (acarreo auxiliar), P (paridad), V (sobreflujo) y CY (acarreo). Y por otro lado, porque la posición de las banderas no era la misma dentro de la palabra que las con tenía a unas y otras.

Además, al efectuar la simulación se desarrollaban instrucciones que afectaban irremediablemente el estado de las banderas, por lo tanto las banderas de la PDP no podían servir para representar sus equivalentes del 8085.

Lo anterior se resolvió implementando rutinas que modifican el estatus de las banderas simuladas, contenidas en un byte específico de la memoria denominado PSW. Estas rutinas prueban el estado del resultado obtenido y de acuerdo a éste colocan las banderas al valor que les corresponde.

Lo anterior se cumple para la mayoría de las banderas simuladas excepto para V y CY, las cuales se colocan en el estado de sus análogas V y C de la PDP inmediatamente después de efectuada la instrucción para no afectar el estado de estas últimas. Otro de los problemas principales que se presentó, fue la simulación de la memoria del 8085. Esto se resolvió apartando un bloque de palabras dentro del programa simulador. El espacio de este bloque denominado MEMORY es el que se utiliza entonces, como la memoria direccionada por el 8085.

Dentro de esta memoria se almacena el código de operación del programa objeto ya decodificado de ASCII a hexadecimal, a partir de la localidad que indique el usuario. Además, el apuntador del stack simulado siempre deberá contener una dirección que caiga dentro de este espacio de memoria. Inicialmente, el stack pointer (SP) es cargado con la dirección mayor de la memoria, pero esta dirección puede modificarse a los deseos del usuario por medio de las instrucciones del programa objeto.

El simulador no distingue entre datos y direcciones o espacio de stack, por lo tanto toca al usuario preveer problemas respecto a esto dentro de su programa objeto.

Por otro lado, el program counter simulado (PC) debe apuntar siempre dentro del espacio de memoria a partir del inicio del - programa. Nótese que existe un direccionamiento relativo ya que la dirección de inicio de MEMORY, que tendrá determinado valor, corresponderá a la dirección 0000 de la memoria simulada.

Capacidades, Características y Limitaciones.

A continuación se ennumeran las características propias del programa simulador que finalmente fue desarrollado.

-En primer término, como se indicó antes, eltamaño del BUFFER que recibe el archivo de disco tiene una capacidad máxima de 270 palabras que equivalen a 256 bytes de instrucción, más 14 pala-

bras disponibles donde poder meter caracteres como carriage return y line feed, cuya función es únicamente la de permitir un arreglo práctico y fácil de apreciar en la pantalla, del código objeto.

Esta magnitud del BUFFER podría modificarse de acuerdo a las necesidades del usuario, por ejemplo cuando las instrucciones del programa objeto incluyen instrucciones de salto que producen lazos múltiples y aumenten la cantidad de instrucciones necesarias para cubrir el programa.

-Por otro lado, se implementó una rutina por medio de la cual el programa simulador proporciona al usuario la facilidad de escoger el número de instrucciones a ejecutar, el modo de obtener el estatus del microprocesador y la dirección de inicio del programa objeto. En la siguiente sección se verá con detalle la forma de utilizar esta rutina.

-Para representar el estatus del microprocesador simulado, se toman en cuenta los registros del mismo, estos son: el registro A o acumulador, los registros pares BC, DE y HL, el registro de banderas o "processor status word" (PSW), el program counter (PC) y el stack pointer (SP). Además se indica el contenido de los 2 bytes situados en la parte alta del stack y el contenido de la memoria direccionada por el registro par HL.

-Cualquier error en el procesamiento del archivo de disco, la entrada de comandos o la decodificación, se indica visualmente especificando el tipo de error cometido y tomando las medidas necesarias hasta que la causa del error desaparezca.

-En el paquete de rutinas para simular las instrucciones del 8085, se incluyeron aquellas especificadas en el artículo de E-

lectronics mencionado, que suman un total de 10. Por lo tanto - cualquier código de operación comprendido entre 00 y FF es válido para el archivo en disco.

-Hubo 6 instrucciones que no se simularon, que son: EI, DI, SIM, RIM, IN port y OUT port, ya que éstas tienen que ver con el hardware del sistema y no afectan a las variables mostradas como estatus del microprocesador. Sin embargo, en investigaciones posteriores se ve la factibilidad de poder hacerlo y así tener una simulación exacta del 5085.

-Para las operaciones con memoria, se dispone de 4096 bytes que son apartados inicialmente dentro de la memoria de la PDP. Note que lo anterior delimita el direccionamiento de memoria a los valores hexadecimales comprendidos entre 0000 y OFFF.

-Finalmente, el tamaño de la memoria utilizada en la PDP para contener al programa simulador es de 14,801 bytes, por lo tanto se ve la posibilidad de ampliar el tamaño de la memoria simulada para cubrir el direccionamiento completo del 8085 y/o añadir rutinas que ayuden a simular en forma total el microprocesador.

Instrucciones de Manejo.

-El primer paso que se debe dar para poder utilizar el programa simulador almacenado en la minicomputadora PDP-11/40 de la DEPFI, es editar el programa objeto y guardarlo en el disco O con
el nombre RKO:FERNA.OBJ.

Para que el archivo sea correcto, deben almacenarse en forma secuencial las instrucciones codificadas en hexadecimal y deberá ponerse siempre el símbolo "/" al final del programa. Además de los caracteres mencionados sólo es permitido el uso de carriage

return-line feed con objeto de poder ordenar el archivo de una manera práctica y objetiva.

El número máximo de instrucciones de un byte es de 256. Si se utilizan instrucciones de 2 o 3 bytes recuerde sólamente que no debe sobrepasar el máximo de 256 bytes, es decir 512 caracteres hexadecimales.

-A continuación corra el programa simulador denominado RK1: JFGNC.333. El simulador imprimirá los encabezados y después el aviso de espera de comandos.

Los comandos deben especificarse por medio del teletipo de la siguiente manera:

## YXXX/M/YYYY 2

donde XXX se refiere al número de instrucciones a ejecutar y pue de tener un valor decimal comprendido entre 000 y 256 inclusive; M indica el modo de operación y sólo puede tomar 2 valores 0 o 1, y YYYY que indica la dirección de inicio del programa objeto, pu diendo sólamente tener valores comprendidos entre 0000 y 0500 he xadecimales.

La variable M con un valor cero (0), indica que el programa debe dar el estatus del 8085 inmediatamente después que se haya efectuado cada una de las instrucciones. Con un valor de uno (1), el programa sólo imprimirá el estatus final del 8085 después de haber efectuado el total de instrucciones especificadas en XXX o al término del programa si éste ocurre antes.

Cualquier variación a la sintaxis de los comandos, representará un error que será indicado por el programa para luego esperar una nueva secuencia de comandos correcta, tras de lo cual pasará a desarrollar las instrucciones del programa objeto hasta

finalizar.

Cada vez que se efectúe una instrucción, el simulador imprimirá el mnemónico de ésta y al finalizar el programa se im
prime el mensaje de "fin de la simulación", pasando el control
de la máquina al programa monitor.

El estatus inicial del microprocesador simulado se coloca con los registros A, BC, DE, HL y PSW a un valor cero, PC (R1) con la dirección inicial del programa objeto en la memoria, SP (R2) con la dirección inmediata superior al fin del bloque de memoria de 4096 bytes y el contenido del stack pointer y la localidad de memoria direccionada por HL serán aleatorios.

Finalmente, cabe hacer la aclaración que las instrucciones HLT y NOP se modificaron ligeramente con el fin de hacerlas útiles en el desarrollo del programa. Cuando se simula la instrucción HLT, se detiene la ejecución de instrucciones, se imprime el estatus del microprocesador hasta ese momento y el programa espera que el usuario teclee un carriage return para continuar ejecutando las siguientes instrucciones.

La instrucción NOP se utiliza como indicación de terminación del programa, por lo tanto al encontrarse en la memoria el correspondiente código el programa lo interpretará como la última instrucción imprimiendo el estatus final del microprocesador y dando por terminada la simulación.

Los pasos descritos en esta sección deben repetirse en forma secuencial si se desea volver a correr el programa o algún otro, para lo cual se requeriría cargar este último en un archivo del disco O como se indica al principio.

En la última parte de este trabajo se muestra una copia del

programa completo, donde aparecen algunos comentarios laterales que pueden servir de ayuda para comprender la secuencia de operaciones desarrolladas; y algunos ejemplos prácticos de aplicación del mismo.

## CONCLUSIONES.

El programa simulador planteado originalmente como el objetivo de este trabajo fue desarrollado en la Minicomputadora -- PDP-11/40 perteneciente al Laboratorio de Cálculo Automatizado para el Diseño de la DEPFI y corrió satisfactoriamente simulando la operación del 8085.

Salvo algunas excepciones, se logró simular la mayor parte de las instrucciones del 8085 y también se logró visualizar y comprender más objetivamente el funcionamiento tanto de la PDP como del microprocesador 8085.

Se ve la necesidad de implementar instrucciones tales como las de interrupción, interface con periféricos y control de éstas, con lo cual se simularía en forma total el microprocesador. Asimismo, aprovechar al máximo la capacidad de direccionamiento de 64K del 8085 y la alternativa de poder simular programas de más de 256 instrucciones.

Se creó una fuerte inquietud para seguir investigando en es ta interesante área y aplicar el método de simulación sobre otro tipo de microprocesadores o sistemas afines.

Por otro lado, se comprueba el planteamiento original de bus car la simulación como un método de reducir el costo en la imple mentación de sistemas de desarrollo basados en microprocesadores,

sobretodo cuando ya se dispone de un sistema de cómputo como en este caso lo es la PDP 11/40.

Finalmente, se vislumbra una amplia aplicación para la simulación de microprocesadores, como herramienta para el diseño de sistemas digitales. BIBLIOGRAFIA.

- Intel Corporation, MCS-85 USER'S MANUAL.
  September 1978.
- Richard H. Eckhouse Jr. & L. Robert Morris, MINICOMPUTER SYS-TEMS. Organization, Programming and Applications (PDP-11). Second Edition, Prentice Hall, 1979.
- John J. Donovan, <u>SYSTEMS PROGRAMMING</u>.

  New York, McGraw-Hill, 1972.
- Wolfgang Dehnhardt & Villy M. Sorensen, <u>UNSPECIFIED 8085 OP-CODES ENHANCE PROGRAMMING</u>.

"Electronics", January 18, 1979.

- Digital Equipment Corporation, RT-11 SYSTEM REFERENCE MANUAL.

  1976.
- Digital Equipment Corporation, <u>PDP-11 PROCESSOR HANDBOOK</u>.

  1975.

```
"PROGRAMA SIMULADOR DEL MICROPROCESADOR 8085"
              AUTOR: JOSE FERNANDO GARCIA NUNEZ CANO.
       DIVISION DE ESTUDIOS DE POSGRADO DE LA FACULTAD DE INGENIERIA
                     UNAM-1981
.TITLE SIMULADOR DEL INTEL 8085
.MCALL .. V2.., . REGDEF, . TTYIN, . TTYOUT, . TTINR
.MCALL .FRINT, .EXIT, .LOCK, .FETCH, .LOOKUP, .READW
.. V2..
. REGDEF
       RUTINA QUE DA INSTRUCCIONES PARA LEER UN ARCHIVO DE DISCO
META1:
       .LOCK
       .FETCH #HUECO, #DISCO
       BCS ERFTCH
       .LOOKUP #AREA,#5,#FILINP
       BCC META2
       TSTB @#52
       BNE ERLKEN
       .FRINT #ELOOKO
       .EXIT
       RUTINAS PARA MARCAR ERRORES EN EL PROCESAMIENTO DEL DISCO
ERFTCH: .PRINT #EFETCH
       .EXIT
ERLKFN: .PRINT #ELOOK1
       .EXIT
ERREAD: CMPB @#52,#1
       BEQ ERREHW
      BHI ERREFN
       .FRINT #ERREAO
       .EXIT
ERREHW: .PRINT #ERREA1
       •EXIT
ERREFN: .PRINT #ERREA2
       .EXIT
      RUTINA QUE LEE EL ARCHIVO E IMPRIME ENCABEZADOS
META2:
       .READW #AREA,#5,#BUFFER,#270.,#0
       BCS ERREAD
       *PRINT #ENCAB1
                            #Imprime encabezados.
       .PRINT #SIGREN
       .PRINT #ENCAB2
```

O

C

(

1

(

```
.PRINT #SIGREN
.PRINT #ENCAB3
.FRINT #SIGREN
.PRINT #ENCAB1
.FRINT #SIGREN
```

JSR PC, SINTXO ADD ROOR1 CMP R1,#7400 BHI ERR1

ADD #MEMORY,R1

```
MOV #META1,SP
                RUTINA QUE ESPERA LOS COMANDOS
        .PRINT #TEXTO1
                                 ¡Imprime aviso de espera de comandos.
        .PRINT #TEXTO2
                                 ¿Limpia el buffer del teletipo.
LIMPIA: .TTINR
        BCC LIMPIA
        .TTYIN
                                 ¿Espera el primer caracter.
        JSR PC,SINTX1
                                 Checa la sintaxis y convierte a binario.
        MOV ROVR5
        MUL #100.785
                                 ¡Lè da el valor de centenas.
        .TTYIN
                                 ¡Espera el segundo caracter.
                                 #Checa la sintaxis y convierte a binario. (
        JSR PC, SINTX1
        MOV ROPR3
        MUL #10.,R3
                                 ¡Le da el valor de decenas.
        ADD R3,R5
                                 ¡Suma decenas y centenas.
        .TTYIN
                                 ¡Espera el tercer caracter.
        JSR PC, SINTX1
                                 ¡Checa que sea numero.
        ADD RO,R5
                                 70btiene el No. de instrucciones.
        CMP R5,#256.
                                 Comprueba que no sea mayor de 256 y si
        BHI ERR1
                                 ilo es manda mensaje de error.
        INC R5
        MOV R5,R4
                                 ¡Inicializa el contador de instrucciones.
                                 Espera el caracter "/" y si no es el si-
        .TTYIN
        CMPB RO,#57
                                 fauiente que lleda, manda un mensaje de
        BNE ERR1
                                 jerror.
        .TTYIN
                                 Espera el siguiente caracter que debe -
        CMPB RO,#61
                                 iser "O" o "1", indicando el modo de ore-
        BHI ERR1
                                 racion del programa. Si no cumple lo an-
        CMPB RO,#60
                                 iterior, manda un mensaje de error.
        BLO ERR1
        SUB #60,R0
                                 Convierte a binario.
                                 ¡Inicializa la bandera "MODO".
        MOVE RO, MODO
        .TTYIN
        CMPB RO, $57
        BNE ERR1
        .TTYIN
        JSR PC, SINTXO
        MOV RO,R1
        ASH #12.,R1
        .TTYIN
        JSR PC, SINTXO
        ASH #8.,RO
        ADD ROPRI
        .TTYIN
        JSR PC,SINTXO
        ASH #4,R0
        ADD RO,R1
        .TTYIN
```

.TTYIN ¡Espera el sisuiente caracter que debe iser un "carriage return". Si no lo es CMPB RO,#15 BNE ERR1 ;manda un mensaje de error. MOV #BUFFER,R2 MOV R1,R5 OTR1: MOV (R2)+,R0 JSR PC.SINTAX MOVB RO,R3 ASH #4,R3 SWAB RO JSR PC, SINTAX ADD ROFR3 MOVB R3, (R5)+ JMP OTR1 MOV #MEMORY+4096. +R2 EJEC: .FRINT #STAINI #Imprime el status inicial del micro-JSR PC, ESTADO ;procesador simulado. AMION AME RUTINAS PARA BRINCAR A LA INSTRUCCION CORRESPONDIENTE ;Prueba la bandera "MODO" y si es di-META3: TSTB MODO BNE NOIMP fferente de cero no imprime el estatus. JSR PC, ESTADO NOIMP: DEC R4 Decrementa el contador de instrucciones BEQ FIN y si es cero, termina la simulacion. OTRO: MOVB (R1)+,R3 \*Trae el codiso de operacion. BIC #177400,R3 TSTB M Prueba la bandera "M" para ver si uti-BEQ MULT1 fliza la rutina OTRO como subrutina y si RTS PC ;asi es regresa a donde fue llamada. MULT1: ASL R3 Da direccionamiento par. ¡Salta a la rutina correspondiente. JMP @TABLA(R3) ; RUTINAS PARA INFORMAR ERRORES DE SINTAXIS Y TERMINACION DEL PROGRAMA ERROR: .FRINT #CINU Hubo caracteres invalidos en el opcode •EXIT je imprime el mensaje de error. ERR1: .PRINT #TEXERR Hubo caracteres invalidos en los co-JMP LIMPIA ;mandos e imprime el mensaje de error. FIN: .FRINT #STATUS JSR PC, ESTADO .FRINT #ACABO ¡Se termina la simulacion e imprime el .EXIT fmensaje correspondiente. RUTINAS PARA CHECAR LA VALIDEZ DEL OFCODE Y COMANDOS SINTAX: CMPB RO,#60 ¿En esta rutina se verifica que los ca-BHIS SIGUE Fracteres del opcode correspondan solo a CMPB RO,#57 idigitos hexadecimales, a un "carriage" BEQ EJEC freturn\* (al cual no toma en cuenta), o #al simbolo "/" que significara la ter-CMPB RO,#15 BNE ERROR iminacion del orcode. Si no se cumple lo

fanterior imprime mensaje de error.

JMP OTR1

SIGUE: CMPB RO, #106

(

BHI ERROR CMPB RO, #71 BLOS NUM CMFB R0, #101 **BLO ERROR** SUB #7,R0

: MUM

SUB #60, RO RTS PC

SINTXO: CMPB RO,#60 BLO ERR1 CMPB RO, #106

> BHI ERR1 CMPB RO, #71

BLOS NUME

CMPB RO, #101

BLO ERR1

SUB #7,R0

NUME: BIC #177760,RO

RTS PC

SINTX1: CMPB RO,#60

BLO ERR1

CMPB RO,#71

BHI ERR1

BIC #177760,RO

RTS PC

¡En esta rutina se comprueba que los fcaracteres en los comandos indicanido el numero de instrucciones a ejefcutar solo sean numeros (0-9) y des-¿pues los convierte de ASCII a binario. (

C

(

(

(

RUTINA QUE ORDENA SE IMPRIMA EL STATUS DEL 8085

fimprimirlos.

ESTADO: .PRINT #REGA

MOVE A, SALE

JSR PC, SALIDA .PRINT #REGBC

MOVE BISALE

JSR PC, SALIDA

MOVB C, SALE JSR PC, SALIDA

.FRINT #REGDE

MOVE D'SALE

JSR PC, SALIDA

MOVB E, SALE

JSR PC, SALIDA .PRINT #REGHL

MOVE H, SALE

JSR PC, SALIDA

MOVE L'SALE

JSR FC, SALIDA

.FRINT #CMHL

JSR PC, DIRMEM

MOVE GRO, SALE

JSR FC, SALIDA

.PRINT #STPSW

MOVB PSW, SALE

JSR PC+SALIDA

.FRINT #STPC

SUB #MEMORY,R1

SWAB R1

MOVB R1, SALE

JSR PC, SALIDA

¡En esta rutina se imprime el status del imicroprocesador, para lo cual se van fenviando uno a uno los contenidos de ;los registros simulados al byte "SALE" jen donde son convertidos a ASCII para

SWAB R1 MOVB R1, SALE JSR PC, SALIDA ADD #MEMORY,R1 .PRINT #STSP SUB #MEMORY,R2 SWAB R2 MOVB R2, SALE JSR PC, SALIDA SWAB R2 MOVB R2, SALE JSR PC, SALIDA ADD #MEMORY,R2 ¡Imprime el contenido del SP simulado .PRINT #CSP INC R2 ;correspondiente a los dos ultimos by-MOVB @R2,SALE ites accesados al stack y tomando como idisitos mas significativos aquellos JSR PC, SALIDA MOVB -(R2), SALE ide direction mayor. JSR PC, SALIDA .PRINT #SIGREN .PRINT #SIGREN RTS PC RUTINA QUE IMPRIME EL STATUS DEL 8085 SALIDA: MOVB SALE, RO Convierte el contenido del byte "SALE" ASH #-4,RO #a codigo ASCII para imprimirlo. BICB #360,R0 ADD #60,R0 CMPB RO,#71 BLOS SALID1 ADD #7,RO ¡Sale el primer disito hexadecimal. SALID1: .TTYOUT MOVB SALE, RO BICB #360,R0 ADD #60, RO CMPB RO, #71 BLOS SALID2 ADD #7,RO SALID2: .TTYOUT ¡Sale el segundo digito hexadecimal. RTS PC RUTINAS DE INSTRUCCIONES CORRESPONDIENTES AL 8085 .PRINT #TEXOO ¡Imprime el mnemonico de la instruccion. JMP FIN LXIB16: .FRINT #TEX01 Realiza la simulación de la instrucción: INCB M JSR PC,OTRO ₹carsa el resistro par BC con el dato de MOV R3+C \$2 bytes que sigue al opcode. Como uti-JSR PC,OTRO iliza la subrutina OTRO, inicialmente MOV R3,B frone la bandera M en uno y despues la CLRB M Fredresa a su valor normal de cero. JMP META3 Regresa por el siguiente opcode. .PRINT #TEX02 STAXB: MOV B,RO #Almacena en la memoria el contenido del SWAB RO . ;acumulador. La direccion de la memoria ADD C,RO ;esta dada por el contenido del resistro

Fear BC.

NOP:

ADD #MEMORY,RO

MOUB A, GRO JMP META3 .PRINT #TEX03 INXB: ¡Incrementa en uno el contenido del re-INCR C igistro par BC. La unica bandera que es **BNE SALT1** ;afectada es "X5". INCB B BNE SALT1 SALTO: ¿Coloca la bandera X5 en uno. BISB #40, PSW JMP META3 ¿Coloca la bandera X5 en cero. SALT1: BICB #40,PSW JMP META3 .PRINT #TEX04 INRB: MOV B.R3 MOV #1,R5 JSR PC, CAAUX1 ;Incrementa en uno el resistro B. Afec-INCB B ;ta todas las banderas, exceptuando "Cy". INRBO: JSR PC, BAND1 MOV B,RO JSR PC, BAND2 JMP META3 DCRB: .PRINT #TEX05 ¡Decrementa en uno al registro B y pone DECB B · flas banderas correspondientes. JMP INRBO MVIB8: .PRINT #TEX06 ¡Mueve el dato de un byte que sigue al INCB M ; opcode, al registro B. JSR PC,OTRO MOV R3,B CLRB M JMP META3 .PRINT #TEXO7 RLC: FEl contenido del acumulador es rotado ROLB A ta la izquierda una posicion. El carry JSR PC+BAND3 y el bit menor son colocados al valor BCC ACC1 ;que tenia el bit mayor antes de la ro-BISB #1,A itacion. JMP META3 BICB #1,A ACC1: JMP META3 DSUB: .PRINT #TEX08 Resta el contenido del registro par -MOV HARO ;BC al contenido del registro par HL. SWAB RO ADD LIRO MOV BIR5 SWAB R5 ADD C,R5 SUB R5, RO ¡Afecta todas las banderas. JSR FC/BAND1 JSR FC+BAND3 JSR FC, ZERO TST RO BPL NCER BISB #200,FSW JMP NUNO NCER: BICB #200,PSW MOVB ROIL :ONUM SWAB RO MOVE ROTH JMP META3 .FRINT #TEX09 DADB: ;El contenido del resistro par BC es MOV HORO ;sumado al contenido del resistro par SWAB RO

ADD L,RO

HL. Solo se afecta la bandera "Cy".

(

(

1

(

1

MOV B,R5 SWAB R5 ADD C,R5 ADD R5, RO ¡Pone el carry al valor adecuado y en-SUMD: JSR PC, BAND3 ivia el resultado al redistro par HL. MOVB ROLL SWAB RO MOVB ROTH JMP META3 LDAXB: .FRINT #TEXOA ¡Carsa el acumulador con el contenido MOV B,RO #de la localidad de memoria cuya direc-SWAB RO ADD C,RO icion esta dada por el registro par BC. ADD #MEMORY, RO MOVE GROVA JMP META3 DCXB: .PRINT #TEXOB ¡Decrementa en uno el contenido del re-TSTR C fsistro par BC. Solo afecta a la bandera BNE SALTC TSTB B f"X5". BNE SALTB DECB B BISB #40,PSW Pone en uno a la bandera "X5". JMP SALT2 SALTB: DECB B #Pone en cero a "X5". BICB #40,PSW SALTC: DECB C SALT2: JMP META3 INRC: .PRINT #TEXOC MOV C+R3 MOV #1,R5 JSR PC+CAAUX1 INCB C JSR PC, BAND1 INRCO: MOV C+RO JSR PC, BAND2 JMP META3 DCRC: .PRINT #TEXOD DECR C JMP INRCO MVIC8: .PRINT #TEXOE INCR M JSR PC,OTRO MOV R3,C CLRB M JMP META3 RRC: .PRINT #TEXOF RORB A ¡El contenido del acumulador es rotado JSR PC, BAND3 fa la derecha una posicion. El carry y BCC ACC2 fel bit mayor adquieren el valor que itenia el bit menor antes de la rotacion. BISB #200,A JMP META3 ACC2: ¡Solo es afectada la bandera "Cy". BICB #200,A JMP META3 ARHL: .PRINT #TEX10 ¡El contenido del resistro par HL es ro-MOV HARO itado a la derecha una posicion. Esta -SWAB RO ADD LIRO instruccion es equivalente a dividir enitre dos el-contenido del acumulador. ASR RO JMP SUMD LXID16: .PRINT #TEX11

1

O

0

(

ſ

ı

```
INCB M
        JSR PC,OTRO
        MOV R3,E
        JSR PC,OTRO
        MOV R3,D
        CLRB M
        JMP META3
STAXD:
        .PRINT #TEX12
        MOV D.RO
        SWAB RO
        ADD E,RO
        ADD #MEMORY,RO
        MOVB A, ero
       JMP META3
INXD:
        .PRINT #TEX13
        INCB E
        BNE SALTIA
        INCB D
        JMP SALTO
SALTIA: BICB #40,PSW
        JMP META3
INRD:
        .PRINT #TEX14
        MOV D,R3
        MOV #1,R5
        JSR PC, CAAUX1
        INCB D
INRDO:
        JSR PC, BAND1
        MOV D,RO
        JSR PC, BAND2
        JMP META3
DCRD:
        .PRINT #TEX15
        DECB D
        JMP INRDO
:8dIVM
        .PRINT #TEX16
        INCB M
        JSR PC,OTRO
        MOV R3,D
        CLRB M
        JMP META3
        .PRINT #TEX17
RAL:
        JSR PC, CAROT
                                  ¡El contenido del acumulador es rotado
        ROLB A
        JSR PC, BAND3
                                  ¿a la izquierda a traves del carry.
        JMP META3
        MOVE PSW, RO
CAROT:
        BIC #177776,RO
        BEQ CYCER
        SEC
        RTS PC
CYCER:
        CLC
        RTS PC
RDEL:
        .PRINT #TEX18
                                  ¡El contenido del resistro par DE es
        MOV D.RO
                                  ;rotado a la izquierda a traves del ca-
        SWAB RO
                                  frry una posicion.
        ADD E,RO
        JSR PC+CAROT
        ROL RO
                                  ¡Afecta dos banderas: "V" y "Cy".
        JSR PC, BAND1
        JSR PC, BAND3
        MOVB ROVE
        SWAB RO
```

1

í

1

```
MOVE ROID
        JMP META3
                                  ¡Esta subrutina sirve para, con asuda
        BCC CCER
BAND3:
                                  idel carry de la PDP, colocar en su es-
        BISB #1,PSW
                                  ¿tado correspondiente a la bandera "Cy".
        RTS PC
        BICB #1,PSW
CCER:
        RTS PC
        .PRINT #TEX19
DADD:
        MOV HORO
        SWAB RO
        ADD L,RO
        MOV D,R5
        SWAB R5
        ADD E.R5
        ADD R5,R0
        JMP SUMD
LDAXD:
        .FRINT #TEX1A
        MOV D,RO
        SWAB RO
        ADD E,RO
        ADD #MEMORY, RO
        MOVB GROVA
        JMP META3
DCXD:
        .PRINT #TEX1B
        TSTB E
        BNE SALTE
        TSTB D
        BNE SALTD
        DECB D
        BISB #40,PSW
        JMP SALT3
SALTD:
        DECB D
        BICB #40,PSW
SALTE:
        DECR E
SALT3:
        JMP META3
INRE:
        .FRINT #TEX1C
        MOV E,R3
        MOV #1,R5
        JSR PC, CAAUX1
        INCR E
INREO:
        JSR FC, BAND1
        MOV E,RO
        JSR PC, BAND2
        JMP META3
DCRE:
        .PRINT #TEX1D
        DECR E
        JMP INREO
        .PRINT #TEX1E
MVIE8:
        INCR M
        JSR PC,OTRO
        MOV R3,E
        CLRB M
        JMP META3
        .PRINT #TEX1F
RAR:
        JSR PC, CAROT
                                  FEI contenido del acumulador es rotado
        RORB A
        JSR PC, BAND3
                                  ja la derechá a traves del carry.
        JMP META3
RIM:
        .PRINT #TEX20
        JMP META3
LXIH16: .PRINT #TEX21
```

C

```
INCB M
        JSR PC:OTRO
        MOV R3,L
        JSR PC,OTRO
        MOV R3,H
        CLRB M
        JMP META3
SHLDADR: .PRINT #TEX22
        INCB M
        JSR PC,OTRO
        MOV R3,R5
        JSR PC,OTRO
        SWAB R3
        ADD R3,R5
        ADD #MEMORY,R5
        MOVB L, (R5)+
        MOVB H, @R5
        CLRB M
        JMP META3
        .PRINT #TEX23
INXH:
        INCB L
        BNE SALTIB .
        INCB H
        JMP. SALTO
SALTIB: BICB #40,PSW
        JMP META3
INRH:
        .PRINT #TEX24
        MOV H,R3
        MOV #1,R5
        JSR PC, CAAUX1
        INCB H
INRHO:
        JSR PC, BAND1
        MOV HORO
        JSR PC, BAND2
        JMP META3
DCRH:
        .PRINT #TEX25
        DECB H
        JMP INRHO
HIVM:
        .PRINT #TEX26
        INCB M
        JSR PC,OTRO
        MOV R3,H
        CLRB M
        JMP META3
DAA:
        .PRINT #TEX27
        MOV AFRO
                                  ¡El contenido del acumulador es ajustado
        BICB #360,R0
                                  ipara formar dos digitos BCD de 4 bits,
        CMPB RO,#9.
                                 ide la manera siguiente:
        BLOS DAA1
        MOV #6,R0
DAAO:
        JSR PC, CAAUX
                                  ¡Si el valor de los 4 bits menos signi-
        SWAB A
                                  ificativos es mayor que 9 o si la bande-
        ADD #3000+A
                                  ;ra AC vale uno, se suma el numero 6 bi-
        JSR PC, BAND1
        JSR PC, BAND3
                                  inario al acumulador.
        SWAB A
                                  ¡Ahora, si el valor de los 4 bits mas
        MOV A, RO
                                  isignificativos es mayor que 9 o si la
        JSR PC, BAND2
                               ibandera Cy vale uno, se suma el numero
        JMP DAA2
        MOVB PSW,RO
                                 36 binario a estos 4 bits del acumulador.
                               ¡Se afectan todas las banderas.
        BIC #177757,RO
```

```
BNE DAAO
DAA2:
        MOV A,RO
        ASH #-4, RO
        CMPB RO, $9.
        BLOS DAA4
DAA3:
        SWAR A
        ADD #60000,A
        JSR PC, BAND1
        JSR PC, BAND3
        SWAB A
        MOV A,RO
        JSR PC, BAND2
        JMP META3
DAA4:
        MOVB PSW, RO
        BIC #177776,RO
        BNE DAA3
        JMP META3
LDHI:
        .PRINT #TEX28
        INCB M
        JSR PC,OTRO
        CLRB M
        MOV HARO
        SWAB RO
        ADD L,RO
        ADD R3, RO
        MOVB ROVE
        SWAB RO
        MOVB RO,D
        JMP META3
DADH:
        .PRINT #TEX29
        MOV HORO
        SWAB RO
        ADD L.RO
        ASL RO
        JMP SUMD
LHLDADR: PRINT #TEX2A
        INCB M
        JSR PC,OTRO
        MOV R3,R5
        JSR PC,OTRO
        SWAB R3
        ADD R3,R5
        ADD #MEMORY,R5
        MOVB (R5)+,L
        MOVE @R5,H
        CLRB M
        JMP META3
DCXH:
        .PRINT #TEX2B
        TSTB L
        BNE SALTL
        TSTB H
        BNE SALTH
        DECB H
        BISB #40,PSW
        JMP SALT4
SALTH:
        DECB H
SALTL:
        BICB #40,PSW
SALT4:
        DECB L
        JMP META3
INRL:
        .PRINT #TEX2C
        MOV L,R3
```

```
MOV #1,R5
        JSR PC, CAAUX1
        INCB L
INRLO:
        JSR PC, BAND1
        MOV L,RO
        JSR PC, BAND2
        JMP META3
DCRL:
        .PRINT #TEX2D
        DECB L
        JMP INRLO
MVIL8:
        .PRINT #TEX2E
        INCB M
        JSR PC+OTRO
        MOV R3,L
        CLRB M
        JMP META3.
        .PRINT #TEX2F
CMA:
        COMB A
        JMP META3
SIM:
        .PRINT #TEX30
        JMP META3
LXISP16:.PRINT #TEX31
        INCB M
        JSR PC+OTRO
        MOV R3,R2
        JSR PC,OTRO
        SWAB R3
        ADD R3,R2
        ADD #MEMORY, R2
        CLRB M
        JMP META3
STAADR: .PRINT #TEX32
        INCB M
        JSR PC+OTRO
        MOV R3,R5
        JSR PC,OTRO
        SWAB R3
        ADD R3,R5
        ADD #MEMORY,R5
        MOVB A, @R5
        CLRB M
        JMP META3
INXSP:
        .PRINT #TEX33
        INC R2
        JMP SALTO
        .PRINT #TEX34
INRM:
        JSR PC, DIRMEM
        MOVB @RO,R3
        MOV #1,R5
        JSR PC, CAAUX1
        INCB @RO
        JSR PC, BAND1
INRMO:
        MOVB @RO,RO
        BIC #177400,RO
        JSR PC, BAND2
        JMP META3
DCRM:
        .PRINT #TEX35
        JSR PC DIRMEM
        DECB @RO
        JMP INRMO
HVIM8:
        .PRINT #TEX36
```

0

(

```
INCR M
        JSR PC,OTRO
        CLRB M
        JSR PC, DIRMEM
        MOVB R3,0R0
        JMP META3
STC:
        .PRINT #TEX37
        BISB #1,PSW
        JMP META3
LDSI:
        .PRINT #TEX38
        INCB M
        JSR PC,OTRO
        ADD R2,R3
        MOVB R3,E
        SWAB R3
        MOVB R3,D
        CLRB M
        JMP META3
DADSP:
        .PRINT #TEX39
        MOV H.RO
        SWAB RO
        ADD L.RO
        ADD R2,R0
        JMP SUMD
LDAADR: .PRINT #TEX3A
        INCB M
        JSR PC,OTRO
        MOV R3,R5
        JSR PC,OTRO
        SWAB R3
        ADD R3,R5
        ADD #MEMORY,R5
        MOVB @R5,A
        CLRB M
        JMP META3
DCXSP:
        .PRINT #TEX3B
        TST R2
        BNE SALTS
        BISB #40,PSW
        JMP SALT6
SALT5:
        BICB #40,PSW
SALT6:
        DEC R2
        JMP META3
INRA:
        .PRINT #TEX3C
        MOV A,R3
        MOV #1,R5
        JSR PC, CAAUX1
        INCB A
INRAO:
        JSR PC, BAND1
        MOV A,RO
        JSR PC, BAND2
        JMP META3
DCRA:
        .PRINT #TEX3D
        DECB A
        JMP INRAO
        .PRINT #TEX3E
:8AIVM
        INCB M
        JSR PC,OTRO
        MOV R3:A
        CLRB M
        JMP META3
```

0

```
CMC:
        .PRINT #TEX3F
        MOV #1,R0
        MOVE PSW,R5
        XOR RO,R5
        MOVE R5, PSW
        JMP META3
MOVBB:
        .FRINT #TEX40
        JMP META3
MOVBC:
        .PRINT #TEX41
        MOV C.B
        JMP META3
MOVBD:
        .PRINT #TEX42
        MOV D.B
        JMP META3
        .PRINT #TEX43
MOVBE:
        MOV E,B
  . . . . .
        JMP META3
MOVBH:
        .PRINT #TEX44
        MOV H.B
        JMP META3
MOVBL:
        .PRINT #TEX45
        MOV L.B
        JMP META3
MOVBM:
        .PRINT #TEX46
        JSR PC DIRMEM
        MOVB @RO,B
        JMP META3
MOVBA:
        .PRINT #TEX47
        MOV A,B
        JMP META3
MOVCB:
        .FRINT #TEX48
        MOV B,C
        JMP META3
MOVCC:
        .PRINT #TEX49
        JMP META3
MOVCD:
        .PRINT #TEX4A
        MOV D.C
        JMP META3
MOVCE:
        .PRINT #TEX4B
        MOV E,C
        JMP META3
MOVCH:
        .PRINT #TEX4C
        MOV H,C
        JMP META3
MOVCL:
        .PRINT #TEX4D
        MOV L,C
        JMP META3
        .PRINT #TEX4E
MOVCM:
        JSR PC, DIRMEM
        MOVE GROVE
        JMP META3
MOVCA:
        .PRINT #TEX4F
        MOV A+C
        JMP META3
MOVDB:
        .PRINT #TEX50
        MOV B.D
        JMP META3
        .PRINT #TEX51
MOVDC:
MOV C.D
       JMP META3
MOVDD: .PRINT #TEX52
```

```
JMP META3
 MOVDE:
         .PRINT #TEX53
         MOV E,D
         JMP META3
MOVDH:
         .PRINT #TEX54
         MOV H.D
         JMP META3
MOVDL:
         .PRINT #TEX55
         MOV L,D
         JMP META3
 MOVDM:
         .PRINT #TEX56
         JSR PC, DIRMEM
         MOVB @RO,D
         JMP META3
         .PRINT #TEX57
MOVDA:
         MOV A.D
         JMP META3
MOVEB:
         .PRINT #TEX58
         MOV B,E
         JMP META3
         .PRINT #TEX59
 MOVEC:
         MOV C,E
         JMP META3
 MOVED:
         .PRINT #TEX5A
         MOV D,E
         JMP META3
MOVEE:
         .PRINT #TEX5B
         JMP META3
MOVEH:
         .PRINT #TEX5C
         MOV HIE
         JMP META3 .
MOVEL:
         .PRINT #TEX5D
         MOV LIE
         JMP META3
MOVEM:
         .PRINT #TEX5E
         JSR PC,DIRMEM
         MOVE GROVE
         JMP META3
 MOVEA:
         .PRINT #TEX5F
         MOV A,E
         JMP META3
 MOVHB:
         .PRINT #TEX60
         MOV B,H
         JMP META3
MOVHC:
         .PRINT #TEX61
         MOV C+H
         JMP META3
MOVHD:
         .PRINT #TEX62
         Hed NOM
         JMP META3
 MOVHE:
         .PRINT #TEX63
         MOV E,H
         JMP META3
 HOVHH:
         .PRINT #TEX64
         JMP META3
 MOVHL:
         .PRINT #TEX65
         MOV L,H
         JMP META3
- MOVHM:
         .PRINT #TEX66
         JSR PC, DIRMEM
         MOVE GROTH
```

(

(

(

(

(,

```
JMP META3
        .PRINT #TEX67
HOVHA:
        HOV ATH
        JMP META3
MOVLB:
        .PRINT #TEX68
        MOV B,L
        JMP META3
MOVLC:
        .PRINT #TEX69
        MOV C,L
        JMP META3
MOULD: .PRINT #TEX6A
        MOV D.L
and the second
        JMP META3
        .PRINT #TEX6B
MOVLE:
        MOV E,L
        JMP META3
        .PRINT #TEX6C
MOVLH:
        MOV H,L
        JMP META3
        .PRINT #TEX6D
MOVLL:
        JMP META3
        .PRINT #TEX6E
MOVLM:
        JSR PC, DIRMEM
MOVB @RO,L
        JMP META3
MOVLA:
        .PRINT #TEX6F
        MOV A,L
        JMP META3
HOVMB:
        .PRINT #TEX70
        JSR PC, DIRMEM
        MOVE B, GRO
        JMP META3
MOVMC:
        .PRINT #TEX71
        JSR PC, DIRMEM
        MOVB C, @RO
        JMP META3
MOVMD:
        .PRINT #TEX72
        JSR PC, DIRMEM
        MOVB D. @RO
        JMP META3
MOVME:
        .PRINT #TEX73
        JSR PC, DIRMEM
        MOVB E, ORO
        JMP META3
HMVOM:
        .PRINT #TEX74
        JSR PC, DIRMEM
        MOVE H, @RO
        JMP META3
MOVML:
        .FRINT #TEX75
        JSR PC, DIRMEM
        MOVB L, @RO
        JMP META3
HLT:
        .PRINT #TEX76
        JSR PC, ESTADO
LIMPBU: .TTINR
        BCC LIMPBU
        .TTYIN
        JMP NOIMP
*AMVOM
        *PRINT *TEX77
        JSR PC.DIRMEM
        MOVB A, @RO
```

```
JMP META3
MOVAB:
        .PRINT #TEX78
        MOV BA
        JMP META3
MOVAC:
        .PRINT #TEX79
        MOV CAA
        JMP META3
MOVAD:
        .PRINT #TEX7A
        MOV DA
        JMP META3
MOVAE:
        .PRINT #TEX7B
        MOV EA
        JMP META3
HAVOM:
        .PRINT #TEX7C
        A+H VOM
        JMP META3
MOVAL:
        .PRINT #TEX7D
        MOV LAA
        JMP META3
MOVAM:
        .PRINT #TEX7E
        JSR PC, DIRMEM
        MOVB @RO,A
        JMP META3
        .PRINT. #TEX7F
MOVAA:
        JMP META3
DIRMEM: MOV H,RO
        SWAB RO
        ADD L,RO
        ADD #MEMORY, RO
        RTS PC
ADDB:
        .PRINT #TEX80
        MOV B,RO
SUMA:
        JSR PC, CAAUX
        SWAR A.
        SWAB RO
SUMO:
        ADD ROJA
        JSR PC, BAND1
SUM1:
        JSR PC, BAND3
        SWAB A
SUM2:
        MOV ATRO
        JSR FC, BAND2
        JMP META3
ADDC:
       ..PRINT #TEX81
        MOV C+RO
        JMP SUMA
ADDD:
        .FRINT #TEX82
        MOV D,RO
        JMP SUMA
ADDE:
        .FRINT #TEX83
        MOV E,RO
        JMP SUMA
ADDH:
        .PRINT #TEX84
        MOV HARO
        JMP SUMA
ADDL:
        .PRINT #TEX85
        MOV L,RO
        JMP SUMA
ADDM:
       .PRINT #TEX86
        JSR PC, DIRMEM
        MOVB @RO, RO
        JMP SUMA
```

C

ſ

1

```
ADDA:
        .FRINT #TEX87
        MOV A,RO
        JMP SUMA
ADCB:
        .FRINT #TEX88
        MOV B,R5
SUMB:
        MOVB PSW.RO
        BIC #177776,RO
        ADD R5, RO
        JSR PC+CAAUX
        SWAB A
        SWAB RO
        BIC #377,RO
        JMP SUMO
ADCC:
        .PRINT #TEX89
        MOV C,R5
        JMP SUMB
ADCD:
        .PRINT #TEX8A
        MOV D,R5
        JMP SUMB
ADCE:
        .PRINT #TEX8B
        MOV E,R5
        JMP SUMB
ADCH:
        .PRINT #TEX8C
        MOV H,R5
        JMP SUMB
        .PRINT #TEX8D
ADCL:
        MOV L,R5
        JMP SUMB
ADCM:
        .PRINT #TEX8E
        JSR PC, DIRMEM
        MOVB @RO,R5
        JMP SUMB
ADCA:
        .PRINT #TEX8F
        MOV A,R5
        JMP SUMB
        .PRINT #TEX90
SUBB:
        MOV B,RO
RESTA:
        SWAB A
        SWAB RO
RESTO:
        SUB ROTA
        JMP SUM1
SUBC:
        .PRINT #TEX91
        MOV C.RO
        JMP RESTA
SUBD:
        .FRINT #TEX92
        MOV DIRO
        JMP RESTA
SUBE:
        .PRINT #TEX93
        MOV E,RO
        JMP RESTA
SUBH:
        .PRÍNT #TEX94
        MOV HORO
        JMP RESTA
SUBL:
        .PRINT #TEX95
        MOV L,RO
        JMP RESTA
SUBM:
        .PRINT #TEX96
        JSR PC, DIRMEM
        MOVB @RO, RO
        BIC #177400,RO
        JMP RESTA
```

(

1

```
.PRINT #TEX97
SUBA:
        CLR A
        BICB #203,PSW
        BISB #100,PSW
        JMP META3
SBBB:
        .PRINT #TEX98
        MOV B,RO
RESTB:
        MOVB PSW, R5
        BIC #177776,R5
        SUB R5,R0
        SWAB A
        SWAB RO
        BIC #377,R0
        JMP RESTO
SBBC:
        .PRINT #TEX99
        MOV C.RO
        JMP RESTB
SBBD:
        .PRINT #TEX9A
        MOV D,RO
        JMP RESTB
        .PRINT #TEX9B
SBBE:
        MOV E,RO
        JMP RESTB
SBBH:
        .PRINT #TEX9C
        MOV HARO
        JMP RESTB
        .PRINT #TEX9D
SBBL:
        MOV LyRO :
        JMP RESTB
        .PRINT #TEX9E
SBBM:
        JSR PC, DIRMEM
        MOUB GRO, RO
        JMP RESTB
        .PRINT #TEX9F
SBBA:
        MOV AFRO
        JMP RESTB
        MOV RO,R3
CAAUX:
        MOV ATRS
CAAUX1: ASH #12.,R3
        ASH #12.,R5
        ADD R3,R5
        BCC CACER
        BISB #20,PSW
        RTS PC
CACER:
        BICB #20,PSW
        RTS PC
        BVC VCER
BAND1:
        BISB #2,PSW
        RTS PC
VCER:
        BICB #2,PSW
        RTS PC
BAND2:
        TSTB RO
        BPL SCER
        BISB #200,PSW
        JMP ZERO
SCER:
        BICB #200,PSW
ZERO:
        TST RO
        BNE ZCER
        BISB #104,PSW
        RTS PC
ZCER:
        BICB #100,PSW
```

C

(\*

```
MOV #8., R3
PARID:
        CLR R5
LAZO:
        ROLB RO
        ADC R5
        DEC R3
        BNE LAZO
        BIC #177776,R5
        BEQ PAR
        BICB #4,PSW
        RTS PC
        BISB #4,PSW
PAR:
        RTS PC
        .PRINT #TEXAO
ANAB:
        MOVB B,RO
ANAO:
        COMB RO
        BICB RO,A
ANA1:
        BICB #3,PSW
        BISB #20,PSW
JMP SUM2
ANAC:
        .PRINT #TEXA1
        MOVB C.RO
        JMP ANAO
ANAD:
        .PRINT #TEXA2
        MOUR DIRO
- 1-2 -12
        JMP ANAO
ANAE:
        .PRINT #TEXA3
        MOVB E,RO
        JMP ANAO
        .PRINT #TEXA4
ANAH:
        MOVE HARO
        JMP ANAO
ANAL:
        .PRINT #TEXA5
        MOVB L,RO
        JMP ANAO
ANAM:
        .FRINT #TEXA6
        JSR PC, DIRMEN
        MOVB @RO, RO
        JMP ANAO
ANAA:
        .PRINT #TEXA7
        JMP ANA1
XRAB:
        .PRINT #TEXA8
        MOV B,RO
XORO:
        XOR ROJA
XOR1:
        BICB #23,PSW
        JMP SUM2
        .PRINT #TEXA9
XRAC:
        MOV C.RO
        JMP XORO
        .PRINT #TEXAA
XRAD:
        MOV D,RO
        JMP XORO
XRAE:
        .FRINT #TEXAB
        MOV E,RO
        JMP XORO
        .PRINT #TEXAC
XRAH:
        MOV HARO
        JMP XORO
XRAL:
        .PRINT STEXAD
       MOV L.RO
      JMP XORO
XRAM:
        .PRINT #TEXAE
```

C

(

(

Ų

```
JSR PC+DIRMEM
        MOVB @RO, RO
        BIC #177400,RO
        JMP XORO
         .PRINT #TEXAF
XRAA:
        CLR A
        BICB #223,PSW
        BISB #100,PSW
        JMP META3
ORAB:
        .PRINT #TEXBO
        MOVB B.RO
ORAO:
        BISB RO,A
        JMP XOR1
ORAC:
        .PRINT #TEXB1
        MOVB C, RO
        JMP ORAO
ORAD:
        .PRINT #TEXB2
        MOVB D,RO
        JMP DRAO
ORAE:
        .PRINT #TEXB3
        MOVB E,RO
        JMP. DRAO
ORAH:
        .PRINT #TEXB4
        MOVB H,RO
        JMP ORAO
ORAL:
        .PRINT #TEXB5
        MOVB L,RO
        JMP ORAO
ORAM:
        .PRINT #TEXB6
        JSR PC, DIRMEM
        MOVB @RO, RO
        JMP DRAO
ORAA:
        .PRINT #TEXB7
        JMP XOR1
CMPB:
        .PRINT #TEXB8
        MOV B,R5
CMPO:
        CMPB A,R5
        JSR PC, BAND1
        JSR PC, BAND3
        MOV ATRO
        SUB R5, RO
        BIC #177400,RO
        JSR PC+BAND2
        JMP META3
CMPC:
        .PRINT #TEXB9
        MOV C,R5
        JMP CMPO
CMPD:
        .FRINT #TEXBA
        MOV D,R5
        JMP CMPO
CMPE:
        .FRINT #TEXBB
        MOV E,R5
        JMP CMPO
CMPH:
        .PRINT #TEXBC
        MOV H,R5
        JMP CMPO
CMPL:
         .PRINT #TEXBD
        MOV L,R5
        JMP CMPO
CMPM:
        .PRINT #TEXBE
```

JSR PC, DIRMEM

```
MOVB GRO,R5
         JMP CMPO
CMPA:
         .PRINT #TEXBF
         BICB #203,PSW
        BISB #100,PSW
         JMP META3
RNZ:
         .PRINT #TEXCO
        MOUB PSW,RO
        BIC #177677,RO
        BEQ RET
         JMP META3
POPB:
         .PRINT #TEXC1
        MOVB (R2)+,C
        MOVB (R2)+#B
         JMP META3
 . -
JNZADR: .PRINT #TEXC2
        MOVB PSW.RO
. . . . .
        BIC #177677,RO
BEQ JMPADR
         ADD #2,R1
         JMP META3
JMPADR: .PRINT #TEXC3
         INCB M
         JSR PC,OTRO
        MOV R3,R5
         JSR PC,OTRO
         SWAB R3
         ADD R3,R5
٠..
        MOV R5,R1
         ADD #MEMORY,R1
         CLRB M
         JMP META3
CNZADR: .PRINT #TEXC4
        MOVB PSW,RO
 . .. . . .
        BIC #177677,RO
 . . . .
        BEQ CALLADR
        ADD #2,R1
        JMP META3
         .PRINT #TEXC5
_PUSHB:
        MOVB B,-(R2)
         MOVE C_{i}-(R2)
         JMP META3
ADI8:
         .PRINT #TEXC6
         INCB M
         JSR PC,OTRO
         CLRB M
        MOV R3,RO
         JMP SUMA
RSTO:
         .PRINT #TEXC7
         SUB #MEMORY,R1
         SWAB R1
         MOVB R1_{f-}(R2)
         SWAB R1
        MOVB R1,-(R2)
        MOV #MEMORY,R1
         JMP META3
RZ:
         .PRINT #TEXC8
      MOVE PSW.RO
        BIC #177677,RO
         BNE RET
JMP META3
```

(

```
.PRINT #TEXC9
RET:
        MOVB (R2)+,R1
        BIC #177400,R1
        MOVB (R2)+,R0
        BIC #177400,RO
        SWAB RO
        ADD RO,R1
        ADD #MEMORY,R1
        JMP META3
JZADR:
        .PRINT #TEXCA
        MOVB PSW, RO
        BIC #177677,RO
 . 40 -
        BNE JMPADR
        ADD #2,R1
        JMP META3
RSTV:
         .PRINT #TEXCB
        MOVB PSW, RO
Charles -
        BIC #177775,RO
. . .
        BNE VONE
        JMP META3
VONE:
        SUB #MEMORY,R1
        SWAB R1
        MOVB R1,-(R2)
        SWAB R1
        MOVB R1,-(R2)
        MOV #MEMORY+64.,R1
        JMP META3
CZADR:
         .PRINT #TEXCC
        MOVB PSW, RO
        BIC #177677,RO
        BNE CALLADR
        ADD #2,R1
        JMP META3
CALLADR: .PRINT #TEXCD
        INCB M
        JSR PC,OTRO
        MOV R3,R5
        JSR PC,OTRO
        SWAB R3
        ADD R3,R5
        SUB #MEMORY,R1
        SWAR R1
        MOVB R1,-(R2)
        SWAB R1
        MOVB R1,-(R2)
        MOV R5,R1
        ADD #MEMORY,R1
        CLRB M
         JMP META3
ACI8:
         .PRINT #TEXCE
        INCB M
        JSR PC,OTRO
        CLRB M
        MOV R3,R5
        JMP SUMB
         .PRINT .*TEXCF
RST1:
        SUB #MEMORY,R1
        SWAB R1
        MOVB R1,-(R2)
        SWAB R1
```

MOVB R1,-(R2)

C

(

(

(

(J

```
MOV #MEMORY+8.,R1
         JMP META3
 RNC:
         .PRINT #TEXDO
         MOVB PSW, RO
         BIC #177776,RO
٠.5 ...
         BEQ RET
         JMP META3
POPD:
         .PRINT #TEXD1
         MOVB (R2)+,E
         MOVB (R2)+,D
-----
         JMP META3
 JNCADR: .PRINT_#TEXD2
         MOVB PSW+RO
         BIC #177776,RO
         BEQ JMP1
         ADD #2,R1
         JMP META3
 JMP1:
         JMP JMPADR
 OUT8:
         .PRINT #TEXD3
         JMP META3
 CNCADR:
         .PRINT #TEXD4
         MOVB PSW, RO
 BIC #177776,RO
 5- 55 J.S.
         BEQ CALLADR
         ADD #2,R1
         JMP META3
PUSHD:
         .PRINT #TEXD5
         MOVB D_{f}-(R2)
بالشاسطان
         MOVB E_{f}-(R2)
. . . . . . .
         JMP META3
 SUI8:
         .PRINT #TEXD6
         INCB M
         JSR PC,OTRO
         CLRB M
         MOV R3,RO
         JMP RESTA
RST2:
         .PRINT #TEXD7
         SUB #MEMORY,R1
         SWAB R1
         MOVB R1,-(R2)
         SWAB R1
         MOVB R1,-(R2)
         MOV #MEMORY+16.,R1
         JMP META3
RC:
         .PRINT #TEXD8
         MOVE PSW, RO
         BIC #177776,RO
         BNE RET1
         JMP META3
RET1:
         JMP RET
SHLX:
         .PRINT #TEXD9
         MOV D.RO
         SWAB RO
         ADD E,RO
         ADD #MEMORY,RO
         MOVB L, (RO)+
         MOVB H. @RO
         JMP META3
 JCADR:
         .PRINT #TEXDA
         MOVB PSW.RO
```

BIC #177776,RO

0

C

(

(

ŧ

ţ

•

C

```
BNE JMP2
        ADD #2,R1
        JMP META3
JMP2:
        JMP JMPADR
IN8:
        .PRINT #TEXDB
        JMP META3
CCADR:
        .PRINT #TEXDC
        MOVB PSW, RO
        BIC #177776,RO
        BNE CALL1
        ADD #2,R1
        JMP META3
CALL1:
        JMP CALLADR
JNX5:
        .PRINT #TEXDD
        MOVB PSW.RO
. . . . .
        BIC #177737,RO
....
        BEQ JMPX1
 ADD #2,R1
        JMP META3
JMPX1:
        JMP JMPADR
SBI8:
        .PRINT #TEXDE
        INCR M
        JSR PC,OTRO
        CLRB M
        MOV R3,RO
        JMP RESTB
RST3:
        .PRINT #TEXDF
        SUB #MEMORY,R1
. ....
        SWAB R1
        MOVB R1,-(R2)
        SWAB R1
        MOVB R1,-(R2)
        MOV #MEMORY+24.,R1
        JMP META3
RPO:
        .PRINT #TEXEO
        MOVE PSW.RO
        BIC $177773,RO
        BEQ RET2
        JMP META3
        JMP RET
RET2:
POPH:
        .PRINT #TEXE1
        MOVB (R2)+,L
        MOVB (R2)++H
        JMP META3
JPOADR: .PRINT #TEXE2
        MOVB PSW,RO
        BIC #177773,RO
        BEQ JMP3
        ADD #2,R1
        JMP META3
JMP3:
        JMP JMPADR
XTHL:
        .PRINT #TEXE3
        MOV H,RO
        SWAB RO
        ADD L.RO
        MOVB (R2)+,L
        MOVB @R2,H
        SWAR RO
        MOVB RO, @R2
        SWAB RO
        MOVB RO;-(R2)
```

(

-

í

(

(

(

(

```
JMP META3
CPOADR:
        .FRINT #TEXE4
        MOVB PSW.RO
        BIC #177773,RO
        BEQ CALL2
        ADD #2,R1
        JMP META3
CALL2:
        JMP CALLADR
        .PRINT #TEXE5
PUSHH:
        MOVB H,-(R2)
        MOVB L,-(R2)
        JMP META3
        .PRINT #TEXE6
ANI8:
        INCB M
        JSR PC,OTRO
        CLRB M
        MOVB R3, RO
        OAMA 9ML
RST4:
        .PRINT #TEXE7
        SUB #MEMORY,R1
        SWAB R1
        MOVB R1,-(R2)
 ÷.,
        SWAB R1
 .: ...
        MOVB R1,-(R2)
        MOV #MEMORY+32.,R1
        JMP META3
RPE:
        .PRINT $TEXE8
        MOVB PSW, RO
· .....
        BIC #177773,RO
        BNE RET3
        JMP META3
RET3:
        JMP RET
        .PRINT #TEXE9
PCHL:
        MOV H,R1
        SWAB R1
        ADD L,R1
        ADD #MEMORY,R1
        JMP META3
JPEADR: .PRINT #TEXEA
        MOVE PSW, RO
        BIC #177773,RO
        BNE JMP4
        ADD #2,R1
        JMP META3
JMF4:
        JMP JMPADR
XCHG:
        .PRINT #TEXEB
        MOV DIRO
        TH VOM
        MOV ROTH
        MOV E-RO
        MOV LIE
        MOV RO,L
        JMP META3
CPEADR: .PRINT #TEXEC
        MOVB PSW.RO
        BIC #177773,RO
        BNE CALL3
        ADD #2,R1
        JMP META3
       JMP CALLADR
CALL3:
LHLX:
        .PRINT #TEXED
```

```
MOV DIRO
        SWAR RO
        ADD E,RO
        ADD #MEMORY, RO
        MOVB (RO)+,L
        MOVE GROOM
        JMP META3
XRI8:
        .PRINT #TEXEE
        INCB M
        JSR PC,OTRO
        CLRB M
        MOV R3,RO
        JMP XORO
RST5:
        .PRINT #TEXEF
        SUB #MEMORY, R1
        SWAB R1
 . . . . .
        MOVB R1,-(R2)
        SWAB R1
        MOVB R1,-(R2)
        MOV #MEMORY+40.,R1
        JMP META3
        .PRINT #TEXFO
        MOVB PSW,RO
       BIC #177577,RO
        BEQ RET4
.
        JMP META3
RET4:
        JMP RET
POPPSW:
       .PRINT #TEXF1
        MOVE (R2)+,PSW
        MOVB (R2)+,A
        JMP META3
JPADR:
        .PRINT #TEXF2
        MOVB PSW, RO
        BIC #177577,RO
        BEQ JMP5
        ADD #2,R1
        JMP META3
JMP5:
        JMP JMPADR
        .PRINT #TEXF3
DI:
        JMP META3
CPADR:
        .PRINT #TEXF4
        MOUR PSW, RO
        BIC #177577,RO
        BEQ CALL4
        ADD #2,R1
        JMP META3
CALL4:
        JMP CALLADR
PUSHPSW:.PRINT #TEXF5
        MOVB A;-(R2)
        MOVE PSW,-(R2)
        JMP META3
ORI8:
        .PRINT #TEXF6
        INCB M
        JSR PC,OTRO
        CLRB M
        MOVB R3,R0
        JMP ORAO
RST6:
        .PRINT #TEXF7
        SUB #MEMORY,R1
        SWAB R1
        MOVB R1,-(R2)
```

(

(

(

(

(

1

ţ

(

(

ţ

ţ

(,

```
SWAB R1
        MOVB R1,-(R2)
        MOV #MEMORY+48.,R1
        JMP META3
        .PRINT #TEXF8
RM:
        MOVB PSW, RO
        BIC #177577,RO
        BNE RET5
       . JMP META3
RET5:
      JMP RET
SPHL: .PRINT #TEXF9
       MOV H,R2
      _ SWAB R2
        ADD L,R2
        ADD #MEMORY,R2
        JMP META3
JMADR: .PRINT #TEXFA
        MOVB PSW, RO
 . . . .
        BIC #177577,RO
        BNE, JMP6
        ADD #2,R1
        JMP META3
JMP6:
       JMP JMPADR
        .PRINT #TEXFB
EI:
        JMP META3
CMADR:
        .PRINT #TEXFC
        MOVB PSW, RO
        BIC #177577,RO
BNE CALLS
        ADD #2,R1
        JMP META3
CALL5:
        JMP CALLADR
        .PRINT #TEXFD
JX5:
        MOVB PSW, RO
 us s
        BIC #177737,RO
        BNE JMPX2
        ADD #2,R1
        JMP META3
JMPX2:
        JMP JMPADR
CPI8:
        .PRINT #TEXFE
        INCB M
        JSR PC,OTRO
        CLRB M
        MOV R3,R5
        JMP CMPO
RST7:
        .PRINT #TEXFF
        SUB #MEMORY,R1
        SWAB R1
        MOVB R1,-(R2)
        SWAB R1
        MOVB R1,-(R2)
        MOV #MEMORY+56.,R1
        JMP META3
        TABLA PARA DEFINIR DIRECCIONES DE INSTRUCCIONES
        .NLIST BIN
        .WORD NOP, LXIB16, STAXB, INXB, INRB, DCRB, MVIB8, RLC
```

-WORD DSUB,DADB,LDAXB,DCXB,INRC,DCRC,MVIC8,RRC
-WORD ARHL,LXID16,STAXD,INXD,INRD,DCRD,MVID8,RAL

(

ĺ

1

(

Ì

Ł

(,

```
.WORD RDEL,DADD,LDAXD,DCXD,INRE,DCRE,MVIE8,RAR
 .WORD RIM, LXIH16, SHLDADR, INXH, INRH, DCRH, MVIH8, DAA
 .WORD LDHI, DADH, LHLDADR, DCXH, INRL, DCRL, MVIL8, CMA
 .WORD SIM, LXISP16, STAADR, INXSP, INRM, DCRM, MVIM8, STC
 .WORD LDSI,DADSP,LDAADR,DCXSP,INRA,DCRA,MVIA8,CMC
 .WORD MOVBB,MOVBC,MOVBD,MOVBE,MOVBH,MOVBL,MOVBM,MOVBA
 .WORD MOVCB,MOVCC,MOVCD,MOVCE,MOVCH,MOVCL,MOVCM,MOVCA
 .WORD MOVDB,MOVDC,MOVDD,MOVDE,MOVDH,MOVDL,MOVDM,MOVDA
 .WORD MOVER, MOVEC, MOVED, MOVEE, MOVEH, MOVEL, MOVEM, MOVEA
 .WORD.MOVHB,MOVHC,MOVHD,MOVHE,MOVHH,MOVHL,MOVHM,MOVHA
 .WORD MOVLB,MOVLC,MOVLD,MOVLE,MOVLH,MOVLL,MOVLM,MOVLA
 .WORD MOVMB, MOVMC, MOVMD, MOVME, MOVMH, MOVML, HLT, MOVMA
 .WORD MOVAB, MOVAC, MOVAD, MOVAE, MOVAH, MOVAL, MOVAM, MOVAA
 .WORD ADDR,ADDC,ADDD,ADDE,ADDH,ADDL,ADDM,ADDA
 .WORD ADCB, ADCC, ADCD, ADCE, ADCH, ADCL, ADCM, ADCA
 .WORD SUBB, SUBC, SUBD, SUBE, SUBH, SUBL, SUBM, SUBA
 .WORD SBBB,SBBC,SBBD,SBBE,SBBH,SBBL,SBBM,SBBA
 .WORD ANAB,ANAC,ANAD,ANAE,ANAH,ANAL,ANAM,ANAA
.WORD XRAB,XRAC,XRAD,XRAE,XRAH,XRAL,XRAM,XRAA
 .WORD ORAB, ORAC, ORAD, ORAE, ORAH, ORAL, ORAM, ORAA
.WORD CMPB, CMPC, CMPD, CMPE, CMPH, CMPL, CMPM, CMPA
 .WORD RNZ, POPB, JNZADR, JMPADR, CNZADR, PUSHB, ADI8, RSTO
.WORD RZ, RET, JZADR, RSTV, CZADR, CALLADR, ACI8, RST1
.WORD RNC, POPD, JNCADR, OUTB, CNCADR, PUSHD, SUIB, RST2
.. WORD RC, SHLX, JCADR, IN8, CCADR, JNX5, SBI8, RST3
 .WORD RPO, POPH, JPOADR, XTHL, CPOADR, PUSHH, ANI8, RST4
 .WORD RPE,PCHL, JPEADR, XCHG, CPEADR, LHLX, XRI8, RST5
 .WORD RP,POPPSW,JPADR,DI,CPADR,PUSHPSW,ORI8,RST6
 .WORD RM,SPHL,JMADR,EI,CMADR,JX5,CPI8,RST7
```

C

(

1

ť

ĺ

```
DEFINICION DE PARAMETROS
HUECO: .BLKW 256.
DISCO: .RAD50 /DK /
AREA:
        .BLKW 8.
FILINP: .RAD50 /DK FERNA OBJ/
A:
        .WORD O
B:
        .WORD O
C:
        .WORD O
        .WORD O
n:
E:
        .WORD 0
H:
        .WORD 0
        .WORD O
L:
        .BYTE O
M:
PSW:
        .BYTE O
SALE:
        .BYTE O
        .BYTE O
:Odom
BUFFER: .BLKW 270.
MEMORY: .BLKW 2048.
                        CONJUNTO DE TEXTOS
        .NLIST BIN
EFETCH: .ASCIZ /ERROR EN EL FETCH/
ELOOKO: .ASCIZ /ERROR EN EL LOOKUP, CANAL ACTIVO/
ELOOK1: .ASCIZ /ERROR EN EL LOOKUP, ARCHIVO NO ENCONTRADO/
ERREAO: .ASCIZ /ERROR EN EL READW, SE LEYO DESPUES DE EOF/
ERREA1: .ASCIZ /ERROR EN EL READW, DE HARDWARE/
ERREA2: .ASCIZ /ERROR EN EL READW, CANAL NO ABIERTO/
```

```
TEXERR: .ASCIZ /CARACTERES NO VALIDOS, DAME OTROS/
CINV:
        .ASCIZ /CARACTER INVALIDO EN EL OPCODE/
        .ASCIZ /FIN DEL PROGRAMA SIMULADOR/
ACABO:
PROGRAMA SIMULADOR DEL MICROPROCESADOR 8085/
ENCAB2: .ASCIZ /
ENCAB3: .ASCIZ /
                          AUTOR: J.FERNANDO GARCIA N. CANO/
TEXTO1: .ASCIZ /ESPERO EL NO. DE INSTRUCCIONES A EJECUTAR, EL MODO Y/
TEXTO2: .ASCIZ /LA DIRECCION DE INICIO DEL PROGRAMA./
STAINI: .ASCIZ /ESTATUS INICIAL:/
STATUS: .ASCIZ /ESTATUS FINAL:/
REGA: .
        .ASCII /A=/
        .BYTE 200
        .ASCII / BC=/
REGBC:
        •BYTE 200
REGDE:
        .ASCII / DE=/
        .BYTE 200
        .ASCII / HL=/
REGHL:
        .BYTE 200
CMHL:
        .ASCII / (HL)=/
        .BYTE 200
STPSW:
        .ASCII / PSW=/
        .BYTE 200
STPC:
        .ASCII / PC=/
        .BYTE 200
STSP:
        .ASCII / SP=/
        .BYTE 200
CSP:
        .ASCII / (SP)=/
        .BYTE 200
SIGREN: .ASCIZ / /
TEXOO:
        .ASCIZ /NOP/
TEXO1:
        ASCIZ /LXI B,D16/
       .ASCIZ /STAX B/
TEX02:
        .ASCIZ /INX B/
TEXO3:
TEXO4:
        .ASCIZ /INR B/
TEXO5:
        .ASCIZ /DCR B/
TEX06:
        .ASCIZ /MVI B,D8/
TEXO7:
        .ASCIZ /RLC/
TEX08:
        .ASCIZ /DSUB/
TEXO9:
        .ASCIZ /DAD B/
        .ASCIZ /LDAX B/
TEXOA:
        .ASCIZ /DCX B/
TEXOB:
TEXOC:
        .ASCIZ /INR C/
        .ASCIZ /DCR C/
TEXOD:
TEXOE:
        .ASCIZ /MVI C,D8/
TEXOF:
        .ASCIZ /RRC/
        .ASCIZ /ARHL/
TEX10:
        .ASCIZ /LXI D,D16/
TEX11:
        .ASCIZ /STAX D/
TEX12:
TEX13:
        .ASCIZ /INX D/
TEX14:
        .ASCIZ /INR D/
        .ASCIZ /DCR D/
TEX15:
TEX16:
        .ASCIZ /MVI D.D8/
TEX17:
        .ASCIZ /RAL/
        ·ASCIZ /RDEL/
TEX18:
        .ASCIZ /DAD D/
TEX19:
TEX1A:
        .ASCIZ /LDAX D/
TEX1B:
      . ASCIZ /DCX D/
        .ASCIZ /INR E/
TEX1C:
      .ASCIZ /DCR E/
TEX1D:
TEX1E:
       .ASCIZ /MVI E,D8/
```

TEX1F:

.ASCIZ /RAR/

(

~

(

(

```
TEX20:
        .ASCIZ /RIM/
TEX21:
        .ASCIZ /LXI H,D16/
        .ASCIZ /SHLD Adr/
TEX22:
TEX23:
        .ASCIZ /INX H/
TEX24:
        .ASCIZ /INR H/
        .ASCIZ /DCR H/
TEX25:
TEX26:
        .ASCIZ /MVI H,D8/
TEX27:
        .ASCIZ /DAA/
        .ASCIZ /LDHI/
TEX28:
TEX29:
        .ASCIZ /DAD H/
TEX2A:
        .ASCIZ /LHLD Adr/
TEX2B:
        .ASCIZ /DCX H/
        .ASCIZ /INR L/
.ASCIZ /DCR L/
TEX2C:
TEX2D:
TEX2E:
        .ASCIZ /MVI L,D8/
TEX2F:
        .ASCIZ /CMA/
        .ASCIZ /SIM/
TEX30:
TEX31:
        .ASCIZ /LXI SP,D16/
TEX32:
        .ASCIZ /STA Adr/
        .ASCIZ /INX SP/
TEX33:
       .ASCIZ /INR M/
TEX34:
TEX35: .ASCIZ /DCR M/
TEX36:
        .ASCIZ /MVI M.D8/
TEX37: .ASCIZ /STC/
        .ASCIZ /LDSI/
TEX38:
TEX39: ASCIZ /DAD SP/
        .ASCIZ /LDA Adr/
TEX3A:
TEX3B:
        .ASCIZ /DCX SP/
        .ASCIZ /INR A/
TEX3C:
        .ASCIZ /DCR A/
TEX3D:
        .ASCIZ /MVI A,D8/
TEX3E:
TEX3F:
        .ASCIZ /CMC/
        .ASCIZ /MOV B,B/
TEX40:
        .ASCIZ /MOV B,C/
TEX41:
TEX42:
        .ASCIZ /MOV B.D/
TEX43:
        .ASCIZ /MOV B,E/
        .ASCIZ /MOV B,H/
TEX44:
        .ASCIZ /MOV B.L/
TEX45:
TEX46:
       ASCIZ /MOV B,M/
        .ASCIZ /MOV B,A/
TEX47:
        .ASCIZ /MOV C.B/
TEX48:
TEX49:
        .ASCIZ /MOV C,C/
TEX4A:
        .ASCIZ /MOV C.D/
TEX4B:
        .ASCIZ /MOV C,E/
TEX4C:
        .ASCIZ /MOV C,H/
        .ASCIZ /MOV C,L/
TEX4D:
        .ASCIZ /MOV C.M/
TEX4E:
        .ASCIZ /MOV C,A/
TEX4F:
        .ASCIZ /MOV D.B/
TEX50:
        .ASCIZ /MOV D,C/
TEX51:
        .ASCIZ /MOV D.D/
TEX52:
TEX53:
        .ASCIZ /MOV D,E/
        .ASCIZ /MOV D,H/
TEX54:
TEX55:
        .ASCIZ /MOV D.L/
TEX56: .ASCIZ /MOV D.M/
TEX57: .ASCIZ /MOV D.A/
TEX58:
        .ASCIZ /MOV E,B/
        .ASCIZ /MOV E,C/
TEX59:
TEX5A: . ASCIZ /MOV E.D/
        .ASCIZ /MOV E,E/
TEX5B:
TEX5C:
        .ASCIZ /MOV E,H/
```

```
TEX5D:
        .ASCIZ /MOV E,L/
        .ASCIZ /MOV E,M/
TEXSE:
        .ASCIZ /MOV E,A/
TEXSF:
TEX60:
        .ASCIZ /MOV H.B/
        .ASCIZ /MOV H,C/
TEX61:
        .ASCIZ /MOV H.D/
TEX62:
TEX63:
        .ASCIZ /MOV H,E/
TEX64:
        .ASCIZ /MOV H,H/
TEX65:
        .ASCIZ /MOV H,L/
        .ASCIZ /MOV H.M/
TEX66:
TEX67: .ASCIZ /MOV H.A/
TEX68:
        .ASCIZ /MOV L,B/
      .ASCIZ /MOV L.C/
TEX69:
TEX6A: ASCIZ /MOV L.D/
TEX6B: _.ASCIZ /MOV L.E/
TEXAC: .ASCIZ /MOV L.H/
TEX6D: .ASCIZ /MOV_L,L/
TEX6E: . . ASCIZ /MOV L.M/
TEX6F: .ASCIZ /MOV L,A/
TEX70: .ASCIZ /MOV M.B/
TEX71: .ASCIZ /MOV M,C/
TEXT2: . ASCIZ /MOV M.D/
      .ASCIZ /MOV M.E/
TEX73:
TEX74: .ASCIZ /MOV M.H/
        .ASCIZ /MOV M,L/
TEX75:
        .ASCIZ /HLT/
TEX76:
        .ASCIZ /MOV M,A/
TEX77:
TEX78:
        .ASCIZ /MOV A,B/
        .ASCIZ /MOV A,C/
TEX79:
        .ASCIZ /MOV A,D/
TEX7A:
TEX7B:
        .ASCIZ /MOV A,E/
TEX7C:
        .ASCIZ /MOV A,H/
        .ASCIZ /MOV A.L/
TEX7D:
TEX7E:
        .ASCIZ /MOV A,M/
TEX7F:
        .ASCIZ /MOV A,A/
TEXBO:
        .ASCIZ /ADD B/
TEX81:
        .ASCIZ /ADD C/
TEX82:
        .ASCIZ /ADD D/
TEX83:
        .ASCIZ /ADD E/
TEX84:
        .ASCIZ /ADD H/
        .ASCIZ /ADD L/
TEX85:
        .ASCIZ /ADD M/
TEX86:
TEX87:
        .ASCIZ /ADD A/
        .ASCIZ /ADC B/
TEX88:
        .ASCIZ /ADC C/
TEX89:
        .ASCIZ /ADC D/
TEX8A:
        .ASCIZ /ADC E/
TEX8B:
        .ASCIZ /ADC H/
TEX8C:
TEX8D:
        .ASCIZ /ADC L/
        .ASCIZ /ADC M/
TEX8E:
        .ASCIZ /ADC A/
TEX8F:
TEX90:
        .ASCIZ /SUB B/
        .ASCIZ /SUB C/
TEX91:
        .ASCIZ /SUB D/
TEX92:
        .ASCIZ /SUB E/
TEX93:
TEX94:
        .ASCIZ /SUB H/
TEX95:
        .ASCIZ /SUB L/
      .ASCIZ /SUB M/
TEX96:
TEX97:
       .ASCIZ /SUB A/
       .ASCIZ /SBB B/
TEX98:
        .ASCIZ /SBB C/
TEX99:
```

÷

```
TEX9A:
        .ASCIZ /SBB D/
        .ASCIZ /SBB E/
TEX9B:
TEX9C:
         .ASCIZ /SBB H/
TEX9D:
         .ASCIZ /SBB L/
         .ASCIZ /SBB M/
TEX9E:
TEX9F:
         .ASCIZ /SBB A/
         .ASCIZ /ANA B/
TEXAO:
         .ASCIZ /ANA C/
TEXA1:
         .ASCIZ /ANA D/
TEXA2:
         .ASCIZ /ANA E/
TEXA3:
TEXA4:
       .ASCIZ /ANA H/
        .ASCIZ /ANA L/
TEXA5:
TEXA6:
         .ASCIZ /ANA M/
TEXA7:
         .ASCIZ /ANA A/
TEXA8:
         .ASCIZ /XRA B/
TEXA9:
         .ASCIZ /XRA C/
        .ASCIZ. /XRA D/
TEXAA:_.
TEXAR:
         .ASCIZ /XRA E/
         .ASCIZ /XRA H/
TEXAC:
         .ASCIZ /XRA L/
TEXAD:
         .ASCIZ /XRA M/
TEXAE:
         .ASCIZ /XRA.A/
TEXAF:
         .ASCIZ /ORA B/
TEXBO:
TEXB1:
         .ASCIZ /ORA C/
TEXB2:
         .ASCIZ /ORA D/
         .ASCIZ /ORA E/
TEXB3:
         .ASCIZ /ORA H/
TEXB4:
        .ASCIZ /ORA L/
TEXB5:
TEXB6:
        .ASCIZ /ORA M/
        .ASCIZ /ORA A/
TEXB7:
        .ASCIZ /CMP B/
TEXB8:
TEXB9:
         .ASCIZ /CMP C/
TEXBA:
         .ASCIZ /CMP D/
         .ASCIZ /CMP E/
TEXBB:
         .ASCIZ /CMP H/
TEXBC:
TEXBD:
         .ASCIZ /CMP L/
TEXBE:
         .ASCIZ /CMP M/
         .ASCIZ /CMP A/
TEXBF:
TEXCO:
        .ASCIZ /RNZ/
         .ASCIZ /POP B/
TEXC1:
         .ASCIZ /JNZ Adr/
TEXC2:
         .ASCIZ /JMP Adr/
TEXC3:
TEXC4:
         .ASCIZ /CNZ Adr/
TEXC5:
         .ASCIZ /PUSH B/
TEXC6:
         .ASCIZ /ADI D8/
TEXC7:
         .ASCIZ /RST 0/
TEXC8:
         .ASCIZ /RZ/
TEXC9:
         .ASCIZ /RET/
         .ASCIZ /JZ Adr/
TEXCA:
TEXCB:
         .ASCIZ /RSTV/
         .ASCIZ /CZ Adr/
TEXCC:
TEXCD:
         .ASCIZ /CALL Adr/
TEXCE:
         .ASCIZ /ACI D8/
TEXCF:
         .ASCIZ /RST 1/
         .ASCIZ /RNC/
TEXDO:
TEXD1:
         ·ASCIZ /POP, D/
TEXD2:
         .ASCIZ /JNC Adr/
         .ASCIZ /OUT D8/
TEXD3:
         .ASCIZ /CNC Adr/
TEXD4:
         .ASCIZ /PUSH D/
TEXD5:
TEXD6:
         .ASCIZ /SUI D8/
```

```
.ASCIZ /RST 2/
TEXD7:
       .ASCIZ /RC/
TEXD8:
TEXD9: .ASCIZ /SHLX/
TEXDA: .ASCIZ /JC Adr/
       .ASCIZ /IN D8/
TEXDB:
TEXDC: .ASCIZ /CC Adr/
        .ASCIZ /JNX5/
TEXDD:
TEXDE: .ASCIZ /SBI D8/
TEXDF: .ASCIZ /RST 3/
TEXEO:
        ASCIZ /RPO/
       .ASCIZ /POP H/
TEXE1:
TEXE2: .ASCIZ /JPO Adr/
TEXE3: .ASCIZ /XTHL/
TEXE4: .ASCIZ /CPO Adr/
        .ASCIZ /PUSH H/
TEXE5:
       .ASCIZ /ANI D8/
TEXE6:
       .ASCIZ /RST 4/
TEXE7:
       .ASCIZ /RPE/
TEXE8:
TEXE9:
        .ASCIZ /PCHL/
TEXEA: .ASCIZ /JPE Adr/
TEXEB: .ASCIZ /XCHG/
TEXEC: .ASCIZ /CPE Adr/
TEXED: .ASCIZ /LHLX/
       .ASCIZ /XRI D8/
TEXEE:
TEXEF: .ASCIZ /RST 5/
        .ASCIZ /RP/
TEXFO:
TEXF1:
        .ASCIZ /POP PSW/
       ASCIZ /JP Adr/
TEXF2:
TEXF3: .ASCIZ /DI/
       .ASCIZ /CP Adr/
TEXF4:
       .ASCIZ /PUSH PSW/
TEXF5:
TEXF6: .ASCIZ /ORI D8/
       .ASCIZ /RST 6/
TEXF7:
TEXF8: .ASCIZ /RM/
TEXF9: .ASCIZ /SPHL/
       .ASCIZ /JM Adr/
TEXFA:
TEXFB: .ASCIZ /EI/
TEXFC: .ASCIZ /CM Adr/
TEXFD: .ASCIZ /JX5/
TEXFE: .ASCIZ /CPI D8/
TEXFF: .ASCIZ /RST 7/
```

.END META1

```
EJEMPLO 1.
PROGRAMA PARA ORDENAR DE MENOR A MAYOR (ORDEN ASCENDENTE) 4 NUMEROS
BINARIOS DE 8 BITS ALMACENADOS EN LA MEMORIA DE 0050 A 0053. EL RE-
SULTADO ES ALMACENADO EN LA MEMORIA A PARTIR DE LA DIRECCION 0000 Y
EN LOS REGISTROS B, C, D Y E. NO SE MODIFICAN LOS CONTENIDOS INICIA-
LES DE LAS LOCALIDADES 0050 A 0053.
ERRKO:FERNA.OBJ$R$/L$$
-21530036012D36022D36032D3604462C4E2C562C5E78B9DA1C01414F79
BADA2901CA2A014A57C315017ABBDA3601CA3601535FC31C016C702C71
207220737600/
 RUN-RK1:JFGNC.333
PROGRAMA SIMULADOR DEL MICROPROCESADOR 8085
          AUTOR: J.FERNANDO GARCIA N. CANO
************************************
ESPERO EL NO. DE INSTRUCCIONES A EJECUTAR, EL MODO Y
LA DIRECCION DE INICIO DEL PROGRAMA.
256/0/0100
ESTATUS INICIAL:
A=00 BC=0000 DE=0000 HL=0000 (HL)=22 PSW=00 PC=0100 SP=1000 (SP)=5245
LXI H,D16
A=00 BC=0000 DE=0000 HL=0053 (HL)=FA PSW=00 PC=0103 SP=1000 (SP)=5245
MVI M,D8
A=00 BC=0000 DE=0000 HL=0053 (HL)=01 PSW=00 PC=0105 SP=1000 (SP)=5245
DCR L
A=00 BC=0000 DE=0000 HL=0052 (HL)=8A PSW=00 PC=0106 SP=1000 (SP)=5245
BU. H.D8
A=00 BC=0000 DE=0000 HL=0052 (HL)=02 PSW=00 PC=0108 SP=1000 (SP)=5245
DCR L
A=00 BC=0000 DE=0000 HL=0051 (HL)=B7 PSW=00 PC=0109 SP=1000 (SP)=5245
MVI M,D8
A=00 BC=0000 DE=0000 HL=0051 (HL)=03 PSW=00 PC=010B SF=1000 (SP)=5245
DCR L
A=00 BC=0000 DE=0000 HL=0050 (HL)=E9 PSW=04 PC=010C SP=1000 (SP)=5245
MVI M,D8
A=00 BC=0000 DE=0000 HL=0050 (HL)=04 PSW=04 PC=010E SP=1000 (SP)=5245
MOV B,M
A=00 BC=0400 DE=0000 HL=0050 (HL)=04 PSW=04 PC=010F SP=1000 (8F)=5245
INR L
```

A=00 BC=0400 DE=0000 HL=0051 (HL)=03 PSW=00 PC=0110 SP=1000 (SP)=5245

MOU C.M

(

 $\mathbf{C}$ 

-

(,

```
INR L
A=00 BC=0403 DE=0000 HL=0052 (HL)=02 PSW=00 PC=0112 SP=1000 (SP)=5245
MOV D,M
A=00 BC=0403 DE=0200 HL=0052 (HL)=02 PSW=00 PC=0113 SP=1000 (SP)=5245
INR L
A=00 BC=0403 DE=0200 HL=0053 (HL)=01 PSW=04 PC=0114 SP=1000 (SP)=5245
MOV E,M
A=00 BC=0403 DE=0201 HL=0053 (HL)=01 PSW=04 PC=0115 SP=1000 (SP)=5245
MOV A,B
A=04 BC=0403 DE=0201 HL=0053 (HL)=01 PSW=04 PC=0116 SP=1000 (SP)=5245
CMP C
A=04 BC=0403 DE=0201 HL=0053 (HL)=01 PSW=00 PC=0117 SP=1000 (SP)=5245
JC ADR
A=04 BC=0403 DE=0201 HL=0053 (HL)=01 PSW=00 PC=011A SP=1000 (SP)=5245
MOV B,C
A=04 BC=0303 DE=0201 HL=0053 (HL)=01 PSW=00 PC=011B SP=1000 (SP)=5245
MOV CA
A=04 BC=0304 DE=0201 HL=0053 (HL)=01 PSW=00 PC=011C SP=1000 (SP)=5245
MOV A,C
A=04 BC=0304 DE=0201 HL=0053 (HL)=01 PSW=00 PC=011D SP=1000 (SP)=5245
CMP D
A=04 BC=0304 DE=0201 HL=0053 (HL)=01 PSW=00 PC=011E SP=1000 (SP)=5245
JC ADR
A=04 BC=0304 DE=0201 HL=0053 (HL)=01 PSW=00 PC=0121 SP=1000 (SP)=5245
JZ ADR
A=04 BC=0304 DE=0201 HL=0053 (HL)=01 PSW=00 PC=0124 SP=1000 (SP)=5245
MOV C.D
A=04 BC=0302 DE=0201 HL=0053 (HL)=01 PSW=00 PC=0125 SP=1000 (SP)=5245
MOV DA
A=04 BC=0302 DE=0401 HL=0053 (HL)=01 PSW=00 PC=0126 SF=1000 (SP)=5245
JMP ADR
A=04 BC=0302 DE=0401 HL=0053 (HL)=01 PSW=00 PC=0115 SP=1000 (SP)=5245
MOV A,B
A=03 BC=0302 DE=0401 HL=0053 (HL)=01 PSW=00 PC=0116 SP=1000 (SP)=5245
CMP C
A=03 BC=0302 DE=0401 HL=0053 (HL)=01 PSW=00 PC=0117 SP=1000 (SP)=5245
JC ADR
A=03 BC=0302 DE=0401 HL=0053 (HL)=01 PSW=00 PC=011A SP=1000 (SP)=5245
MOV B,C
A=03 BC=0202 DE=0401 HL=0053 (HL)=01 PSW=00 PC=011B SP=1000 (SP)=5245
MOV C.A
A=03 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=00 PC=011C SP=1000 (SP)=5245
MOU A+C
```

(,

```
CMF D
A=03 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=85 PC=011E SP=1000 (SP)=5245
JC ADR
JMP ADR
A=03 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=85 PC=0129 SP=1000 (SF)=5245
MOV A,D
A=04 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=85 FC=012A SF=1000 (SP)=5245.
CMP E
A=04 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=04 PC=012B SP=1000 (SP)=5245
JC ADR
A=04 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=04 PC=012E SP=1000 (SP)=5245
JZ ADR
A=04 BC=0203 DE=0401 HL=0053 (HL)=01 PSW=04 PC=0131 SP=1000 (SP)=5245
MOV D,E
A=04 BC=0203 DE=0101 HL=0053 (HL)=01 PSW=04 PC=0132 SF=1000 (SP)=5245
MOV E,A
A=04 BC=0203 DE=0104 HL=0053 (HL)=01 FSW=04 FC=0133 SP=1000 (SP)=5245
JMP ADR
A=04 BC=0203 DE=0104 HL=0053 (HL)=01 PSW=04 PC=011C SP=1000 (SF)=5245
MOV A,C
A=03 BC=0203 DE=0104 HL=0053 (HL)=01 PSW=04 PC=011D SP=1000 (SP)=5245
CMP D
A=03 BC=0203 DE=0104 HL=0053 (HL)=01 PSW=00 PC=011E SP=1000 (SP)=5245
JC ADR
A=03 BC=0203 DE=0104 HL=0053 (HL)=01 FSW=00 FC=0121 SF=1000 (SF)=5245
JZ ADR
-A=03 BC=0203 DE=0104 HL=0053 (HL)=01 PSW=00 PC=0124 SP=1000 (SP)=5245
MOV C,D
A=03 BC=0201 DE=0104 HL=0053 (HL)=01 PSW=00 PC=0125 SP=1000 (SP)=5245
MOV D.A
A=03 BC=0201 DE=0304 HL=0053 (HL)=01 FSW=00 PC=0126 SF=1000 (SP)=5245
JMP ADR
A=03 BC=0201 DE=0304 HL=0053 (HL)=01 PSW-00 PC-0115 SF-1000 (SF)-5245
MOV A,B
A=02 BC=0201 DE=0304 HL=0053 (HL)=01 PSW=00 PC-0116 SP-1000 (SF)=5245
CMP C
A=02 BC=0201 DE=0304 HL=0053 (HL)=01 PSW=00 PC=0117 SP=1000 (SP)=5245
JC ADR
A=02 BC=0201 DE=0304 HL=0053 (HL)=01 PSW=00 PC=011A SF=1000 (SF)=5245
MOV-B+C
A=02 BC=0101 DE=0304 HL=0053 (HL)=01 FSW=00 FC=011B SF=1000 (SF)=5245
MOV . C+A
A=02 BC=0102 DE=0304 HL=0053 (HL)=01 PSW-00 PC=011C SF=1000 (SF)=5245
```

1

6

```
A=02 BC=0102 DE=0304 HL=0053 (HL)=01 PSW=85 PC=011E SP=1000 (SP)=5245
JC ADR
JMP ADR
A=02 BC=0102 DE=0304 HL=0053 (HL)-01 PSW-85 FC-0129 SF-1000 (SF)-5245
A=03 BC=0102 DE=0304 HL=0053 (HL)=01 PSW=85 PC=012A SF-1000 (SP)-5245
CMP E
A=03 BC=0102 DE=0304 HL=0053 (HL)-01 FSW-85 FC-012B SF-1000 (SF)-5245
JC ADR
JMP ADR
A=03 BC=0102 DE=0304 HL=0053 (HL)=01 FSW-85 FC-0136 SF-1000 (SF)-5245
MOV L.H
A=03 BC=0102 DE=0304 HL=0000 (HL)=22 PSW=85 PC=0137 8P=1000 (SP)=5245
MOV M,B
.A=03 BC=0102 DE=0304 HL=0000 (HL)=01 FSW=85 FC=0138 SF=1000 (SF)=5245
A=03 BC=0102 DE=0304 HL=0001 (HL)=5C PSW-01 FC-0139 SF-1000 (SF)=5245
MOV NOC
A=03 BC=0102 DE=0304 HL=0001 (HL)=02 PSW=01 PC=013A SF=1000 (SF)=5245
INR L
A=03 BC=0102 DE=0304 HL=0002 (HL)-1B PSW=01 PC=013B SF=1000 (SF)=5245
MOV M.D
A=03 BC=0102 DE=0304 HL=0002 (HL)=03 FSW=01 FC=013C SF=1000 (SF)=5245
A=03 BC=0102 DE=0304 HL+0003 (HL)+13 PSW-05 FC=013D SF-1000 (SF)-5245
MOV N'E
A=03 BC=0102 DE=0304 HL=0003 (HL)=04 PSW=05 FC=013E SF=1000 (SF)=5245
HLT
A-03 BC-0102 DE-0304 HL-0003 (HL)-04 FSW-05 FC-013F SF-1000 (SF)-5245
  .i.,
NOF
ESTATUS FINAL:
A=03 BC=0102 DE=0304 HL=0003 (HL)=04 FSW=05 FC=0140 SF=1000 (SF)=5245
FIN DEL PROGRAMA SIMULADOR
```

C

C

(

CMP D

• •

## 

FROGRAMA SIMULADOR DEL MICROFROCESADOR 8085

AUTOR: J.FERNANDO GARCIA N. CANO

```
257/0/0100
CARACTERES NO VALIDOS, DAME OTROS
256/2/0100
CARACTERES NO VALIDOS, DAME OTROS
256/0/0F01
CARACTERES NO VALIDOS, DAME OTROS
-256/1/0100-
ESTATUS INICIAL:
A-00 BC=0000 DE-0000 HL-0000 (HL)-01 PSW-00 PC-0100 SP-1000 (SP)-5245-
LXI H,D16
MVI M.D8
DCR-L
-MVI -M+D8
DCR L
MVI M.D8
DCR -L
MVI-M.DS
MOV -B+M
INR L
MOV C+M
INR L
MOV D.M
INR L
MOV EIN
MOV A.B
CMF - C
JC ADR
MOV-B+C
MOV CAA
HOV-A+C
CMF D
JC ADR
JZ ADR
MOV C.D
MOV DAA
JMP ADR
MOV AFB
CMP C
JC ADR
MOV B,C
MOV CAA
MOV A,C
CMF D
JC ADR
JMP ADR
MOV A,D
CMP E
JC ADR
JZ ADR
MOV DIE
MOV EAA
JMF ADR
MOV A.C
CMP-D
JC ADR
JZ ADR
MOV C.D
MOV DAA
JMP ADR
MOV- A-B
CMP---C
JC-ADR
```

-MOV B+C

```
CMP D
JC ADR
JMF ADR
MOV A.D
CMP E
JC ADR
JMP ADR
MOV L.H
MOV M.B
INR L
HOV-M+C
INR L
MOV-M.D
INR L
MOV-M+E
HLT
A=03 BC=0102 DE=0304 HL=0003 (HL)=04 FSW=05 FC=013F 8F=1000 (8F)=5245
NOP
ESTATUS FINAL:
A=03 BC=0102 DE-0304 HL-0003 (HL)-04 FSW-05 FC-0140 SF-1000 (SF)-5245
FIN DEL PROGRAMA SIMULADOR
```

EJEMPLO 2.

PROGRAMA PARA SUMAR 2 NUMEROS BCD DE 4 DIGITOS CADA UNO ALMACENADOS A PARTIR DE 0000 Y DEJAR EL RESULTADO EN ORDEN ASCENDENTE DE VALOR A PARTIR DE 0010. EL RESULTADO TAMBIEN APARECE EN LOS REGISTROS A, B Y C.

ERRKO:FERNALDBU\$R\$/L\$\$
; 21030036902D36252D36102D36967E2E0286273210003A01002C8E2732
.11003E00CE003212002E104E2C467600/
.\*. \*\*\* \*\*\*

RUN RK1:JFGNC.333

PROGRAMA SIMULADOR DEL MICROPROCESADOR 8085

AUTOR: J.FERNANDO GARCIA N. CANO

ESPERO EL NO. DE INSTRUCCIONES A EJECUTAR, EL MODO Y LA DIRECCION DE INICIO DEL PROGRAMA. 256/0/0F00:

ESTATUS INICIAL:

A=00 BC=0000 DE=0000 HL=0000 (HL)=22 PSW=00 PC=0F00 SP=1000 (SP)=5245

LXI H,D16

A=00 BC=0000 DE=0000 HL=0003 (HL)=13 PSW=00 PC=0F03 SP=1000 (SP)=5245

MVI M,D8

A=00 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=00 PC=0F05 SP=1000 (SP)=5245

DCR L

A=00 BC=0000 DE=0000 HL=0002 (HL)=1B PSW=00 PC=0F06 SF=1000 (SP)=5245

MVI M,D8

A=00 BC=0000 DE=0000 HL=0002 (HL)=25 PSW=00 PC=0F08 SP=1000 (SP)=5245

DCR L

A=00 BC=0000 DE=0000 HL=0001 (HL)=5C PSW=00 PC=0F09 SP=1000 (SP)=5245

MVI M,D8 -

A=00 BC=0000 DE=0000 HL=0001 (HL)=10 PSW=00 PC=0F0B SP=1000 (SP)=5245

DCR L

A=00 BC=0000 DE=0000 HL=0000 (HL)=22 PSW=44 PC=0F0C SP=1000 (SP)=5245

MVI M, D8

A=00 BC=0000 DE=0000 HL=0000 (HL)=96 PSW=44 PC=0F0E SP=1000 (SP)=5245

MOV A+M

A=96 BC=0000 DE=0000 HL=0000 (HL)=96 PSW=44 PC=0F0F SP=1000 (SP)=5245

MVI L,D8

A=96 BC=0000 DE=0000 HL=0002 (HL)=25 PSW=44 PC=0F11 SP=1000 (SP)=5245

ADD M

A=BB BC=0000 DE=0000 HL=0002 (HL)=25 PSW=84 PC=0F12 SP=1000 (SP)=5245

(

```
A=21 BC=0000 DE=0000 HL=0002 (HL)=25 PS₩=15 PC=0F16 SF=1000 (SP)=5245
LDA ADR
A=10 BC=0000 DE=0000 HL=0002 (HL)=25 PSW=15 FC=0F19 SF=1000 (SF)=5245
A=10 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=05 FC=0F1A SF=1000 (SF)=5245
ADC M
A=A1 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=80 PC=0F1B SF=1000 (SP)=5245
DAA
A=01 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=01 PC=0F1C SP=1000 (SP)=5245
A=01 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=01 FC=0F1F SP=1000 (SP)=5245
MVI A,D8
A=00 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=01 PC=0F21 SP=1000 (SP)=5245
ACI D8
A=01 BC=0000 BE=0000 HL=0003 (HL)=90 PSW=00 PC=0F23 SP=1000 (SP)=5245
A=01 BC=0000 DE=0000 HL=0003 (HL)=90 PSW=00 PC=0F26 SP=1000 (SP)=5245
MVI L,D8
A=01 BC=0000 DE=0000 HL=0010 (HL)=21 PSW=00 PC=0F28 SP=1000 (SP)=5245
MOV C+M
A=01 BC=0021 DE=0000 HL=0010 (HL)=21 PSW=00 PC=0F29 SF=1000 (SF)=5245
A=01 BC=0021 DE=0000 HL=0011 (HL)=01 PSW=04 PC=0F2A SF=1000 (SF)=5245
A=01 BC=0121 DE=0000 HL=0011 (HL)=01 PSW=04 PC=0F2B SF=1000 (SP)=5245
HLT
A=01 BC=0121 DE=0000 HL=0011 (HL)=01 PSW=04 PC=0F2C SF=1000 (SF)=5245
NOF
ESTATUS FINAL:
A=01 BC=0121 DE=0000 HL=0011 (HL)=01 PSW=04 PC=0F2D SF=1000 (SF)=5245
FIN DEL PROGRAMA SIMULADOR
```

STA ADR

. .