



**UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO
PROGRAMA DE MAESTRÍA Y DOCTORADO EN INGENIERÍA
INGENIERÍA ELÉCTRICA – SISTEMAS ELECTRÓNICOS**

**DISEÑO DE UN MICROCIRCUITO DE UNA
NEURONA BORROSA**

T E S I S

QUE PARA OPTAR POR EL GRADO DE:

DOCTORA EN INGENIERÍA

PRESENTA:

ABIGAIL MARÍA ELENA RAMÍREZ MENDOZA

TUTOR PRINCIPAL

DR. FELIPE DE JESÚS LARA ROSANO, CCADET

COMITÉ TUTOR

**DR. JOSÉ ABEL HERRERA CAMACHO, FAC. DE ING.
DR. ERNST KUSSUL MIJHAIOVICH, CCADET**

MÉXICO, D. F. FEBRERO 2013

Todos los diagramas, circuitos electrónicos y el prototipo de la Neurona Borrosa o Difusa, así como el contenido de esta tesis están protegidos por los Derechos de Autor en Trámite.

Capítulo 3. Figura 3.1 Diagrama de Bloques de la Neurona Difusa

Capítulo 3. Figura 3.2 Diagrama Lógico Generalizado del Integrador Difuso tipo Gupta (IDG) de la Neurona Difusa

Capítulo 3. Figura 3.3 Diagrama Lógico Generalizado de la Función de Activación (FA) de la Neurona Difusa

Capítulo 3. Figura 3.4 Circuito Electrónico del Integrador Difuso tipo Gupta (IDG)

Capítulo 3. Figura 3.5 Circuito Electrónico de la Función de Activación (FA)

Capítulo 3. Figura 3.6 Circuito electrónico para generar un Periodo Refractario a la Neurona Difusa

Capítulo 3. Figura 3.7 Circuito electrónico para producir un Retardo Axónico a la Neurona

Capítulo 3. Figura 3.8 Diagrama de Bloques General de los circuitos electrónicos utilizados para generar trenes de espigas a partir de la respuesta difusa de la Neurona Difusa

Capítulo 3. Figura 3.8 Circuito Electrónico Generador de Espigas

Capítulo 4. Figura 4.1 Circuito Impreso de doble cara para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

Capítulo 4. Figura 4.2 Circuito Impreso del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

Capítulo 4. Figura 4.3 Vista posterior del Circuito Impreso del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

Anexo A. Diagrama esquemático del Circuito Electrónico del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

RECONOCIMIENTO ESPECIAL AL:

M. EN C. JOSÉ LUIS PÉREZ SILVA, CCADET

Asesor imprescindible para la realización y culminación de este trabajo, a quién quiero reconocer ampliamente su valiosa participación en el desarrollo de esta tesis, por su tiempo, asesoría, enseñanzas y apoyo.

AGRADECIMIENTOS

Quiero expresar mi agradecimiento a los profesores del Programa de Maestría y Doctorado en Ingeniería Eléctrica, en especial al Dr. Gerardo Espinosa Pérez y al M. en I. Rolando Carrera Méndez por su tiempo y apoyo.

Agradezco sinceramente también a los miembros del jurado al Dr. Fernando Arámbula Cosío, a la Dra. Graciela Velasco Herrera, al Dr. Francisco Cervantes Pérez y al Dr. Héctor Benítez Pérez por su apoyo para la elaboración de este trabajo, sus inapreciables comentarios, confianza y amistad.

También especialmente quiero agradecer al Dr. Felipe Lara Rosano por haber dirigido mi tesis, participando con su experiencia, sabiduría y apoyo entusiasta en cada momento.

Finalmente agradezco a la UNAM, al CCADET (Centro de Ciencias Aplicadas y Desarrollo Tecnológico), al IIMAS (Instituto de Investigaciones en Matemáticas Aplicadas y en Sistemas), al Instituto de Ingeniería y a la Facultad de Ingeniería.

DEDICATORIA

Dedico esta tesis y doy gracias a Dios, a mis padres, abuelos y amigos por su amor y comprensión, así como a todas aquellas personas quienes me apoyaron para la realización de este trabajo el cual requirió de cariño, entusiasmo, esfuerzo y perseverancia.

Muy especialmente dedico esta tesis con todo mi amor a la memoria de mi mamá María Elena Mendoza García, que en paz descanse y en gloria esté.

Resumen

Se realizó la implantación del circuito electrónico del modelo de una neurona difusa con un integrador difuso tipo Gupta que simula el funcionamiento y se obtiene una respuesta difusa como la de una neurona de espiguelo rápido; se dan las ecuaciones del modelo de neurona difusa y se obtiene una respuesta difusa de la neurona para dos señales de entrada no difusas. El resultado son trenes de espigas en donde se pueden apreciar el periodo refractario relativo y absoluto, así como el retardo axónico. Se compara la respuesta del modelo de neurona difusa propuesto con registros intracelulares de interneuronas corticales de espiguelo rápido biológicas, así como del transitorio que presentan al inicio de cada tren de espigas. También se comparan los resultados obtenidos del circuito electrónico del modelo de neurona difusa con la simulación del modelo matemático de la neurona difusa en Matlab™.

Abstract

The electronic circuit implementation of a fuzzy neuron model with a fuzzy Gupta integrator is presented. This neuron model simulates the performance and the fuzzy response of a fast spiking biological neuron. The fuzzy neuron response is analyzed for two classical (non fuzzy) input signals, the results are spike trains with relative and absolute refractory period and an axonal delay. A comparison between the response of the proposed fuzzy neuron model and the intracellular registers of biological fast-spiking cortical interneurons is made, as well as the transients presented at the beginning of each spike train. Also the results obtained from the electronic circuit of the fuzzy neuron model with the simulation results of the mathematical model in Matlab™ are compared.

ÍNDICE

1. Introducción	
1.1. Objetivo y Justificación del Estudio	1
1.2. Revisión de la Literatura y Contribuciones	2
1.3. Organización del Trabajo	8
2. Conceptos Básicos	
2.1. Lógica difusa	9
2.2. Neuronas artificiales	17
2.3. Teoría de Gupta sobre el modelo de una neurona difusa	18
2.4. Tecnología Altera®	25
3. Diseño del microcircuito de la Neurona Difusa	
3.1. Diseño lógico y modelo electrónico de la Neurona Difusa	27
3.2. Modelo lógico y electrónico del Periodo Refractario	49
3.3. Modelo lógico y electrónico del Retardo Axónico	54
3.4. Modelo matemático y electrónico del Circuito Generador de Espigas	58
4. Implantación del circuito electrónico de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas	
4.1. Implantación del circuito electrónico de la Neurona Difusa en un microcircuito Altera®	68
4.2. Diagrama electrónico y circuito impreso para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas	69
4.3. Construcción del circuito impreso para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas	71
5. Simulaciones y Resultados obtenidos	
5.1. Respuesta del Modelo electrónico de la Neurona Difusa	74
5.2. Respuesta del Microcircuito de la Neurona Difusa	78
5.3. Respuesta del Modelo electrónico del Periodo Refractario y el Retardo Axónico	82
5.4. Respuesta del Modelo electrónico del Generador de Espigas	86
5.5. Respuesta del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas	88
5.6. Comparación de los resultados del circuito electrónico del modelo de neurona difusa con los resultados de la simulación del modelo matemático de la neurona difusa en Matlab®.	107
6. Conclusiones y trabajo futuro	112
7. Referencias Bibliográficas	117

8. Anexo A. Diagrama esquemático del Circuito Electrónico del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

120

Capítulo 1

Introducción

Se presentan los argumentos que justifican la realización del diseño de un microcircuito de una neurona borrosa, para lo cual se enuncian los objetivos y se da una descripción de la organización del contenido de este trabajo de investigación.

1.1 Objetivo y Justificación del Estudio

El presente estudio tiene el siguiente objetivo:

Desarrollar un microcircuito de una Neurona Difusa con base en la Lógica Difusa, las Neuronas Artificiales, la Teoría de Gupta y la Electrónica que sea capaz de generar una respuesta difusa que simule la generación de espigas y las propiedades neuronales como son el Periodo refractario y el Retardo Axónico, contribuyendo de esta forma al desarrollo del modelado de las neuronas que constituyen el sistema nervioso central como un avance en el desarrollo de modelos del sistema nervioso básico, es decir, compuesto por neuronas sensitivas (de los cinco sentidos como son el olfato, gusto, tacto, vista y oído), interneuronas, neuronas piramidales y neuronas motoras [2] [34].

Debido a que durante décadas se han realizado experimentos con animales como ratones, gatos y murciélagos para el estudio de la respuesta y comunicación de las neuronas corticales principalmente realizándose registros intracelulares y extracelulares [30] [31] [35], con la desventaja de requerir de procedimientos invasivos en organismos vivos usualmente anestesiados para los experimentos de registro intracelular y despiertos para el registro extracelular de las señales neuronales debido a los riesgos derivados de la técnica invasiva en el organismo biológico. Aunque recientemente se realizan experimentos con seres vivos despiertos para registro intracelular [32], si se realizan modelos electrónicos de las diferentes neuronas que componen el sistema nervioso se podrían realizar experimentos de registros intracelulares o extracelulares sin la necesidad de requerir organismos biológicos. Sólo se requerirían modelos teóricos de neuronas desarrollados con circuitos electrónicos, sin mencionar las aplicaciones del modelo de la neurona difusa desarrollada en este trabajo en áreas como el control y el procesamiento de señales.

En comparación con otros trabajos reportados en la literatura se encuentran modelos de neuronas artificiales no difusas (clásicas) como en [14] [16] [17] [18] [19] [21] [24] [25] [26] [29] [33], y modelos de neuronas artificiales difusas como en [6] [9] [11] [13] [28], que simulan la respuesta de neuronas corticales. Sin embargo, se requiere de manera relevante un modelo de neurona difusa que conjunte las propiedades neuronales como la generación de espigas, el periodo refractario y el retardo axónico.

De aquí la importancia del estudio y desarrollo del modelo de una neurona difusa con un integrador difuso tipo Gupta que simule el funcionamiento y respuesta de una neurona de espiguelo rápido, con base en la Teoría de la Lógica Difusa, las Neuronas Artificiales, y la Teoría de Gupta [11] con circuitos electrónicos, mediante un microcircuito, que resuelva de una manera menos compleja la simulación de las propiedades neuronales como son el Periodo refractario, el Retardo Axónico y la Generación de Espigas.

Otro propósito de este trabajo es el aprovechamiento de tecnologías y dispositivos electrónicos tanto digitales como analógicos que permitan resolver problemas complejos de una forma más sencilla utilizando ambos tipos de electrónica, la digital y la analógica. Así como, aportar un modelo electrónico de una neurona difusa, que simule la respuesta y funcionamiento de una interneurona o neurona de espiguelo rápido del sistema nervioso central con sus propiedades neuronales como son la generación de espigas, el periodo refractario absoluto y relativo, y el retardo axónico mediante la implantación del circuito electrónico de la neurona difusa con integrador difuso tipo Gupta utilizando una tecnología como es Altera[®], para obtener la respuesta de la neurona.

1.2. Revisión de la Literatura y Contribuciones

En el desarrollo de neuronas artificiales, pueden distinguirse dos principales tendencias de investigación, una es basada en la lógica clásica y otra en la lógica difusa. La primera se caracteriza en general por utilizar valores de verdad cierto o falso correspondientes a la lógica clásica, así como operaciones neuronales no difusas. En cambio la segunda tendencia, nacida en las últimas décadas es otra opción para el desarrollo de neuronas artificiales, las neuronas artificiales difusas utilizan como valores de verdad una función de membresía correspondiente a la lógica difusa [1], así como operaciones lógicas difusas para realizar sus procesos neuronales y la respuesta que generan también es difusa.

Dentro del área de las neuronas artificiales no difusas se encuentran modelos del tipo neurona integradora y disparo con fugas como en [16] donde utilizan funciones con lógica clásica para obtener una respuesta tipo ráfaga parabólica con efecto de memoria a corto plazo y el correspondiente retardo axónico, aunque el modelo no presenta la propiedad neuronal del periodo refractario.

Otros trabajos como en [14] analizan los modelos de neuronas sin pesos. Algunas de las ventajas de este modelo son: (1) Los sistemas pueden ser contruidos utilizando circuitos digitales convencionales (con operaciones de lógica clásica, es decir no difusa), (2) el aprendizaje no es excesivamente lento, y (3) la teoría convencional de las herramientas de cómputo se puede utilizar para analizar sus propiedades. También describen el origen del modelo, así como un estudio comparativo entre los modelos de neuronas con pesos y sin pesos sinápticos.

En Pérez S. J. L., Garces A., et al, (1999) presentan los resultados de las neuronas con sinápsis de la respuesta tipo frecuencia-voltaje, y los efectos de la autosinápsis que les da respuestas de un periodo largo. También presentan los efectos de las sinápsis frecuencia/voltaje-voltaje/frecuencia en el fenómeno de autosinápsis en las cascadas de neuronas. También estudian el fenómeno de los efectos de la constante de tiempo involucrados en la sinápsis y sus efectos en la respuesta de las neuronas, en la autosinápsis así como en las cascadas oscilatorias de neuronas. Todos los estudios en esta primera aproximación los acompañan con los circuitos electrónicos del modelo de las neuronas y sus sinápsis.

El modelo de neurona en que se basa este trabajo es el modelo de neurona integradora y disparo con fugas (con funciones no difusas), también muestran la respuesta frecuencia/voltaje del modelo de neurona con sinápsis y de la respuesta del voltaje frecuencia para la autosinápsis de las cascadas de neuronas [17].

También se han desarrollado trabajos que proponen modelos de neuronas no difusas del tipo de respuesta espigante, es decir, su salida está constituida por trenes de espigas como en [18], donde comentan que las neuronas biológicas se comunican vía secuencia de pulsos calibrados o espigas. El comportamiento de las neuronas espigantes es el siguiente: reciben como entrada espigas de neuronas presinápticas a las que se les asigna un peso y se suman produciendo un valor llamado potencial de membrana.

El potencial de membrana es dependiente del tiempo y decae cuando la neurona no recibe ninguna espiga. Ahora si las espigas excitan el potencial de membrana lo suficiente de tal forma que este exceda un cierto valor de umbral, la neurona emite una espiga y se transmite a través del axón hasta las sinápsis de otras neuronas. Después de la emisión de una espiga la neurona es incapaz de emitir otra espiga por un cierto periodo llamado periodo refractario. En ese entonces, una nueva formulación teórica fue propuesta por Gerstner [27]. Se ha observado que las operaciones simples en diferencias de fase entre los trenes de espigas provee una herramienta computacional poderosa. Presentan el circuito analógico y la respuesta del circuito, el cálculo se basa en los tiempos de disparo explícitos de las neuronas en vez de más común conocida tasa de disparo de las neuronas. Los pesos sinápticos los pueden actualizar de acuerdo con una regla de aprendizaje escogida.

Otros trabajos que proponen modelos de neuronas espigantes no difusas son:

Inawashiro S., et al, (1999) proponen modelos simplificados como variantes del modelo integrador y disparo para una neurona intrínsecamente explosiva y para una neurona de espigamiento rápido, tomando en consideración el periodo refractario.

Describen un modelo de neurona de espiguo regular también de manera convencional a título de comparación. El modelo que proponen será usado como herramientas convenientes para el estudio de propiedades colectivas de varias neuronas tales como memoria asociativa en el campo CA3 del hipocampo. Presentan las ecuaciones de los modelos y los resultados que obtuvieron [19].

En David Golomb, et al, (2007), las interneuronas corticales de espiguo rápido muestran propiedades electrofisiológicas altamente variables. Sus respuestas espigueantes para señales de entrada de corriente tipo escalón ocurren casi inmediatamente del escalón o después de un retardo substancial, durante el cual se observan frecuentemente oscilaciones subumbral. Sus patrones de disparo incluyen disparos de alta frecuencia y rítmicos o ráfagas. Para saber el origen de esta variabilidad, plantean la hipótesis de que esto emerge naturalmente si se asume una distribución continua de propiedades en un conjunto pequeño de canales activos.

Para probar esta hipótesis construyen un modelo mínimo basado en conductancia de compartimiento simple de una interneurona de espiguo rápido que incluye un transitorio de Na^+ , un rectificador de retardo K^+ , y conductancias K^+ tipo-d de inactivación lenta. El modelo se analiza usando la teoría de un sistema dinámico no-lineal. Para pequeñas ventanas de corriente Na^+ , la neurona exhibe disparos de alta frecuencia. Predicen y comprueban mediante resultados experimentales de registros intracelulares, la existencia de dos tipos de patrones de disparo en interneuronas de espiguo rápido, difiriendo en la sensibilidad de la duración del retardo al ruido, en la tasa mínima de disparo de las descargas tónicas, y en la existencia de oscilaciones subumbrales [21].

En A. N. Burkitt, (2006), presentan una revisión del modelo de neurona integradora y disparo que es uno de los más usados para analizar el comportamiento de sistemas neuronales. El estudio se centra en las técnicas matemáticas que proporcionan la distribución del tiempo de las espigas de salida, como las ecuaciones diferenciales estocásticas y la ecuación de Fokker-Planck. Dado que el modelo de neurona integrador y disparo ha sido establecido como un modelo canónico para la descripción de neuronas espigueantes debido a que es capaz de ser analizado matemáticamente (con funciones no difusas), mientras que al mismo tiempo es suficientemente complejo para capturar muchas de las características esenciales del procesamiento neuronal. También presentan una ecuación para el periodo refractario relativo de la respuesta del modelo de la neurona aunque comentan que usualmente para describir esta propiedad neuronal el umbral de disparo de la neurona se propone sea como una barrera elástica o umbral dinámico. Discuten variaciones del modelo, junto con la relación con el modelo de neurona de Hodgkin-Huxley y datos electrofisiológicos [24].

Los resultados experimentales que obtuvieron Jayawa H. B. Wijekoon y Piotr Dudek, (2008) demuestran la capacidad del circuito para generar formas de espiga realistas y una variedad de patrones de disparo de espigas y ráfagas. Los modelos de varios tipos de neuronas corticales se hicieron un solo circuito, a través del ajuste de dos voltajes de polarización, haciendo el circuito deseable para aplicaciones en dispositivos neuromórficos reconfigurables que hagan biológicamente posible implementar redes neuronales epigueantes [25].

En el trabajo realizado por Eugene M. Izhikevich, (2003) desarrolla un modelo que reproduce el comportamiento de tipos conocidos de neuronas corticales, por ejemplo motoras de espiguelo rápido. El modelo combina la plausibilidad biológica dinámica del tipo Hodgkin-Huxley y la eficiencia computacional de una neurona integradora con disparo. Con este modelo pueden simular decenas de miles de neuronas corticales espigueantes en tiempo real (1 ms de resolución) usando una PC. Comparan el resultado obtenido de su modelo de neurona con el registrado de una neurona cortical motora de un ratón [26].

En M. Sekerli, et al, (2004) implementan un modelo de neurona mínimo el de Morris-Lecar, se implementa en un (FPAAs) por sus siglas en inglés Arreglos analógicos programables de campo. Su aproximación es para resolver ecuaciones diferenciales que describen el modelo en forma similar a soluciones computacionales para el mismo problema: integrar numéricamente la ecuación diferencial mediante operaciones aritméticas en los circuitos modo voltaje de los FPAAs. Los resultados demuestran que la dinámica relevante biológicamente se puede observar de una neurona electrónica a pesar de las limitaciones de configuración de los FPAAs. Tales modelos se pueden ejecutar con precisión en tiempo real o en muchas veces más rápido que el tiempo-real. La programabilidad de los FPAAs provee ventajas sobre otras implementaciones electrónicas para decrementar el tiempo de diseño de proyectos. También la reconfigurabilidad dinámica de los circuitos proporciona la realización de sistemas adaptables y robustos, lo cual es indispensable para sistemas neuronales [29].

En E. Mateos Santillán y J. L. Pérez Silva, (2009) presentan una neurona artificial diseñada sólo con transistores, del tipo integradora con fugas y con respuesta tipo rampa con saturación y retardo axónico, como parte fundamental de un sistema de simulación, una computadora neuronal analógica [33].

Para los modelos de neuronas artificiales difusas se encontraron en la literatura algunos trabajos como el de Ramírez Mendoza Abigaíl M. E., (1998) donde se presenta el desarrollo de dos modelos matemáticos y electrónicos de dos neuronas integradoras borrosas, los conceptos teóricos fundamentales de la lógica borrosa y las neuronas artificiales.

El primer modelo de neurona integradora difusa que se propone se basa en la teoría del cálculo integral borroso propuesto por Dubois y se da el diseño de un integrador borroso, con el circuito electrónico de la neurona con integrador difuso tipo Dubois. También se presenta la respuesta difusa de la neurona, así como su análisis. El segundo modelo de neurona integradora difusa que se desarrolla se basa en la teoría de Gupta de neuronas borrosas, se propone un modelo de neurona con integrador difuso tipo Gupta con su circuito electrónico. Este modelo se diseña con operaciones lógicas borrosas, para las operaciones neuronales somáticas. Se presentan la respuesta de la neurona difusa, así como su análisis [6].

También en la literatura se encontraron trabajos acerca de los modelos de neuronas difusas o borrosas como el de Pérez S. J. L., Lara-Rosano F., et al, (1997) donde presentan una neurona electrónica con un método de integración difuso tipo Dubois, una función de activación difusa con un umbral difuso, y una respuesta difusa. Se genera una suma difusa de las señales de entrada y un valor de umbral de disparo definido por una función de membresía senoidal o triangular. Se presenta el circuito electrónico, los oscilogramas de la respuesta de la neurona, el valor de la integral difusa, y se comparan estos comportamientos con los de una neurona convencional (no difusa) [9].

En el trabajo realizado por Gupta M.M. y Qi J., (1991) proponen combinar la lógica difusa con las redes neuronales para lograr una herramienta más poderosa para el procesamiento difuso de la información y explorar el funcionamiento del cerebro humano. Hacen un intento por establecer algunos modelos básicos de neuronas difusas. Primero, proponen varios posibles modelos de neurona difusa. Luego algunos mecanismos de adaptación y aprendizaje (entrenamiento) para las neuronas propuestas. Finalmente, también se describe la posibilidad de aplicar aproximaciones de redes neuronales no difusas a sistemas difusos.

Proponen tres tipos de modelos de neurona difusa. La neurona tipo I que la describen con ecuaciones lógicas o reglas Si – entonces (del inglés If – then), sus entradas pueden ser conjuntos difusos o valores bien definidos (no difusos). La neurona tipo II, con entradas numéricas (no difusas), el modelo de neurona difusa desarrollado en este trabajo, está inspirado en este tipo de neuronas. Las neuronas tipo III, con entradas difusas, son consideradas como una simple extensión de las neuronas no-difusas. También se dan algunos métodos de cómo estas neuronas cambian ellas mismas durante el aprendizaje para mejorar su funcionamiento [11].

En Gupta Madan M., (2000) se dan algunos principios básicos para el computo neuronal difuso usando operaciones sinápticas y somáticas. Revisan brevemente los sistemas neuronales basados en las operaciones algebraicas convencionales sináptica (confluencia) y somática (agregación). Proporcionan una morfología neuronal detallada basada en la lógica difusa y su generalización mediante los operadores T. Para estas neuronas basadas en la lógica difusa, desarrollaron un algoritmo de aprendizaje y adaptación [13].

En J.L. Pérez S., (2009) presentan una neurona electrónica borrosa que contiene un integrador tipo Dubois, una función de activación con umbral borroso y respuesta borrosa. Generan un sumador borroso de señales de entrada y un valor de disparo de umbral definido por medio de una función de membresía triangular o sinusoidal. Presentan los circuitos electrónicos, los oscilogramas de la respuesta de la neurona, el valor de la integral borrosa, y comparan estas características con una neurona integradora con fugas convencional [28].

De acuerdo con los trabajos revisados se encontró la necesidad de desarrollar un modelo de neurona cortical artificial difusa que conjunte las propiedades neuronales como son la respuesta con trenes de espigas, el periodo refractario y el retardo axónico. Este modelo contribuye al estudio de la simulación de la respuesta electrofisiológica de las interneuronas biológicas, debido a que conserva las principales características de las espigas como son su forma, duración y amplitud, de esta manera, si se realizara un registro intracelular y extracelular las señales obtenidas serían muy similares en lo que a sus características respecta debido a que se conservan las características de las espigas inclusive después del retardo axónico a diferencia de una neurona biológica donde al realizar registros extracelulares se tienen que inferir las características de las señales de salida somáticas que se obtendrían en un registro intracelular.

El circuito electrónico del modelo de la neurona difusa propuesto en este trabajo obtiene la respuesta de una neurona de espigueso rápido para señales de entrada no difusas y permite realizar operaciones neuronales sinápticas y somáticas así como procesos neuronales como la generación de espigas, el periodo refractario y el retardo axónico.

Las contribuciones originales de este trabajo son las siguientes [7] [8] [22]:

- El modelo matemático y electrónico de una Neurona Difusa.
- El modelo matemático y electrónico de los procesos neuronales como es la Generación de Espigas, el Periodo refractario y Retardo Axónico.
- Un Microcircuito de una Neurona Difusa, así como su implantación en circuito impreso.
- Se realizaron pruebas y simulaciones tanto a los modelos electrónicos como al circuito electrónico de la Neurona Difusa obteniéndose una respuesta difusa como señal de salida de la neurona, con un periodo refractario que puede variar de 0 a 1 ms, así como diez retardos axónicos a elegir de 0 a 1 ms cada 100 μ s, así como trenes de espigas cuya duración y frecuencia son el resultado de la función de activación con umbral de la integral difusa tipo Gupta de las señales de entrada a la neurona difusa.

A partir de la señal de salida somática digital de la Neurona Difusa, se obtuvo la respuesta de la neurona difusa compuesta por trenes de espigas con periodo refractario y retardo axónico utilizando electrónica digital. El retardo axónico se realizó digitalmente para diferentes retardos axónicos producidos en paralelo, es decir, de manera simultánea se tienen disponibles diversos retardos axónicos para la señal somática de salida de la neurona difusa con respuesta tipo espiguelo rápido, conservando así las características de las espigas como su forma, duración y amplitud.

1.3. Organización del Trabajo

La tesis se divide en los siguientes capítulos:

1. En el primer capítulo se da una introducción donde se justifica y expone la motivación del estudio, se definen los propósitos y objetivos del mismo. Se presenta la revisión de la literatura y contribuciones que sirven de base para la investigación y desarrollo de la Neurona Difusa. Se da a conocer la estructura del contenido.
2. El capítulo comprende una revisión de los conceptos básicos entre los que se encuentran: la lógica difusa, las neuronas artificiales, la teoría de Gupta y una breve descripción de la tecnología Altera®.
3. Se desarrolla el modelo matemático de la Neurona Difusa para obtener el modelo electrónico que se implantará en un microcircuito Altera®. También se desarrollan los modelos matemáticos del Periodo Refractario, del Retardo Axónico y del Generador de Espigas a partir de la respuesta somática de la Neurona Difusa y, con base en estos modelos teóricos, se obtienen los modelos electrónicos.
4. En el cuarto capítulo se muestra la implantación del circuito electrónico de la Neurona Difusa en un microcircuito Altera®. Se muestra el diagrama electrónico con convertidores A/D de la Neurona Difusa, así como el circuito impreso construido.
5. El quinto capítulo presentan los resultados obtenidos de las simulaciones y pruebas realizadas a los modelos electrónicos desarrollados en el capítulo anterior y se analizan los resultados obtenidos de cada uno de ellos. También se presenta la respuesta generada por el microcircuito de la Neurona Difusa para varios casos.
6. Se presentan las conclusiones y perspectivas de este trabajo.
7. Finalmente aparecen las referencias bibliográficas.

Capítulo 2

Conceptos Básicos

2.1. Lógica difusa [1]

La lógica difusa o borrosa es una nueva teoría que, a diferencia de la lógica clásica, propone utilizar como valor de verdad una función de membresía. De hecho se puede decir que la lógica clásica es un subconjunto de la lógica borrosa, ya que ésta en vez de ser una lógica bivaluada (verdadero o falso, 0 ó 1), utiliza una función de membresía cuyo valor puede ser cualquier número entre 0 y 1; adaptándose de esta forma a las imprecisiones asociadas al lenguaje humano. Dichas imprecisiones se ilustran en los siguientes enunciados, con letras cursivas: "Abre la válvula un *poco más*," el café está *muy caliente*", "el gato aún es *pequeño*".

Teoría de los conjuntos borrosos

La teoría de los conjuntos borrosos se puede ver como un intento de desarrollar un grupo de conceptos y técnicas para tratar en una forma sistemática con un tipo de imprecisión el cual se origina cuando los límites de una clase de objetos no están bien definidos. Entre los ejemplos más comunes de tales clases se encuentran las clases de "*mujeres jóvenes*", "*autos pequeños*", "*bromas graciosas*", etc. La membresía en tales clases o como se les ha llamado sugestivamente "*conjuntos borrosos*" es una especie de grado, en vez de una proposición todo o nada. Por lo tanto, informalmente, un conjunto borroso puede verse como una clase en la cual hay una progresión gradual de membresía a no membresía o, más precisamente en la cual un objeto puede tener un grado de membresía intermedio entre la unidad (membresía completa) y cero (no membresía). Desde este punto de vista, un conjunto en el sentido matemático convencional se puede ver como un caso degenerado de un conjunto borroso, esto es, un conjunto borroso que admite únicamente dos grados de membresía: cero y la unidad.

A groso modo, la lógica difusa o borrosa es la lógica del razonamiento aproximado, esto es, sostiene la misma relación a un razonamiento aproximado que la lógica bivaluada a un razonamiento preciso.

Teoría del razonamiento aproximado

Informalmente, el *razonamiento aproximado* o equivalentemente *razonamiento borroso* se define como el proceso o procesos mediante los cuales una conclusión posible e imprecisa se deduce de una colección de premisas imprecisas.

Tal razonamiento es en parte de naturaleza cualitativa en vez de cuantitativa y la mayoría de éste cae fuera del dominio de aplicabilidad de la lógica clásica.

La teoría del razonamiento aproximado se basa en la lógica borrosa, en la cual los valores de verdad son lingüísticos de la forma *verdadero, no verdadero, muy verdadero, más o menos verdadero, falso, no muy falso, etc.* y las reglas de inferencia son aproximadas en vez de exactas. Además, las premisas tienen la forma de proposiciones borrosas, es decir, “(X es más pequeño que Y) es muy verdadero”, “Si X es pequeño es posible, entonces Y es muy grande es muy probable”, etc. También se debe tomar en cuenta que para que algo sea probable necesariamente primero tiene que ser posible. Usando el concepto de una distribución de posibilidad en vez de una de probabilidad, tales proposiciones se trasladan en expresiones de Posibilidad Relacional Universal Borrosa, la cual es una representación significativa del lenguaje para lenguajes naturales.

En la teoría del razonamiento aproximado hay cuatro puntos importantes a considerar:

- La posibilidad no es una propiedad de todo o nada sino que se puede presentar como un grado.
- Los grados de posibilidad no son los mismos que los de probabilidad.
- La información posibilística es más elemental y menos dependiente que la información probabilística.
- El razonamiento humano se basa en la información de naturaleza posibilística y no probabilística.

El razonamiento aproximado es la base fundamental de la extraordinaria habilidad humana para entender el lenguaje natural, descifrar una mala escritura, realizar actividades que requieran destreza física y/o mental y de manera general tomar decisiones en ambientes complejos y/o inciertos. De hecho, es esta capacidad de razonar en forma cualitativa y en términos imprecisos la que distingue la inteligencia humana de la inteligencia de las máquinas.

Zadeh define a la **lógica borrosa** como un tipo de lógica imprecisa en la que los valores de verdad son subconjuntos borrosos del intervalo unitario $[0,1]$ y son de naturaleza lingüística.

Variable lingüística

Para describir el comportamiento y características humanas generalmente se usan palabras en vez de números para caracterizar los valores de las variables así como de las relaciones entre ellas. Por ejemplo, la edad de una persona se puede describir como *muy joven*, inteligencia como *muy alta*, la relación con otra persona como *no muy amigable*, y la apariencia como *muy atractivo*.

El uso de palabras en lugar de números implica un grado menor de precisión en la caracterización de los valores de una variable. En algunas ocasiones, preferimos ser imprecisos porque no es necesario un mayor grado de precisión.

En la mayoría de los casos, sin embargo, se requiere usar la imprecisión porque no hay unidades de medida para describir los atributos de un objeto y tampoco hay criterios cuantitativos para representar los valores de tales atributos como puntos en una escala fija.

Visto desde esta perspectiva, el concepto de **variable lingüística** puede verse como un dispositivo para sistematizar el uso de palabras o sentencias en un lenguaje natural o sintético con el propósito de caracterizar valores de variables y describir sus interrelaciones. De este modo el concepto de variable lingüística sirve como una función básica de un razonamiento aproximado tanto en la representación de valores de variables, como en la caracterización de valores de verdad, valores de probabilidad y valores de posibilidad de proposiciones difusas.

Notación, terminología y operaciones básicas de los conjuntos borrosos

Un **conjunto borroso** es una clase en donde existe una progresión gradual de no-membresía a membresía de sus objetos. Las variedades de imprecisión son:

- Borrosidad: ausencia de un criterio “*precisamente*” definido de la membresía de clase (tiene asignada una posibilidad).
- Vaguedad: es borrosa y ambigua en el sentido de poca información para un propósito particular ej. Daniel es *bastante alto*.

Esta aseveración es borrosa en virtud del conjunto borroso *bastante alto*. La aseveración es vaga si se ubica en ciertos contextos (comprar ropa).

- Aleatoriedad: dependiente de algún suceso fortuito (tiene asignada una probabilidad y depende del contexto).

Generalmente se asume que un conjunto borroso pertenece a un **universo del discurso** no borroso, el cual puede ser cualquier colección de objetos, conceptos o construcciones matemáticas. Los universos del discurso usualmente se denotan con los símbolos U, V, W, \dots , con o sin subíndices y/o superíndices.

Un conjunto borroso en U o, equivalentemente, un **subconjunto borroso** de U , se denota con los símbolos en mayúscula $A, B, C, D, E, F, G, H, \dots$, con o sin subíndice y/o superíndice.

Un subconjunto borroso A de un universo del discurso U se caracteriza por una **función de membresía** $\mu_A : U \rightarrow [0,1]$ la cual asocia a cada elemento u de U un número $\mu_A(u)$ en el intervalo $[0,1]$, donde $\mu_A(u)$ representa el grado de membresía de u en A .

Grado de membresía: es el grado de compatibilidad de $u \in U$ con el concepto representado por A. El grado de membresía en un conjunto borroso debe ser visto como grado de posibilidad y no de probabilidad. El concepto de pertenencia en la teoría de conjuntos borrosos es distinto al tradicional (todo o nada).

El **soporte** de A es el conjunto de puntos en U para los cuales $\mu_A(u)$ es no nula. La **altura** de A es el supremo de $\mu_A(u)$ sobre A. El **punto de cruce** de A es un punto en U cuyo grado de membresía en A es 0.5. A es **normal** si su altura es la unidad y **subnormal** si no lo es.

Un **subconjunto borroso** finito A del universo del discurso U se expresa en la forma lineal siguiente:

$$A = \mu_1 / u_1 + \dots + \mu_n / u_n$$

donde

μ_i , $i = 1, 2, \dots, n$, es el grado de membresía del elemento u_i en A.

μ_i / u_i , $i = 1, 2, \dots, n$, representa al elemento u_i con un grado de membresía μ_i en A.

/ se emplea como un símbolo separador para evitar ambigüedades en caso de que los elementos u_i sean números.

+ representa la unión de los elementos u_i .

Consistente con la representación de un conjunto borroso finito como una forma lineal de los u_i , un subconjunto borroso A de U se puede expresar de la siguiente forma:

$$A \triangleq \int_U \mu_A(u) / u$$

en donde $\mu_A(u)$ es el grado de membresía de u en A, y el símbolo \int_U denota la unión de los elementos borrosos $\mu_A(u) / u$, $u \in U$. El símbolo \triangleq significa "se define como".

Definición. Un subconjunto borroso A de U es del **Tipo 1** si su función de membresía, μ_A , es un mapeo de U al intervalo [0,1]; y A es del **Tipo n**, $n = 2, 3, \dots$, si μ_A es un mapeo de U a el conjunto de subconjuntos borrosos de Tipo n -1.

Contención. Un subconjunto borroso de U puede ser un subconjunto de otro subconjunto difuso o no difuso de U. Más específicamente, A es un *subconjunto* de B o *está contenido en* B si y sólo si $\mu_A(u) \leq \mu_B(u)$ para toda u en U, su símbolo es:

$$A \subset B \Leftrightarrow \mu_A(u) \leq \mu_B(u), \quad u \in U.$$

Conjuntos de nivel de un conjunto borroso

Si A es un subconjunto borroso de U , entonces un conjunto de nivel (del inglés level-set) α de A es un conjunto borroso denotado por A_α el cual comprende todos los elementos de U cuyo grado de membresía en A sea mayor o igual a α .

$$A_\alpha = \{ u \mid \mu_A(u) \geq \alpha \}$$

Un conjunto borroso A puede descomponerse en sus conjuntos de nivel mediante la **identidad resolución**:

$$A = \int_0^1 \alpha A_\alpha$$

donde αA_α es el producto de un escalar α con el conjunto A_α (en el sentido de (2.4), que aparece en la siguiente página), y \int_0^1 representa la unión de los productos, α toma valores de 0 a 1.

Si U es un espacio vectorial lineal, entonces A es **convexo** si y sólo si para toda $\lambda \in [0,1]$ y para toda u_1, u_2 en U ,

$$\mu_A(\lambda u_1 + (1 - \lambda) u_2) \geq \min(\mu_A(u_1), \mu_A(u_2))$$

En términos de los conjuntos de nivel de A , A es convexo si y sólo si los A_α son convexos para toda $\alpha \in [0,1]$. De manera similar, A es **cóncavo** si y sólo si

$$\mu_A(\lambda u_1 + (1 - \lambda) u_2) \leq \max(\mu_A(u_1), \mu_A(u_2))$$




Figura 2.1

Operaciones con conjuntos borrosos

Las operaciones básicas que se pueden realizar con conjuntos borrosos se describen a continuación. (A, B son subconjuntos borrosos de U, $\forall u \in U$).

El **complemento** (negación o inverso) de A se denota como A' y se define:

$$A' \triangleq \int_U (1 - \mu_A(u)) / u \quad (2.1)$$

$$\mu_{A'}(u) = 1 - \mu_A(u)$$

La **unión** de los conjuntos borrosos A y B se denota como A+B (o como $A \cup B$) y se define:

$$A+B \triangleq \int_U (\mu_A(u) \vee \mu_B(u)) / u \quad (2.2)$$

$$\mu_{A \cup B}(u) = \text{Max}[\mu_A(u), \mu_B(u)]$$

donde \vee es el símbolo para el operador Max.

La **intersección** de A y B se denota como $A \cap B$ y se define:

$$A \cap B \triangleq \int_U (\mu_A(u) \wedge \mu_B(u)) / u \quad (2.3)$$

$$\mu_{A \cap B}(u) = \text{Min}[\mu_A(u), \mu_B(u)]$$

donde \wedge es el símbolo para el operador Min.

El **producto** de A y B se denota como AB y se define:

$$AB \triangleq \int_U \mu_A(u) \mu_B(u) / u$$

Por lo tanto, A^α , donde α es cualquier número positivo, se debe interpretar como:

$$A^\alpha \triangleq \int_U (\mu_A(u))^\alpha / u$$

Similarmente, si α es cualquier número real positivo tal que $\alpha \sup_u \mu_A(u) \leq 1$, (\sup_u representa al supremo con respecto al elemento u), entonces:

$$\alpha A \triangleq \int_U \alpha \mu_A(u) / u \quad (2.4)$$

La operación de **concentración** se define como:

$$\text{CON}(A) \triangleq A^2$$

mientras que la **dilatación** se expresa como:

$$\text{DIL}(A) \triangleq A^{0.5}$$

La **suma acotada** de A y B se denota como $A \oplus B$ y se define:

$$A \oplus B \triangleq \int_U 1 \wedge (\mu_A(u) + \mu_B(u)) / u$$

donde + es la suma aritmética.

La **diferencia acotada** de A y B se define como $A \ominus B$ y se define:

$$A \ominus B \triangleq \int_U 0 \vee (\mu_A(u) - \mu_B(u)) / u$$

donde - es la diferencia aritmética.

La operación **cuadrado a la izquierda** (del inglés left-square) de A se denota como 2A y se define:

$${}^2A \triangleq \int_V \mu_A(u) / u^2$$

donde $V \triangleq \{u^2 \mid u \in U\}$. De manera general:

$${}^\alpha A \triangleq \int_V \mu_A(u) / u^\alpha$$

donde $V \triangleq \{u^\alpha \mid u \in U\}$.

Si A_1, \dots, A_n son subconjuntos borrosos de U, y w_1, \dots, w_n son números reales no negativos sumados a la unidad, entonces una **combinación convexa** de A_1, \dots, A_n es un conjunto borroso A cuya función de membresía se expresa como:

$$\mu_A = w_1 \mu_{A_1} + \dots + w_n \mu_{A_n}$$

donde + denota la suma aritmética.

Si A_1, \dots, A_n son subconjuntos borrosos de U_1, \dots, U_n , respectivamente, el **producto cartesiano** de A_1, \dots, A_n se denota como $A_1 \times \dots \times A_n$ y se define como un subconjunto borroso de $U_1 \times \dots \times U_n$ cuya función de membresía se expresa como:

$$\mu_{A_1 \times \dots \times A_n}(u_1, \dots, u_n) = \mu_{A_1}(u_1) \wedge \dots \wedge \mu_{A_n}(u_n)$$

Similarmente,

$$A_1 \times \dots \times A_n = \int_{U_1 \times \dots \times U_n} (\mu_{A_1}(u_1) \wedge \dots \wedge \mu_{A_n}(u_n)) / (u_1, \dots, u_n)$$

Operadores - T

Las operaciones lógicas (unión, intersección, negación, etc.), tratadas anteriormente en este capítulo también pueden realizarse utilizando conectores tales como **OR**, **AND** (o sus formas generalizadas basadas en una norma triangular u operadores - T) y la **negación**.

Sean x_1 y x_2 expresadas en el intervalo $[0,1]$, entonces la operación AND (operador - T) se define como un **mapeo T** tal que:

$$\begin{aligned} T: [0,1] \times [0,1] &\rightarrow [0,1] \text{ dada por} \\ y_1 = [x_1 \text{ AND } x_2] &\triangleq [x_1 \text{ T } x_2] = T[x_1, x_2] \end{aligned}$$

Similarmente, la operación OR generalizada (conorma - T) se puede definir como un **mapeo S** tal que:

$$\begin{aligned} S: [0,1] \times [0,1] &\rightarrow [0,1] \text{ dada por} \\ y_2 = [x_1 \text{ OR } x_2] &\triangleq [x_1 \text{ S } x_2] = S[x_1, x_2] \end{aligned}$$

La negación **N** en $x_1 \in [0,1]$ se define como un mapeo:

$$\begin{aligned} N: [0,1] &\rightarrow [0,1] \text{ con las siguientes propiedades} \\ y_3 = N[x_1] &= 1 - x_1 \\ \text{Por lo tanto, } N(0) &= 1, N(1) = 0, \\ \text{y } N(N(x)) &= x. \end{aligned}$$

Ahora, se darán algunas propiedades importantes de los operadores T y S.

$$\begin{aligned} T(0,0) = 0, \quad T(1,1) = 1, \quad T(1,x) = x, \quad T(x,y) = T(y,x) \\ S(0,0) = 0, \quad S(1,1) = 1, \quad S(0,x) = x, \quad S(x,y) = S(y,x) \end{aligned}$$

También, los teoremas de De Morgan se enuncian como sigue:

$$T(x_1, x_2) = 1 - S(1 - x_1, 1 - x_2) \text{ y } S(x_1, x_2) = 1 - T(1 - x_1, 1 - x_2)$$

2.2. Neuronas artificiales [10]

Tanto desde el punto de vista neuro-biológico como neuro-matemático, se pueden identificar dos elementos clave en una neurona biológica los cuales son los responsables de dar a la neurona atributos tales como el aprendizaje, adaptación, conocimiento (almacenamiento de experiencias pasadas o memoria), agregación y operaciones de mapeo no lineales con señales neuronales:

- a) *Sinapsis*: es un elemento almacenador de experiencias pasadas (conocimiento); aprende del medio ambiente neuronal y continuamente se adapta. Una experiencia pasada aparece en forma de un valor sináptico, al cual se llamará peso sináptico. Existen más de cien mil millones de neuronas en el sistema nervioso central humano y, en promedio, hay más de mil sinapsis por neurona. Matemáticamente, una sinapsis proporciona una operación de confluencia entre las nuevas entradas neuronales y las experiencias pasadas, y envía señales a la dendrita (entrada al cuerpo principal (soma) de la neurona). En adelante se referirá a la operación matemática en la sinapsis como *operación sináptica* u *operación de confluencia sináptica*.
- b) *Soma*: se refiere al cuerpo principal de la neurona. Recibe señales a través de sus dendritas y proporciona una operación de agregación. Si el valor en conjunto de las entradas de las dendritas excede cierto valor de umbral, ésta dispara, produciendo una señal (salida) axonal la cual es una clase de función no lineal del valor en conjunto. A las operaciones matemáticas en el soma se les llamará *operación somática*. En la operación somática se pueden distinguir tres operaciones matemáticas distintas: b.1) agregación, b.2) Umbral, y b.3) transformación no lineal.

Teniendo en mente las operaciones sináptica y somática descritas anteriormente, se puede describir a una neurona como un procesador matemático el cual recibe como señal de entrada un vector n-dimensional $x(t) \in R^n$ y produce una salida axónica escalar $y(t) \in R^1$. Matemáticamente, el proceso neuronal Ne se puede describir como una operación de mapeo del vector neuronal de entrada $x(t) \in R^n$ a la salida neuronal escalar $y(t) \in R^1$ como:

$$Ne: x(t) \in R^n \rightarrow y(t) \in R^1 \quad (2.5)$$

donde $x(t) = [x_1(t), x_2(t) \dots x_i(t) \dots x_n(t)]^T \in R^n$.

De manera similar,

$$y(t) = Ne[x(t) \in R^n] \in R^1 \quad (2.6)$$

La figura 2.2 muestra una neurona típica con las operaciones matemáticas de las ecuaciones (2.5) y (2.6).




Figura 2.2

Una neurona, como la descrita anteriormente, proporciona dos operaciones matemáticas distintas distribuidas sobre la sinapsis y el soma. Estas dos operaciones matemáticas neuronales se llaman i) operación sináptica y ii) operación somática.

2.3. Teoría de Gupta sobre el modelo de una neurona difusa

Operaciones neuronales sináptica y somática.

En esta parte se describen las operaciones matemáticas neuronales llamadas: i) operación sináptica (confluencia) y ii) operación somática (agregación y mapeo no lineal), estas operaciones se muestran en la figura 2.3 y se describen a continuación:




Figura 2.3

i) Operación sináptica.

El *vector de pesos sinápticos* $w(t) \in \mathbb{R}^n$ en el punto de unión entre la entrada neuronal y la dendrita almacena (memoriza) las experiencias pasadas (conocimiento-base). Por lo tanto, el *peso sináptico* $w_i(t)$, puede verse como una representación de la experiencia pasada pero que tiene la habilidad de adaptarse a una nueva experiencia (atributo de aprendizaje). La operación sináptica proporciona una operación de *confluencia* entre las experiencias pasadas $w(t) \in \mathbb{R}^n$ y las entradas neuronales $x(t) \in \mathbb{R}^n$: Por lo tanto, la *operación de confluencia sináptica*, o justamente la *operación sináptica*, asigna un peso relativo (trascendencia) a cada componente de la señal neuronal entrante $x_i(t)$ de acuerdo con la experiencia pasada (conocimiento) almacenado en $w_i(t)$. La señal de salida de pesos sinápticos (señal de la dendrita) se puede escribir como:

$$z_i(t) = w_i(t) \odot x_i(t), \quad i = 1, 2, \dots, n \quad (2.7)$$

donde la operación \odot es la confluencia sináptica.

El operador confluencia \odot , como se explicará en las siguientes secciones, se puede modelar mediante operaciones matemáticas tales como el **producto** y la operación lógica **AND** generalizada. La operación sináptica para señales no borrosas y borrosas se define como sigue.

- 1) Para señales no borrosas, sean $x_i(t), w_i(t) \in (-\infty, \infty)$, y si se define a la operación confluencia \odot como la operación producto. Entonces,

$$z_i(t) = w_i(t) \cdot x_i(t), \quad i = 1, 2, \dots, n \quad (2.8)$$

- 2) Para señales (borrosas) limitadas por un grado de membresía que está sobre el intervalo unitario $[0,1]$, la operación confluencia se puede definir como la

operación **AND** generalizada. La operación **AND** generalizada se puede expresar mediante la notación de normas triangulares (normas T). Por lo tanto, la operación lógica de confluencia sináptica se define como:

$$z_i(t) = w_i(t) \text{ AND } x_i(t), \quad i = 1, 2, \dots, n \in [0,1] \quad (2.9)$$

Para tales señales (binarias o borrosas), el vector de señales $x(t) \in \mathbb{R}^n$ así como el vector de pesos $w(t) \in \mathbb{R}^n$ están definidos sobre $[0,1]^n$.

ii) Operación somática.

La operación somática (figura 2.3) se lleva a cabo en el cuerpo principal de la neurona, sobre las señales de entrada de pesos neuronales $z_i(t)$, $i = 1, 2, \dots, n$, y consta de dos procesos que se explican a continuación.

a) Operación somática de agregación.

La primera operación somática es la operación de agregación en las señales de entrada dendríticas $z_i(t)$, $i = 1, 2, \dots, n$, la cual esencialmente mapea un vector de orden n $z(t) \in \mathbb{R}^n$ a una señal escalar $u(t) \in \mathbb{R}^1$.

Para esta operación somática se introduce la operación de agregación generalizada \oint . Por lo tanto se tiene:

$$u(t) = \oint_{i=1}^n z_i(t) \quad (2.10a)$$

o

$$u(t) = \oint_{i=1}^n w_i(t) \odot x_i(t) \quad (2.10b)$$

La operación de agregación $\oint[\cdot]$ se puede modelar mediante operaciones matemáticas tales como una sumatoria y una operación lógica **OR** generalizada. Esta operación se define para señales borrosas y no borrosas de la siguiente forma:

1) Para señales no borrosas

$x_i(t), w_i(t) \in (-\infty, \infty)$, la operación de agregación se define como:

$$u(t) = \sum_{i=1}^n z_i(t) \in \mathbb{R}^1 \quad (2.11a)$$

o

$$u(t) = \sum_{i=1}^n w_i(t) \cdot x_i(t) \in \mathbb{R}^1 \quad (2.11b)$$

Esta operación de agregación se puede ver como un mapeo lineal de las entradas dendríticas n -dimensionales $\{z_i(t)\}$ a un espacio unidimensional, ecuación (2.11a). Esta operación de mapeo lineal somática se puede combinar con la

operación de confluencia sináptica produciendo un mapeo de pesos lineal de una entrada neuronal n-dimensional $x(t) \in R^n$ a un espacio unidimensional $u(t) \in R^1$, ec. (2.11b). Alternativamente, expresando esta operación neuronal como el producto escalar de dos vectores, se tiene:

$$u(t) = w^T(t) \cdot x(t) \in R^1 \quad (2.11c)$$

donde

$$w(t) = [w_1(t), w_2(t) \dots w_n(t)]^T \in R^n$$

= vector de pesos sinápticos

y

$$x(t) = [x_1(t), x_2(t) \dots x_n(t)]^T \in R^n$$

= vector de entradas neuronales

Por lo tanto, la combinación de las operaciones de pesos sinápticos y agregación somática produce un mapeo lineal de entradas neuronales $x(t) \in R^n$ a $u(t) \in R^1$.

2) Para señales borrosas limitadas por el grado de membresía sobre el intervalo unitario $[0,1]$, la operación de agregación se define como la operación **OR** generalizada. La operación **OR** generalizada se puede expresar utilizando la conorma triangular (conorma T). De esta forma, la operación lógica somática de agregación se define como:

$$u(t) = \text{OR}_{i=1}^n [z_i(t)] \in [0,1] \quad (2.12a)$$

$$= \text{OR}_{i=1}^n [w_i(t) \text{ AND } x_i(t)] \in [0,1] \quad (2.12b)$$

De nuevo, la operación de agregación se puede ver como un mapeo lógico de una entrada neuronal n-dimensional $x(t) \in [0,1]^n$, a un espacio unidimensional $u(t) \in [0,1]$ como se muestra en la ec. (2.12b).

Expresando esta operación neuronal como una **AND** lógica escalar de dos vectores, el vector de entrada neuronal y el vector de pesos sinápticos, sería:

$$u(t) = w^T(t) \text{ AND } x(t) \quad (2.12c)$$

donde $w(t), x(t) \in [0,1]^n$, y el vector que produce la operación **AND** se combina con la operación **OR** individual para $i = 1, 2, \dots, n$.

b) Operación somática no lineal con umbral.

Los procesos neuronales biológicos generan algunas propiedades de mapeo matemático debido a sus operaciones no lineales combinadas con un valor de umbral en el soma. El propósito de esta sección es explorar rápidamente estas propiedades para su posterior aplicación.

Se considerará esta importante operación somática para dos diferentes situaciones, señales borrosas y no borrosas.

1) Para señales no borrosas, $u(t) \in (-\infty, \infty)$, la operación no lineal somática en $u(t)$ produce una salida neuronal $y(t)$:

$$y(t) = f[u(t), w_0] \in \mathbb{R} \quad (2.13)$$

donde la función no lineal $f[\cdot]$ con umbral w_0 se muestra en la figura 2.4. Se debe notar, figura 2.4, que la salida neuronal $y(t)$ es cero si el vector de pesos agregados $u(t)$ de la señal de entrada neuronal $x(t) \in \mathbb{R}^n$ es menor que el valor de umbral w_0 . Esto es, la neurona disparará (producirá una salida) sólo si el valor de los pesos agregados de $x(t) \in \mathbb{R}^n$ excede el umbral w_0 . Si $u(t)$ excede w_0 , la salida neuronal $y(t)$ se incrementará monóticamente al incrementar a $u(t)$ a un valor de saturación, en este caso 1. Dependiendo de las propiedades de mapeo (forma) de la función no lineal $f[\cdot]$, el valor de $y(t)$ se distribuye sobre el intervalo $[0, 1]$.




Figura 2.4

2) Para señales borrosas un grado de membresía $u(t)$ limitado sobre el intervalo unitario $[0, 1]$, el mapeo no lineal con umbral $w_0 \in [0, 1]$ se define como:

$$v(t) = u(t) \text{ OR } w_0, \quad v(t) \in [0, 1] \quad (2.14a)$$

$$y, \quad y(t) = v^\alpha(t) \quad (2.14b)$$

donde α es una constante positiva. Para $0 < \alpha \leq 1$, la operación (2.14b) muestra una dilatación para la membresía $v(t)$, mientras que para $\alpha > 1$ produce una operación de concentración.

La dilatación, tiene la propiedad de incrementar el valor de membresía, mientras que la concentración, la decremента. La intensificación decremента el

valor de membresía para $0 < v \leq 0.5$, y lo incrementa para $0.5 < v \leq 1$. Por el contrario, la operación borrosa incrementa el valor de membresía para $0 < v \leq 0.5$ y lo decrementa para $0.5 < v \leq 1$.

Modelo matemático generalizado de una neurona

En esta sección se generalizará el modelo matemático con las operaciones sinápticas y somáticas, visto anteriormente, para entradas neuronales clásicas no borrosas y la siguiente sección se dedicará a señales borrosas.

De la ecuación (2.13) y la figura 2.4 se define una nueva variable $v(t)$ como:

$$v(t) = u(t) - w_0 \quad (2.15)$$

donde $u(t)$ es el valor de los pesos agregados de las entradas neuronales definida en (2.11), y w_0 es el valor de umbral (bias). Por lo tanto, si el vector de salida de los pesos $u(t)$ es menor que w_0 , la salida neuronal $y(t)$ es cero. Esto implica que la neurona disparará solo cuando el valor de los pesos agregados exceda el valor de umbral w_0 . Entonces, redefiniendo a $y(t)$ como:

$$y(t) = f[u(t), w_0] = \phi[v(t)] \quad (2.16)$$

y usando la ecuación (2.11) y (2.15) se tiene:

$$v(t) = \int_{i=0}^n w_i(t) \odot x_i(t) \quad (2.17a)$$

$$y(t) = \phi[v(t)] \quad (2.17b)$$

donde $\phi[v(t)]$ se muestra en la figura 2.5 con el valor de umbral desplazado hacia el origen, y \odot y \int representan a las operaciones generalizadas de confluencia y agregación definidas en (2.10).




Figura 2.5

Como un caso especial, se puede representar a la operación confluencia mediante el producto, y a la operación agregación mediante una sumatoria, sustituyendo en (2.16) y (2.17):

$$v(t) = \sum_{i=0}^n w_i(t) \cdot x_i(t)$$

$$= w_a^T(t) \cdot x_a(t) \in \mathbb{R}^1 \quad (2.17c)$$

y

$$y(t) = \phi[v(t)] \in \mathbb{R}^1 \quad (2.17d)$$

donde $\phi[\cdot]$ es una función de mapeo no lineal escalón, y $x_a(t)$ es el vector aumentado definido como:

$$w_a(t) = [w_0, w_1, w_2 \dots w_n]^T \in \mathbb{R}^{n+1}$$

= vector aumentado de pesos sinápticos incluyendo a w_0

$$x_a(t) = [x_0, x_1, x_2 \dots x_n]^T \in \mathbb{R}^{n+1}, x_0 = 1$$

= vector aumentado de las entradas neuronales, donde $x_0 = 1$ cuenta para el término de umbral (bias)

En la figura 2.6 se muestra el modelo de una neurona generalizado con el valor de umbral desplazado hacia el origen.




Figura 2.6

Neuronas Borrosas

En el desarrollo de una neurona borrosa basada en la morfología neuronal, se utilizarán las operaciones sináptica y somática combinadas.

Sea el vector aumentado de entradas neuronales y pesos sinápticos representado por:

$$x_a(t) \in [0,1]^{n+1}, \text{ y } w_a(t) \in [0,1]^{n+1}$$

respectivamente, entonces, en (2.17a), reemplazando el operador \odot por el operador T, y la operación \int por la operación S, se tiene:

$$v(t) = \sum_{i=0}^n [w_i(t) T x_i(t)] \in [0,1] \quad (2.18a)$$

y

$$y(t) = \phi[v(t)] \in [0,1] \quad (2.18b)$$

donde el mapeo no lineal $\phi[\cdot]$ puede ser una de las funciones definidas en (2.14b), o alguna otra función equivalente.

2.4. Tecnología Altera® [20]

Altera® consta de un software y un hardware con los que se puede diseñar e implantar circuitos electrónicos digitales en Dispositivos Lógicos Programables (PLDs por sus siglas en inglés), o también llamados dispositivos Altera®.

Existen diferentes familias de dispositivos Altera® como son: MAX, FLEX y APEX.

Las familias de dispositivos FLEX y MAX tienen densidades que van de 600 hasta 250,000 compuertas. Los dispositivos APEX tienen densidades del orden de multi-millones de compuertas.

Los tiempos de retardo de propagación más rápidos son del orden de 3.5 ns y con frecuencias superiores a los 200 MHz (como es el caso de los dispositivos MAX 7000B).

El software para programar dispositivos Altera® es el siguiente: E+MAX, MAX+PLUS II y Quartus que tienen diferente capacidad, de menor a mayor respectivamente, para soportar las diferentes familias de dispositivos Altera®.

MAX+PLUS es un software de desarrollo que proporciona un ambiente completo para programar diseños lógicos en circuitos integrados, es decir, implantar los diseños en cualquier dispositivo Altera®.

El software de MAX+PLUS II consta de diferentes programas de aplicación como son:

El editor gráfico, el editor de símbolos, el editor de texto, el editor formas de onda, un compilador, un simulador, un analizador de tiempos y un programador.

El hardware para programar dispositivos Altera® es una Tarjeta con un Programador Lógico que maneja la Unidad de Programación Maestra (PL-MPU por sus siglas en inglés), un programador FLEX, un programador BitBlaster y un programador ByteBlaster.

Capítulo 3

Diseño del Microcircuito de la Neurona Difusa

3.1. Diseño lógico y modelo electrónico de la Neurona Difusa

3.1.1. Diagrama de bloques

De acuerdo con Gupta, las operaciones neuronales básicas son: una operación sináptica, una operación somática de agregación y una operación somática no lineal con umbral. Con estas tres operaciones se puede conjuntar una neurona la cual puede ser difusa.

La operación somática de agregación se puede ver como una integral definida por Gupta como una OR difusa generalizada y la operación somática no lineal con umbral como una función que produce la respuesta difusa de la Neurona Difusa.

Al Integrador Difuso tipo Gupta (IDG) u OR difusa generalizada de N entradas lo constituyen N-1 compuertas OR difusas (Operadores Max) conectadas en cascada, y realiza la operación somática de agregación. La Función de Activación (FA) con umbral realiza la operación somática no lineal con umbral.

Después del IDG, se tiene que generar la respuesta de la neurona difusa mediante una función de activación y un valor de umbral determinado. Para obtener dicha respuesta, se propone utilizar una función de activación (tipo escalón). Por lo tanto, la respuesta difusa de la neurona difusa va a estar constituida por pulsos de una misma amplitud y proporcionales en frecuencia a la amplitud de la señal de salida del IDG.

Todas las señales utilizadas en este trabajo son señales **unipolares**. Las señales unipolares son señales definidas sobre el intervalo unitario positivo $[0,1]$. En el caso de señales de voltaje se dice que son señales unipolares aquellas que toman valores de cero a un valor n positivo de voltaje, en este caso corresponde a valores comprendidos en el intervalo de $[0,5]$ volts. La frecuencia máxima de todas las señales utilizadas en los circuitos de este trabajo es de 1 KHz debido a que no se requiere manejar señales de mayor frecuencia a ésta.

En la figura 3.1 se muestra el Diagrama de Bloques propuesto de la Neurona Difusa con Integrador Difuso tipo Gupta.

Diagrama de Bloques de la Neurona Difusa




Figura 3.1

Para el diseño del microcircuito de la Neurona Difusa, se hacen las siguientes consideraciones:

$$w_1(t) = w_2(t) = w_3(t) = \dots = w_N(t) = w_u(t) = 1 \quad \forall t$$

donde:

$w_1(t) \dots w_N(t)$ son los pesos sinápticos de las señales de entrada $x_1(t) \dots x_N(t)$ respectivamente.

$w_u(t)$ es el peso sináptico asignado a la señal de entrada Umbral $x_u(t)$.

En el diagrama de bloques de la Neurona Difusa también se observa lo siguiente:

$$\begin{aligned} V_{in1}(t) &= x_1(t) \cdot w_1(t) = x_1(t) \text{ AND } w_1(t) \\ &\vdots \\ &\vdots \\ &\vdots \\ V_{inN}(t) &= x_N(t) \cdot w_N(t) = x_N(t) \text{ AND } w_N(t) \end{aligned}$$

Y para la señal de entrada Umbral:

$$V_u(t) = x_u(t) \cdot w_u(t) = x_u(t) \text{ AND } w_u(t)$$

donde

· denota el operador lógico Y (en inglés AND)

Por lo tanto para el Diseño del circuito electrónico de la Neurona Difusa se considera que a las señales de entrada (señales analógicas) del circuito de la Neurona Difusa ya se les ha efectuado la operación sináptica, es decir:

$$z_i(t) = w_i(t) \cdot x_i(t) = w_i(t) \text{ AND } x_i(t)$$

y como los valores de los pesos sinápticos, en este caso se consideraron unitarios, las señales de entrada $V_{ini}(t)$ y $V_u(t)$ al circuito electrónico, son equivalentes a las $z_i(t)$ respectivamente.

El diagrama de bloques de la Neurona Difusa con una OR difusa generalizada (Operador Max) de N entradas así como los diseños teóricos de los circuitos electrónicos con compuertas lógicas digitales de los bloques IDG (Integrador Difuso tipo Gupta) y FA (Función de Activación) que conforman a la Neurona Difusa, son diseños generalizados porque son para N señales de entrada y para n+1 bits de resolución.

Se desarrolla el circuito electrónico del microcircuito de la Neurona Difusa mediante compuertas lógicas digitales para poder implantar este diseño en un dispositivo ALTERA®. El diseño del microcircuito de la Neurona Difusa consta de: el sumador/integrador difuso (IDG u Operador Max) y la función de activación tipo escalón (FA).

Para poder utilizar ALTERA®, primero es necesario convertir las señales analógicas de entrada $V_{in1}(t)$, $V_{in2}(t)$ y $V_u(t)$ en señales digitales mediante un convertidor A/D y realizar todo el proceso neuronal difuso de manera digital. Posteriormente, a la salida se obtiene la señal V_{out} que es la respuesta difusa de la Neurona Difusa.

El número de bits está determinado por la resolución que se requiera en las señales de entrada y salida de la Neurona Difusa. Como se dijo anteriormente, todas las señales que se van a procesar en la Neurona Difusa son unipolares [0,1] y en este caso corresponde a un intervalo de 0 a 5 Volts, por lo tanto la resolución de la neurona con respecto al número de bits se presenta en la siguiente tabla:

Tabla 3.1

No. De Bits (n+1)	2^{n+1}	Resolución
8	256	19.61 mV
10	1024	4.89 mV
12	4096	1.22 mV
16	65536	76.3 μ V

Debido a la complejidad del circuito electrónico y al número de componentes utilizados en función del número de entradas N y el número de bits n+1, se propuso lo siguiente:

- Diseñar el microcircuito de una Neurona Difusa para dos señales de entrada y ocho bits de resolución, para demostrar tanto en el simulador de circuitos electrónicos de ALTERA® como en un microcircuito programado en ALTERA® el buen funcionamiento de este tipo de neurona.
- El diseño del microcircuito propuesto permitirá analizar el comportamiento y respuesta difusa de la Neurona Difusa utilizando señales analógicas como señales de entrada mediante convertidores analógicos/digitales (A/D).

3.1.2. Análisis de los bloques IDG y FA

Operador MAX o Integrador Difuso tipo Gupta

El bloque del Integrador Difuso tipo Gupta (IDG) u Operador Max para dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, procesa las dos señales de entrada y obtiene el máximo de ambas para cada instante dado, esto es:

$$V_{max}(t) = \text{Max}(V_{in1}(t), V_{in2}(t))$$

o de manera digital

$$V_{max7...V_{max0}} = \text{Max}(V_{in17...V_{in10}}, V_{in27...V_{in20}})$$

El funcionamiento del Integrador Difuso tipo Gupta se puede expresar de la siguiente forma:

$$\text{Si } V_{in1}(t) \geq V_{in2}(t) \text{ entonces } V_{max}(t) = V_{in1}(t)$$

y

$$\text{Si } V_{in1}(t) < V_{in2}(t) \text{ entonces } V_{max}(t) = V_{in2}(t)$$

o de manera digital

$$\text{Si } (V_{in17...V_{in10}}) \geq (V_{in27...V_{in20}}) \text{ entonces } V_{max7...V_{max0}} = V_{in17...V_{in10}}$$

y

$$\text{Si } (V_{in17...V_{in10}}) < (V_{in27...V_{in20}}) \text{ entonces } V_{max7...V_{max0}} = V_{in27...V_{in20}}$$

Función de Activación

El funcionamiento del bloque de la Función de Activación (FA) se puede expresar de la siguiente forma, de acuerdo con Mc. Culloch & Pitts [12] se tiene que:

$$\text{Si } V_{max}(t) \geq V_{triang}(t) \text{ entonces } V_{out}(t) = 5 \text{ V}$$

y

$$\text{Si } V_{max}(t) < V_{triang}(t) \text{ entonces } V_{out}(t) = 0 \text{ V}$$

en donde $V_{triang}(t)$ es la señal de entrada Umbral ($V_u(t)$). De manera digital:

$$\text{Si } (V_{max7...V_{max0}}) \geq (V_{triang7...V_{triang0}}) \text{ entonces } V_{out7...V_{out0}} = 1...1$$

y

$$\text{Si } (V_{max7...V_{max0}}) < (V_{triang7...V_{triang0}}) \text{ entonces } V_{out7...V_{out0}} = 0...0$$

De acuerdo con las expresiones anteriores, sólo cuando $V_{max}(t) \geq V_{triang}(t)$ se produce un 1...1 (5 V analógico) y un 0...0 (0 V analógico) en cualquier otro caso,

generando así escalones o pulsos cuadrados ($V_{out}(t)$), estos pulsos serán la respuesta difusa de la Neurona Difusa.

3.1.3. Diseño Lógico

Para el diseño lógico de los bloques Integrador Difuso tipo Gupta (IDG) y Función de Activación (FA) del circuito electrónico de la Neurona Difusa, se presentan las tablas de verdad que definen las relaciones entre las señales de entrada y salida para cada bloque IDG y FA. Con base en las tablas de verdad se obtienen las funciones lógicas correspondientes y se da el diagrama lógico.

Las tablas de verdad para ambos bloques IDG y FA se construyeron para señales de entrada y salida digitales con una resolución de 2 bits, debido a que si el diagrama lógico es válido para señales digitales con una resolución de 2 bits, también lo es para señales digitales con una resolución de 8 bits. Los 2 bits de resolución se utilizan para simplificar el desarrollo de la obtención del diagrama lógico de los bloques IDG y FA de la Neurona Difusa.

Integrador Difuso tipo Gupta (IDG)

Para el bloque IDG se tiene la tabla de verdad 3.2 donde se observan los valores lógicos posibles para las dos señales de entrada digitales con una resolución de 2 bits (V_{in11} , V_{in10}) y (V_{in21} , V_{in20}), y los valores binarios requeridos como señal de salida digital (V_{max1} , V_{max0}) que como se explicó anteriormente $V_{max}(t)$ es el resultado de la OR difusa generalizada de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, por lo tanto $V_{max}(t)$ es el máximo de las dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ para todo tiempo t .

Tabla 3.2

	V_{in11}	V_{in10}	V_{in21}	V_{in20}	V_{max1}	V_{max0}
Caso I $V_{in1} = V_{in2}$	0	0	0	0	0	0
	0	1	0	1	0	1
	1	0	1	0	1	0
	1	1	1	1	1	1
Caso II $V_{in1} \neq V_{in2}$	0	0	0	1	0	1
	0	0	1	0	1	0
	0	0	1	1	1	1
	0	1	1	0	1	0
	0	1	0	0	0	1
	0	1	1	1	1	1
	1	0	0	0	1	0
	1	0	0	1	1	0
	1	0	1	1	1	1
	1	1	0	0	1	1
	1	1	0	1	1	1
	1	1	1	0	1	1

Con el propósito de obtener el diagrama lógico de la OR difusa generalizada o Integrador Difuso tipo Gupta, de la tabla de verdad 3.2 se distinguen dos casos, el primero para cuando (V_{in11}, V_{in10}) y (V_{in21}, V_{in20}) son iguales y por lo tanto todos sus bits también lo son respectivamente. El segundo caso es cuando (V_{in11}, V_{in10}) y (V_{in21}, V_{in20}) son diferentes y por lo tanto una de las dos señales de entrada digitales (V_{in11}, V_{in10}) o (V_{in21}, V_{in20}) es el máximo de las dos señales de entrada para un determinado tiempo t .

Para obtener las ecuaciones lógicas correspondientes primero se va a determinar si las señales de entrada digitales son iguales o no para un determinado tiempo t .

$$\text{Si } (V_{in11}, V_{in10}) = (V_{in21}, V_{in20}) \Rightarrow V_1 = 0$$

$$\text{Si } (V_{in11}, V_{in10}) \neq (V_{in21}, V_{in20}) \Rightarrow V_1 = 1$$

Donde V_1 es un valor binario que se utilizará como una condición.

Para obtener el valor de V_1 se da la siguiente ecuación con compuertas lógicas las cuales definen si V_{in1} es igual o no a V_{in2} .

$$V_1 = ((V_{in11} \oplus V_{in21}) \cdot (V_{in10} \oplus V_{in20}))'$$

Donde

- ' denota al operador lógico complemento (en inglés NOT)
- es el operador lógico Y (en inglés AND)
- ⊕ denota al operador lógico No O Excluyente (en inglés XNOR)

Una vez que se determina si $V_{in1}(t)$ y $V_{in2}(t)$ son iguales o no bit a bit respectivamente y se obtiene la condición V_1 , se prosigue con las funciones lógicas. Ahora en el caso en que $V_{in1}(t)$ y $V_{in2}(t)$ sean diferentes quiere decir que una de las dos señales de entrada digitales es mayor que la otra y para obtener el máximo de las dos se requieren más condiciones, además de que $V_1 = 1$ y por lo tanto se inicia a comparar bit a bit desde los bits de mayor significancia hasta los bits de menor significancia.

Se inicia con los bits de mayor significancia porque si $V_{in1}(t)$ y $V_{in2}(t)$ son diferentes entonces quiere decir que $V_{in1}(t)$ y $V_{in2}(t)$ difieren por lo menos en un par de bits que pueden ser los de mayor significancia (V_{in11} y V_{in21}) o cualquier otro hasta llegar a los de menor significancia (V_{in10} y V_{in20}). Sin embargo, al comenzar por los bits de mayor significancia, esto agiliza el proceso de saber cuál es el máximo de las dos señales de entrada digitales $V_{in1}(t)$ o $V_{in2}(t)$ porque al encontrar el primer par de bits diferentes iniciando por los de mayor significancia entonces inmediatamente se sabe cuál de las dos señales V_{in1} o V_{in2} es el máximo de las dos. Porque, una vez que se detecta el primer par de bits diferentes, este se compara también con el bit en cuestión V_{in1x} de $V_{in1}(t)$ y si este es un 1 entonces $V_{in1}(t)$ es el máximo de las dos señales de

entrada digitales pero si es un 0 entonces $V_{in2}(t)$ es el máximo de las dos señales de entrada.

Para el primer par de bits de mayor significancia se tienen que cumplir las siguientes condiciones:

$$\begin{aligned} \text{Si } (V_{in11}, V_{in10}) &= (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 0 \\ \text{y } V_{in11} &= V_{in21} \\ \text{y } V_{in11} &= * \text{ donde } * = 0 \text{ ó } 1 \end{aligned} \Rightarrow V_a = 0$$

$$\begin{aligned} \text{Si } (V_{in11}, V_{in10}) &\neq (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 1 \\ \text{y } V_{in11} &\neq V_{in21} \\ \text{y } V_{in11} &= 1 \end{aligned} \Rightarrow V_a = 1$$

$$\begin{aligned} \text{Si } (V_{in11}, V_{in10}) &\neq (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 1 \\ \text{y } V_{in11} &= V_{in21} \\ \text{y } V_{in11} &= * \text{ donde } * = 0 \text{ ó } 1 \end{aligned} \Rightarrow V_a = 0$$

$$\begin{aligned} \text{Si } (V_{in11}, V_{in10}) &\neq (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 1 \\ \text{y } V_{in11} &\neq V_{in21} \\ \text{y } V_{in11} &= 0 \end{aligned} \Rightarrow V_a = 0$$

Es decir, que si y solo si, $V_{in1} \neq V_{in2}$ y $V_{in11} > V_{in21}$ y $\therefore V_{in1} > V_{in2}$, porque V_{in11} y V_{in21} son el par de bits de mayor significancia, entonces $V_a = 1$. Por lo tanto, la ecuación que cumple con las condiciones anteriores es:

$$V_a = V_1 \cdot (V_{in11} \oplus V_{in21}) \cdot V_{in11}$$

Donde

V_a es un valor binario que se utilizará como una condición.

\oplus es el operador lógico O Excluyente (en inglés XOR)

Ahora se prosigue con el siguiente par de bits V_{in10} y V_{in20} los cuales son de menor significancia al par de bits anteriores que fueron los de mayor significancia.

De igual forma se tiene la condición o valor binario de V_1 , la comparación de los pares de bits anteriores (V_{in11} y V_{in21}), la comparación del par de bits actuales (V_{in10} y V_{in20}), el bit actual correspondiente a V_{in1} y ahora la condición o valor binario de V_a el cual indica si los bits anteriores, en este caso, los de mayor significancia fueron iguales o diferentes y si fueron diferentes, si $V_{in1}(t) > V_{in2}(t)$. Por lo tanto de manera similar al par de bits anteriores se tienen que cumplir las siguientes condiciones:

$$\text{Si } (V_{in11}, V_{in10}) = (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 0$$

$$\begin{aligned}
& y \quad V_{in11} = V_{in21} \\
& y \quad V_{in10} = V_{in20} \\
& y \quad V_{in10} = * \quad \text{donde } * = 0 \text{ ó } 1 \\
& y \quad V_a = 0 \\
& \Rightarrow V_b = 0
\end{aligned}$$

$$\begin{aligned}
& \text{Si } (V_{in11}, V_{in10}) \neq (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 1 \\
& y \quad V_{in11} \neq V_{in21} \\
& y \quad V_{in10} = V_{in20} \quad \text{ó} \quad V_{in10} \neq V_{in20} \\
& y \quad V_{in10} = * \quad \text{donde } * = 0 \text{ ó } 1 \\
& y \quad V_a = * \quad \text{donde } * = 0 \text{ ó } 1 \\
& \Rightarrow V_b = 0
\end{aligned}$$

$$\begin{aligned}
& \text{Si } (V_{in11}, V_{in10}) \neq (V_{in21}, V_{in20}) \text{ y } \therefore V_1 = 1 \\
& y \quad V_{in11} = V_{in21} \\
& y \quad V_{in10} \neq V_{in20} \\
& y \quad V_a = 0
\end{aligned}$$

$$\text{Si } V_{in10} = 0 \Rightarrow V_b = 0$$

y

$$\text{Si } V_{in10} = 1 \Rightarrow V_b = 1$$

Es decir, si y solo si $V_{in1}(t) \neq V_{in2}(t)$ y si el o los pares de bits anteriores en este caso, V_{in11} y V_{in21} en la comparación resultaron ser iguales, y si ahora $V_{in10} \neq V_{in20}$ y si $V_{in10} > V_{in20}$ y por lo tanto $V_{in1}(t) > V_{in2}(t)$, entonces $V_b = 1$.

Por lo tanto la ecuación que expresa y cumple con las condiciones anteriores es:

$$V_b = V_1 \cdot (V_{in10} \oplus V_{in20}) \cdot (V_{in11} \oplus V_{in21}) \cdot V_{in10} \cdot (V_a)'$$

Donde V_b es un valor binario que en caso de tener una resolución mayor a 2 bits para $V_{in1}(t)$ y $V_{in2}(t)$, se utilizaría como una condición más para la comparación del siguiente par de bits de menor significancia a los actuales y así sucesivamente hasta $(n + 1)$ número de bits de resolución.

Una vez que se tienen las ecuaciones y condiciones correspondientes para el número de bits $(n + 1)$ de resolución de las señales de entrada digitales $V_{in1}(t)$ y $V_{in2}(t)$, ahora con base en las condiciones obtenidas mediante las ecuaciones correspondientes se obtendrá la OR difusa generalizada o Integral Difusa tipo Gupta $V_{max}(t)$ de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, que como se mencionó anteriormente es el *máximo* de las señales de entrada para todo tiempo t y se expresa como:

$$V_{max}(t) = \text{Max}(V_{in1}(t), V_{in2}(t))$$

y de manera digital:

$$(V_{\max 1}, V_{\max 0}) = \text{Max}((V_{\text{in}11}, V_{\text{in}10}), (V_{\text{in}21}, V_{\text{in}20}))$$

Para obtener $V_{\max}(t)$ a partir de las ecuaciones y condiciones anteriores, se tienen que cumplir las condiciones siguientes:

Si $V_a = 1$ ó $V_b = 1 \Rightarrow (V_{\text{in}11}, V_{\text{in}10}) > (V_{\text{in}21}, V_{\text{in}20})$ y $\therefore V_2 = 1$
 y
 Si $V_a = 0$ y $V_b = 0 \Rightarrow (V_{\text{in}11}, V_{\text{in}10}) \leq (V_{\text{in}21}, V_{\text{in}20})$ y $\therefore V_2 = 0$

La ecuación que expresa y cumple con las condiciones anteriores es:

$$V_2 = V_a + V_b$$

Donde

V_2 es un bit que se utilizará como una condición.

+ es el operador lógico O (en inglés OR)

$$\begin{array}{l} \text{Si } V_2 = 1 \\ \text{y } V_{\text{in}11} = * \Rightarrow V_{\max 1} = V_{\text{in}11} \\ \text{y } V_{\text{in}10} = * \Rightarrow V_{\max 0} = V_{\text{in}10} \\ \text{ó} \\ \text{Si } V_2 = 0 \\ \text{y } V_{\text{in}21} = * \Rightarrow V_{\max 1} = V_{\text{in}21} \\ \text{y } V_{\text{in}20} = * \Rightarrow V_{\max 0} = V_{\text{in}20} \end{array}$$

donde el valor binario de * no importa puede ser igual a 0 ó 1.

Por lo tanto, la ecuación que define las condiciones anteriores es:

$$V_{\max 1} = (V_2 \cdot V_{\text{in}11}) + ((V_2)' \cdot V_{\text{in}21})$$

$$V_{\max 0} = (V_2 \cdot V_{\text{in}10}) + ((V_2)' \cdot V_{\text{in}20})$$

Donde $(V_{\max 1}, V_{\max 0})$ es el máximo de las señales de entrada digitales $(V_{\text{in}11}, V_{\text{in}10})$ y $(V_{\text{in}21}, V_{\text{in}20})$.

Con base en el análisis teórico desarrollado anteriormente, se da en la figura 3.2 el diagrama lógico generalizado del Integrador Difuso tipo Gupta para $(n + 1)$ bits de resolución de las señales digitales.




Figura 3.2 Diagrama Lógico Generalizado del Integrador Difuso tipo Gupta (IDG) de la Neurona Difusa

Función de Activación (FA)

Para el bloque FA se tiene la tabla de verdad 3.3 donde se observan los valores lógicos posibles para la señal (V_{max1} , V_{max0}) que es el máximo de las señales de entrada digitales y es la señal digital de salida del bloque IDG, así como también señal de entrada digital al bloque FA. En la misma tabla se encuentran los valores binarios de la señal de entrada umbral digital ($V_{triang1}$, $V_{triang0}$), así como los valores binarios requeridos para la señal de salida digital (V_{out}).

$V_{out}(t)$ es la señal de salida del bloque FA y la señal de salida digital de la Neurona Difusa. $V_{out}(t)$ es una señal digital con una resolución de 1 bit. Como se mencionó anteriormente:

$$\text{Si } V_{max}(t) \geq V_{triang}(t) \text{ entonces } V_{out}(t) = 1$$

$$\text{Si } V_{max}(t) < V_{triang}(t) \text{ entonces } V_{out}(t) = 0$$

Tabla 3.3

	$V_{triang1}$	$V_{triang0}$	V_{max1}	V_{max0}	V_{out}
Caso I $V_{max} = V_{triang}$	0	0	0	0	1
	0	1	0	1	1
	1	0	1	0	1
	1	1	1	1	1
Caso II $V_{max} \neq V_{triang}$	0	0	0	1	0
	0	0	1	0	0
	0	0	1	1	0
	0	1	1	0	0
	0	1	0	0	1
	0	1	1	1	0
	1	0	0	0	1
	1	0	0	1	1
	1	0	1	1	0
	1	1	0	0	1
	1	1	0	1	1
	1	1	1	0	1

Con el propósito de obtener el diagrama lógico de la Función de Activación, de la tabla de verdad 3.3 se distinguen dos casos, el primero para cuando ($V_{triang1}$, $V_{triang0}$) y (V_{max1} , V_{max0}) son iguales y por lo tanto todos sus bits también lo son respectivamente. El segundo caso es cuando ($V_{triang1}$, $V_{triang0}$) y (V_{max1} , V_{max0}) son diferentes y por lo tanto una de las dos señales de entrada digitales al bloque FA ($V_{triang1}$, $V_{triang0}$) o (V_{max1} , V_{max0}) es mayor que la otra para un determinado tiempo t.

Para obtener las ecuaciones lógicas correspondientes primero se va a determinar si las señales digitales son iguales o no para un determinado tiempo t.

$$\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) = (V_{\text{max1}}, V_{\text{max0}}) \Rightarrow V_3 = 0$$

$$\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) \neq (V_{\text{max1}}, V_{\text{max0}}) \Rightarrow V_3 = 1$$

Donde V_3 es un valor binario que se utilizará como una condición.

Para obtener el valor de V_3 se da la siguiente ecuación con compuertas lógicas las cuales definen si $V_{\text{triang}}(t)$ es igual o no a $V_{\text{max}}(t)$.

$$V_3 = ((V_{\text{triang1}} \odot V_{\text{max1}}) \cdot (V_{\text{triang0}} \odot V_{\text{max0}}))'$$

Una vez que se determina si $V_{\text{triang}}(t)$ y $V_{\text{max}}(t)$ son iguales o no bit a bit respectivamente y se obtiene la condición V_3 , se prosigue con las funciones lógicas. Ahora en el caso en que $V_{\text{triang}}(t)$ y $V_{\text{max}}(t)$ sean diferentes quiere decir que una de las dos señales digitales es mayor que la otra y para obtener cual es la mayor de las dos se requieren más condiciones, además de que $V_3 = 1$ y por lo tanto se inicia a comparar bit a bit desde los bits de mayor significancia hasta los bits de menor significancia.

Se inicia con los bits de mayor significancia porque si $V_{\text{triang}}(t)$ y $V_{\text{max}}(t)$ son diferentes entonces quiere decir que $V_{\text{triang}}(t)$ y $V_{\text{max}}(t)$ difieren por lo menos en un par de bits que pueden ser los de mayor significancia (V_{triang1} y V_{max1}) o cualquier otro hasta llegar a los de menor significancia (V_{triang0} y V_{max0}). Sin embargo, al comenzar por los bits de mayor significancia, esto agiliza el proceso de saber cuál es la mayor de las dos señales digitales $V_{\text{triang}}(t)$ o $V_{\text{max}}(t)$ porque al encontrar el primer par de bits diferentes iniciando por los de mayor significancia entonces inmediatamente se sabe cuál de las dos señales $V_{\text{triang}}(t)$ o $V_{\text{max}}(t)$ es la mayor de las dos. Porque, una vez que se detecta el primer par de bits diferentes, este se compara también con el bit en cuestión $V_{\text{triang}x}$ de $V_{\text{triang}}(t)$ y si este es un 1 entonces $V_{\text{triang}}(t)$ es la mayor de las dos señales digitales pero si es un 0 entonces $V_{\text{max}}(t)$ es la mayor de las dos señales digitales.

Para el primer par de bits de mayor significancia se tienen que cumplir las siguientes condiciones:

$$\begin{aligned} \text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) = (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 0 \\ \text{y } V_{\text{triang1}} = V_{\text{max1}} \\ \text{y } V_{\text{triang1}} = * \text{ donde } * = 0 \text{ ó } 1 \end{aligned} \Rightarrow V_p = 0$$

$$\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) \neq (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 1$$

$$\begin{array}{l}
y \quad V_{\text{triang1}} \neq V_{\text{max1}} \\
y \quad V_{\text{triang1}} = 1
\end{array}
\Rightarrow V_p = 1$$

$$\begin{array}{l}
\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) \neq (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 1 \\
y \quad V_{\text{triang1}} = V_{\text{max1}} \\
y \quad V_{\text{triang1}} = * \text{ donde } * = 0 \text{ ó } 1
\end{array}
\Rightarrow V_p = 0$$

$$\begin{array}{l}
\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) \neq (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 1 \\
y \quad V_{\text{triang1}} \neq V_{\text{max1}} \\
y \quad V_{\text{triang1}} = 0
\end{array}
\Rightarrow V_p = 0$$

Es decir, que si y solo si, $V_{\text{triang}}(t) \neq V_{\text{max}}(t)$ y $V_{\text{triang1}} > V_{\text{max1}}$ y $\therefore V_{\text{triang}}(t) > V_{\text{max}}(t)$, porque V_{triang1} y V_{max1} son el par de bits de mayor significancia, entonces $V_p = 1$. Por lo tanto, la ecuación que cumple con las condiciones anteriores es:

$$V_p = V_3 \cdot (V_{\text{triang1}} \oplus V_{\text{max1}}) \cdot V_{\text{triang1}}$$

Donde V_p es un valor binario que se utilizará como una condición.

Ahora se prosigue con el siguiente par de bits V_{triang0} y V_{max0} los cuales son de menor significancia al par de bits anteriores que fueron los de mayor significancia.

De igual forma se tiene la condición o valor binario de V_3 , la comparación de los pares de bits anteriores (V_{triang1} y V_{max1}), la comparación del par de bits actuales (V_{triang0} y V_{max0}), el bit actual correspondiente a V_{triang} y ahora la condición o valor binario de V_p el cual indica si los bits anteriores, en este caso, los de mayor significancia fueron iguales o diferentes y si fueron diferentes, si $V_{\text{triang}}(t) > V_{\text{max}}(t)$. Por lo tanto de manera similar al par de bits anteriores se tienen que cumplir las siguientes condiciones:

$$\begin{array}{l}
\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) = (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 0 \\
y \quad V_{\text{triang1}} = V_{\text{max1}} \\
y \quad V_{\text{triang0}} = V_{\text{max0}} \\
y \quad V_{\text{triang0}} = * \text{ donde } * = 0 \text{ ó } 1 \\
y \quad V_p = 0 \\
\Rightarrow V_q = 0
\end{array}$$

$$\begin{array}{l}
\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) \neq (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 1 \\
y \quad V_{\text{triang1}} \neq V_{\text{max1}} \\
y \quad V_{\text{triang0}} = V_{\text{max0}} \text{ ó } V_{\text{triang0}} \neq V_{\text{max0}} \\
y \quad V_{\text{triang0}} = * \text{ donde } * = 0 \text{ ó } 1 \\
y \quad V_p = * \text{ donde } * = 0 \text{ ó } 1 \\
\Rightarrow V_q = 0
\end{array}$$

$$\text{Si } (V_{\text{triang1}}, V_{\text{triang0}}) \neq (V_{\text{max1}}, V_{\text{max0}}) \text{ y } \therefore V_3 = 1$$

$$\text{y } V_{\text{triang1}} = V_{\text{max1}}$$

$$\text{y } V_{\text{triang0}} \neq V_{\text{max0}}$$

$$\text{y } V_p = 0$$

$$\text{Si } V_{\text{triang0}} = 0 \Rightarrow V_q = 0$$

y

$$\text{Si } V_{\text{triang0}} = 1 \Rightarrow V_q = 1$$

Es decir, si y solo si $V_{\text{triang}}(t) \neq V_{\text{max}}(t)$ y si el o los pares de bits anteriores en este caso, V_{triang1} y V_{max1} en la comparación resultaron ser iguales, y si ahora $V_{\text{triang0}} \neq V_{\text{max0}}$ y si $V_{\text{triang0}} > V_{\text{max0}}$ y por lo tanto $V_{\text{triang}}(t) > V_{\text{max}}(t)$, entonces $V_q = 1$.

Por lo tanto la ecuación que expresa y cumple con las condiciones anteriores es:

$$V_q = V_3 \cdot (V_{\text{triang0}} \oplus V_{\text{max0}}) \cdot (V_{\text{triang1}} \oplus V_{\text{max1}}) \cdot V_{\text{triang0}} \cdot (V_p)$$

Donde V_q es un valor binario que en caso de tener una resolución mayor a 2 bits para $V_{\text{max}}(t)$ y $V_{\text{triang}}(t)$, se utilizaría como una condición más para la comparación del siguiente par de bits de menor significancia a los actuales y así sucesivamente hasta $(n + 1)$ número de bits de resolución.

Una vez que se tienen las ecuaciones y condiciones correspondientes para el número de bits $(n + 1)$ de resolución de las señales digitales $V_{\text{max}}(t)$ y $V_{\text{triang}}(t)$, ahora con base en las condiciones obtenidas mediante las ecuaciones correspondientes se obtendrá la señal de salida digital ($V_{\text{out}}(t)$) de la Función de Activación tipo escalón de la señal digital $V_{\text{max}}(t)$ la cual es el máximo de las señales de entrada digitales $V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$, para una señal de entrada umbral digital $V_{\text{triang}}(t)$. Como se mencionó anteriormente $V_{\text{out}}(t)$ es la respuesta difusa digital de la Neurona Difusa para todo tiempo t y se expresa como:

$$\text{Si } V_{\text{max}}(t) \geq V_{\text{triang}}(t) \Rightarrow V_{\text{out}}(t) = 5 \text{ V}$$

y

$$\text{Si } V_{\text{max}}(t) < V_{\text{triang}}(t) \Rightarrow V_{\text{out}}(t) = 0 \text{ V}$$

en donde $V_{\text{triang}}(t)$ es la señal de entrada Umbral ($V_u(t)$). De manera digital:

$$\text{Si } (V_{\text{max1}}, V_{\text{max0}}) \geq (V_{\text{triang1}}, V_{\text{triang0}}) \Rightarrow V_{\text{out}} = 1$$

y

$$\text{Si } (V_{\text{max1}}, V_{\text{max0}}) < (V_{\text{triang1}}, V_{\text{triang0}}) \Rightarrow V_{\text{out}} = 0$$

De acuerdo con las expresiones anteriores, sólo cuando $V_{\max}(t) \geq V_{\text{triang}}(t)$ se produce un 1 (5 V analógico) y un 0 (0 V analógico) en cualquier otro caso, generando así escalones o pulsos cuadrados ($V_{\text{out}}(t)$), estos pulsos serán la respuesta difusa de la Neurona Difusa.

Para obtener $V_{\text{out}}(t)$ a partir de las ecuaciones y condiciones anteriores, se tienen que cumplir las condiciones siguientes:

$$\begin{array}{l} \text{Si } V_p = 0 \text{ y } V_q = 0 \Rightarrow (V_{\max1}, V_{\max0}) \geq (V_{\text{triang1}}, V_{\text{triang0}}) \text{ y } \therefore V_{\text{out}} = 1 \\ \text{y} \\ \text{Si } V_p = 1 \text{ ó } V_q = 1 \Rightarrow (V_{\max1}, V_{\max0}) < (V_{\text{triang1}}, V_{\text{triang0}}) \text{ y } \therefore V_{\text{out}} = 0 \end{array}$$

Por lo tanto, la ecuación que define las condiciones anteriores es:

$$V_{\text{out}}(t) = (V_p + V_q)'$$

Donde $V_{\text{out}}(t)$ es la respuesta difusa de la Neurona Difusa.

Con base en el análisis teórico desarrollado anteriormente, se da en la figura 3.3 el diagrama lógico generalizado de la Función de Activación tipo escalón para $(n + 1)$ bits de resolución de las señales digitales.

Observaciones

La principal ventaja del método de diseño lógico propuesto en este trabajo es que se obtiene un diagrama lógico generalizado para $(n+1)$ número de bits de resolución. A diferencia de otros métodos de diseño lógico como es el método de mapas de Karnaugh [3] para el cual se tendrían que hacer $(n+1)$ mapas de $2 \cdot (n+1)$ variables para el caso del Integrador Difuso tipo Gupta (IDG) y 1 mapa de $2 \cdot (n+1)$ variables para la Función de Activación (FA), donde $n = 0, 1, 2, 3, \dots, \infty$. Es decir para cada $(n+1)$ número de bits de resolución se tendrían que hacer mapas de Karnaugh diferentes para cada caso respectivamente. Por el número de bits de resolución y por lo tanto de variables se podría haber utilizado el método de tabulación o de Quine-McCluskey [3], sin embargo mediante este método se tendría que realizar un programa para computadora para obtener las ecuaciones lógicas requeridas y de hecho se tendría que ejecutar el programa para cada $(n+1)$ bits de resolución requeridos y así obtener en cada caso las ecuaciones lógicas correspondientes. Mediante el método de diseño lógico aquí propuesto, únicamente se tienen que agregar o quitar compuertas lógicas dependiendo del número de bits de resolución $(n+1)$ que se requiera y de acuerdo al diseño lógico generalizado obtenido.




Figura 3.3 Diagrama Lógico Generalizado de la Función de Activación (FA) de la Neurona Difusa

A continuación se dan las ecuaciones que, con base en el análisis de los bloques IDG y FA, definen la respuesta difusa de la Neurona Difusa para dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, y para la señal de entrada umbral $V_{triang}(t)$, previamente convertidas de analógicas a digitales con una resolución de 8 bits. Por lo tanto, se tiene que las dos señales de entrada digitales son $V_{in17...V_{in10}}$ y $V_{in27...V_{in20}}$ y la señal de entrada umbral digital es $V_{triang7...V_{triang0}}$. A partir de las señales de entrada digitales se obtiene primero la integral difusa tipo Gupta $V_{max7...V_{max0}}$ y posteriormente con la Función de Activación se obtiene la respuesta difusa $V_{out7...V_{out0}}$ de la Neurona Difusa. Las ecuaciones definen los circuitos electrónicos de las figuras 3.4 y 3.5 de la siguiente sección y son:

$$V_1 = ((V_{in17} \odot V_{in27}) \cdot (V_{in16} \odot V_{in26}) \cdot (V_{in15} \odot V_{in25}) \cdot (V_{in14} \odot V_{in24}) \cdot (V_{in13} \odot V_{in23}) \cdot (V_{in12} \odot V_{in22}) \cdot (V_{in11} \odot V_{in21}) \cdot (V_{in10} \odot V_{in20}))'$$

$$V_a = V_1 \cdot V_{in17} \cdot (V_{in17} \oplus V_{in27})$$

$$V_b = V_a' \cdot V_1 \cdot V_{in16} \cdot (V_{in16} \oplus V_{in26}) \cdot (V_{in17} \oplus V_{in27})$$

$$V_c = V_b' \cdot V_1 \cdot V_{in15} \cdot (V_{in15} \oplus V_{in25}) \cdot (V_{in17} \oplus V_{in27}) \cdot (V_{in16} \oplus V_{in26})$$

$$V_d = V_c' \cdot V_1 \cdot V_{in14} \cdot (V_{in14} \oplus V_{in24}) \cdot (V_{in17} \oplus V_{in27}) \cdot (V_{in16} \oplus V_{in26}) \cdot (V_{in15} \oplus V_{in25})$$

$$V_e = V_d' \cdot V_1 \cdot V_{in13} \cdot (V_{in13} \oplus V_{in23}) \cdot (V_{in17} \oplus V_{in27}) \cdot (V_{in16} \oplus V_{in26}) \cdot (V_{in15} \oplus V_{in25}) \cdot (V_{in14} \oplus V_{in24})$$

$$V_f = V_e' \cdot V_1 \cdot V_{in12} \cdot (V_{in12} \oplus V_{in22}) \cdot (V_{in17} \oplus V_{in27}) \cdot (V_{in16} \oplus V_{in26}) \cdot (V_{in15} \oplus V_{in25}) \cdot (V_{in14} \oplus V_{in24}) \cdot (V_{in13} \oplus V_{in23})$$

$$V_g = V_f' \cdot V_1 \cdot V_{in11} \cdot (V_{in11} \oplus V_{in21}) \cdot (V_{in17} \oplus V_{in27}) \cdot (V_{in16} \oplus V_{in26}) \cdot (V_{in15} \oplus V_{in25}) \cdot (V_{in14} \oplus V_{in24}) \cdot (V_{in13} \oplus V_{in23}) \cdot (V_{in12} \oplus V_{in22})$$

$$V_h = V_g' \cdot V_1 \cdot V_{in10} \cdot (V_{in10} \oplus V_{in20}) \cdot (V_{in17} \oplus V_{in27}) \cdot (V_{in16} \oplus V_{in26}) \cdot (V_{in15} \oplus V_{in25}) \cdot (V_{in14} \oplus V_{in24}) \cdot (V_{in13} \oplus V_{in23}) \cdot (V_{in12} \oplus V_{in22}) \cdot (V_{in11} \oplus V_{in21})$$

$$V_2 = V_a + V_b + V_c + V_d + V_e + V_f + V_g + V_h$$

$$V_{max7} = (V_2 \cdot V_{in17}) + (V_2' \cdot V_{in27})$$

$$V_{max6} = (V_2 \cdot V_{in16}) + (V_2' \cdot V_{in26})$$

$$V_{max5} = (V_2 \cdot V_{in15}) + (V_2' \cdot V_{in25})$$

$$V_{\max4} = (V_2 \cdot V_{in14}) + (V_2' \cdot V_{in24})$$

$$V_{\max3} = (V_2 \cdot V_{in13}) + (V_2' \cdot V_{in23})$$

$$V_{\max2} = (V_2 \cdot V_{in12}) + (V_2' \cdot V_{in22})$$

$$V_{\max1} = (V_2 \cdot V_{in11}) + (V_2' \cdot V_{in21})$$

$$V_{\max0} = (V_2 \cdot V_{in10}) + (V_2' \cdot V_{in20})$$

$$V_3 = ((V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6}) \cdot (V_{\text{triang5}} \otimes V_{\max5}) \cdot (V_{\text{triang4}} \otimes V_{\max4}) \cdot (V_{\text{triang3}} \otimes V_{\max3}) \cdot (V_{\text{triang2}} \otimes V_{\max2}) \cdot (V_{\text{triang1}} \otimes V_{\max1}) \cdot (V_{\text{triang0}} \otimes V_{\max0}))'$$

$$V_p = V_3 \cdot V_{\text{triang7}} \cdot (V_{\text{triang7}} \oplus V_{\max7})$$

$$V_q = V_p' \cdot V_3 \cdot V_{\text{triang6}} \cdot (V_{\text{triang6}} \oplus V_{\max6}) \cdot (V_{\text{triang7}} \otimes V_{\max7})$$

$$V_r = V_q' \cdot V_3 \cdot V_{\text{triang5}} \cdot (V_{\text{triang5}} \oplus V_{\max5}) \cdot (V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6})$$

$$V_s = V_r' \cdot V_3 \cdot V_{\text{triang4}} \cdot (V_{\text{triang4}} \oplus V_{\max4}) \cdot (V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6}) \cdot (V_{\text{triang5}} \otimes V_{\max5})$$

$$V_t = V_s' \cdot V_3 \cdot V_{\text{triang3}} \cdot (V_{\text{triang3}} \oplus V_{\max3}) \cdot (V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6}) \cdot (V_{\text{triang5}} \otimes V_{\max5}) \cdot (V_{\text{triang4}} \otimes V_{\max4})$$

$$V_u = V_t' \cdot V_3 \cdot V_{\text{triang2}} \cdot (V_{\text{triang2}} \oplus V_{\max2}) \cdot (V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6}) \cdot (V_{\text{triang5}} \otimes V_{\max5}) \cdot (V_{\text{triang4}} \otimes V_{\max4}) \cdot (V_{\text{triang3}} \otimes V_{\max3})$$

$$V_v = V_u' \cdot V_3 \cdot V_{\text{triang1}} \cdot (V_{\text{triang1}} \oplus V_{\max1}) \cdot (V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6}) \cdot (V_{\text{triang5}} \otimes V_{\max5}) \cdot (V_{\text{triang4}} \otimes V_{\max4}) \cdot (V_{\text{triang3}} \otimes V_{\max3}) \cdot (V_{\text{triang2}} \otimes V_{\max2})$$

$$V_w = V_v' \cdot V_3 \cdot V_{\text{triang0}} \cdot (V_{\text{triang0}} \oplus V_{\max0}) \cdot (V_{\text{triang7}} \otimes V_{\max7}) \cdot (V_{\text{triang6}} \otimes V_{\max6}) \cdot (V_{\text{triang5}} \otimes V_{\max5}) \cdot (V_{\text{triang4}} \otimes V_{\max4}) \cdot (V_{\text{triang3}} \otimes V_{\max3}) \cdot (V_{\text{triang2}} \otimes V_{\max2}) \cdot (V_{\text{triang1}} \otimes V_{\max1})$$

$$V_{\text{out}} = (V_p + V_q + V_r + V_s + V_t + V_u + V_v + V_w)'$$

Donde $V_{\text{out}}(t)$ es la respuesta difusa de la Neurona Difusa para dos señales de entrada digitales $V_{in1}(t)$ y $V_{in2}(t)$.

3.1.4. Modelo Electrónico

El circuito electrónico de la Neurona Difusa consta de los bloques IDG y FA. Con base en el análisis de los bloques IDG y FA, se obtuvo el diseño lógico del circuito electrónico digital de la Neurona Difusa.

El circuito electrónico del Integrador Difuso tipo Gupta (IDG) se muestra en la fig. 3.4 y el circuito electrónico de la Función de Activación (FA) en la fig. 3.5. Como se puede observar en las figuras 3.4 y 3.5, se utilizan las compuertas lógicas AND, NOT, OR y XNOR.




Figura 3.4 Circuito Electrónico del Integrador Difuso tipo Gupta (IDG)




Figura 3.5 Circuito Electrónico de la Función de Activación (FA)

3.2. Modelo lógico y electrónico del Periodo Refractario

Periodo Refractario

Es el tiempo después de la emisión de una espiga de la neurona, durante el cual la neurona no responde a ninguna señal de entrada [4] [5]. En este caso el periodo refractario de la Neurona Difusa se genera a partir de los pulsos que constituyen su señal de salida o respuesta difusa. El periodo refractario se implanta mediante un circuito electrónico que activa o deshabilita a la neurona difusa para responder ante cualquier señal de entrada incluyendo a la señal de entrada umbral, es decir, después de que se genera un pulso como señal de salida de la neurona difusa, un circuito multivibrador monoestable se activa con el flanco de bajada del pulso de salida de la neurona difusa y genera un pulso bajo en su salida \bar{Q} , esta señal de salida del monoestable es la señal de control V_{ine} y es una señal de entrada para las compuertas lógicas (AND y OR) asociadas a las señales de entrada digitales $V_{in17...V_{in10}}$, $V_{in27...V_{in20}}$ y $V_{triang7...V_{triang0}}$ a la neurona difusa, de tal manera que la señal de salida o respuesta difusa V_{out} de la neurona difusa es nula o igual a 0 para el intervalo correspondiente al periodo refractario, después de este intervalo la señal de control V_{ine} regresa a su estado normalmente alto con lo que se habilita nuevamente a la neurona difusa.

Como se puede observar en la figura 3.6, para agregar un periodo refractario a la Neurona Difusa se tiene un circuito multivibrador monoestable con entrada disparador-Schmitt como es el circuito integrado 74LS221. Con este circuito se requieren una resistencia y un capacitor para generar un pulso bajo en la salida \bar{Q} , que es normalmente alta, en cuanto llega a la entrada digital A un flanco de bajada. El tiempo de duración de este pulso está definido por la siguiente ecuación:

$$t_p = 0.7 \cdot R \cdot C$$

En este caso la duración del pulso o periodo refractario va de 0 a 1 ms. Además de este circuito, para las señales digitales de entrada $V_{in10...V_{in17}}$ y $V_{in20...V_{in27}}$, se agregaron a la entrada del circuito electrónico de la Neurona Difusa compuertas AND, como se muestra en la figura 3.6, de manera tal que:

$$\begin{aligned} V_{in17} &= V_{ine} \cdot V_{in17} \\ V_{in16} &= V_{ine} \cdot V_{in16} \\ V_{in15} &= V_{ine} \cdot V_{in15} \\ V_{in14} &= V_{ine} \cdot V_{in14} \\ V_{in13} &= V_{ine} \cdot V_{in13} \\ V_{in12} &= V_{ine} \cdot V_{in12} \\ V_{in11} &= V_{ine} \cdot V_{in11} \\ V_{in10} &= V_{ine} \cdot V_{in10} \end{aligned}$$

$$\begin{aligned}
V_{in27} &= V_{ine} \cdot V_{in27} \\
V_{in26} &= V_{ine} \cdot V_{in26} \\
V_{in25} &= V_{ine} \cdot V_{in25} \\
V_{in24} &= V_{ine} \cdot V_{in24} \\
V_{in23} &= V_{ine} \cdot V_{in23} \\
V_{in22} &= V_{ine} \cdot V_{in22} \\
V_{in21} &= V_{ine} \cdot V_{in21} \\
V_{in20} &= V_{ine} \cdot V_{in20}
\end{aligned}$$

Donde V_{ine} es la señal de entrada de control a la Neurona Difusa, y es la señal de salida \bar{Q} del circuito 74LS221, y la señal de salida $V_{out}(t)$ de la neurona difusa es la señal de entrada A al circuito 74LS221 como se puede apreciar en la figura 3.6.




Figura 3.6 Circuito electrónico para generar un Periodo Refractario a la Neurona Difusa

Para la señal de umbral $V_{\text{triang}0} \dots V_{\text{triang}7}$, se agregaron a la entrada del circuito electrónico de la Neurona Difusa compuertas OR y se tiene:

$$\begin{aligned} V_{\text{triang}7} &= (V_{\text{ine}})' + V_{\text{triang}7} \\ V_{\text{triang}6} &= (V_{\text{ine}})' + V_{\text{triang}6} \\ V_{\text{triang}5} &= (V_{\text{ine}})' + V_{\text{triang}5} \\ V_{\text{triang}4} &= (V_{\text{ine}})' + V_{\text{triang}4} \\ V_{\text{triang}3} &= (V_{\text{ine}})' + V_{\text{triang}3} \\ V_{\text{triang}2} &= (V_{\text{ine}})' + V_{\text{triang}2} \\ V_{\text{triang}1} &= (V_{\text{ine}})' + V_{\text{triang}1} \\ V_{\text{triang}0} &= (V_{\text{ine}})' + V_{\text{triang}0} \end{aligned}$$

De manera tal que si $V_{\text{ine}} = 1$ entonces:

$$\begin{aligned} V_{\text{in}17} &= V_{\text{in}17} \\ V_{\text{in}16} &= V_{\text{in}16} \\ V_{\text{in}15} &= V_{\text{in}15} \\ V_{\text{in}14} &= V_{\text{in}14} \\ V_{\text{in}13} &= V_{\text{in}13} \\ V_{\text{in}12} &= V_{\text{in}12} \\ V_{\text{in}11} &= V_{\text{in}11} \\ V_{\text{in}10} &= V_{\text{in}10} \end{aligned}$$

$$\begin{aligned} V_{\text{in}27} &= V_{\text{in}27} \\ V_{\text{in}26} &= V_{\text{in}26} \\ V_{\text{in}25} &= V_{\text{in}25} \\ V_{\text{in}24} &= V_{\text{in}24} \\ V_{\text{in}23} &= V_{\text{in}23} \\ V_{\text{in}22} &= V_{\text{in}22} \\ V_{\text{in}21} &= V_{\text{in}21} \\ V_{\text{in}20} &= V_{\text{in}20} \end{aligned}$$

$$\begin{aligned} V_{\text{triang}7} &= V_{\text{triang}7} \\ V_{\text{triang}6} &= V_{\text{triang}6} \\ V_{\text{triang}5} &= V_{\text{triang}5} \\ V_{\text{triang}4} &= V_{\text{triang}4} \\ V_{\text{triang}3} &= V_{\text{triang}3} \\ V_{\text{triang}2} &= V_{\text{triang}2} \\ V_{\text{triang}1} &= V_{\text{triang}1} \\ V_{\text{triang}0} &= V_{\text{triang}0} \end{aligned}$$

Ahora si $V_{ine} = 0$ entonces:

$$V_{in17} = 0$$

$$V_{in16} = 0$$

$$V_{in15} = 0$$

$$V_{in14} = 0$$

$$V_{in13} = 0$$

$$V_{in12} = 0$$

$$V_{in11} = 0$$

$$V_{in10} = 0$$

$$V_{in27} = 0$$

$$V_{in26} = 0$$

$$V_{in25} = 0$$

$$V_{in24} = 0$$

$$V_{in23} = 0$$

$$V_{in22} = 0$$

$$V_{in21} = 0$$

$$V_{in20} = 0$$

$$V_{triang7} = 1$$

$$V_{triang6} = 1$$

$$V_{triang5} = 1$$

$$V_{triang4} = 1$$

$$V_{triang3} = 1$$

$$V_{triang2} = 1$$

$$V_{triang1} = 1$$

$$V_{triang0} = 1$$

Y por lo tanto:

$$V_{out} = 0$$

El circuito electrónico de la Neurona Difusa se deshabilita y no responde a ninguna señal de entrada y a la salida da 0, es decir, mientras $V_{ine} = 0$ durante un tiempo t (correspondiente al periodo refractario), la Neurona Difusa no responde a ninguna excitación y por lo tanto su señal de salida es 0.

3.3. Modelo lógico y electrónico del Retardo Axónico

Retardo Axónico

Es el tiempo que tarda la señal en recorrer el axón [5]. Para producir un retardo axónico a la respuesta difusa ($V_{out}(t)$) de la Neurona Difusa, se utilizaron registros de corrimiento con flip-flops tipo D conectados en cascada como se muestra en la figura 3.7.

Así, se aprovechan las celdas básicas (flip-flops) del dispositivo lógico programable Altera® de la familia MAX 7000S, el EPM7128SLC84 elegido, y no se requiere utilizar más circuitos integrados en el diseño de la neurona difusa.

Si el tiempo inicial es $t_0 = 0$ s y el retardo producido a la señal $V_{out}(t)$ al pasar por un flip-flop es de 2 ciclos de reloj, entonces:

$$\begin{aligned} Q_1(t_1) &= V_{out}(t_0) \\ Q_2(t_2) &= Q_1(t_1) \\ Q_3(t_3) &= Q_2(t_2) \\ &\vdots \\ &\vdots \\ Q_{25}(t_{25}) &= Q_{24}(t_{24}) = V_{out1} \\ &\vdots \\ &\vdots \\ Q_{50}(t_{50}) &= Q_{49}(t_{49}) = V_{out2} \\ &\vdots \\ &\vdots \\ Q_n(t_n) &= Q_{n-1}(t_{n-1}) \\ &\vdots \\ &\vdots \\ Q_{250}(t_{250}) &= Q_{249}(t_{249}) = V_{out10} \end{aligned}$$

Donde:

n = número de flip-flop
 Q_n = salida del flip-flop n

y

$$t_0 = 0 \text{ seg.}$$

$$t_1 = t_0 + 2 \text{ ciclos de reloj}$$

$$t_2 = t_1 + 2 \text{ ciclos de reloj}$$

$$t_3 = t_2 + 2 \text{ ciclos de reloj}$$

.

.

.

$$t_n = t_{n-1} + 2 \text{ ciclos de reloj}$$

.

.

.

$$t_{250} = t_{249} + 2 \text{ ciclos de reloj}$$




Figura 3.7 Circuito electrónico para producir un Retardo Axónico a la Neurona

Para una frecuencia de reloj (f_{clk}) = 500 KHz, se tiene entonces que:

$$2 \text{ ciclos de reloj} = 4 \mu\text{s}$$

y por lo tanto se tienen los siguientes retardos axónicos:

$$\begin{aligned} t_0 &= 0 \text{ seg. de retardo axónico, que corresponde a } V_{out} \\ t_{25} &= 100 \mu\text{s de retardo axónico, que corresponde a } V_{out1} \\ t_{50} &= 200 \mu\text{s de retardo axónico, que corresponde a } V_{out2} \\ t_{75} &= 300 \mu\text{s de retardo axónico, que corresponde a } V_{out3} \\ t_{100} &= 400 \mu\text{s de retardo axónico, que corresponde a } V_{out4} \\ t_{125} &= 500 \mu\text{s de retardo axónico, que corresponde a } V_{out5} \\ t_{150} &= 600 \mu\text{s de retardo axónico, que corresponde a } V_{out6} \\ t_{175} &= 700 \mu\text{s de retardo axónico, que corresponde a } V_{out7} \\ t_{200} &= 800 \mu\text{s de retardo axónico, que corresponde a } V_{out8} \\ t_{225} &= 900 \mu\text{s de retardo axónico, que corresponde a } V_{out9} \\ t_{250} &= 1 \text{ ms de retardo axónico, que corresponde a } V_{out10} \end{aligned}$$

De acuerdo con lo anterior se eligieron 10 salidas con retardo axónico, cada 100 μs se obtiene una señal de salida hasta llegar a 1 ms.

Se realizaron diversas pruebas en el software de Altera® para ajustar el circuito electrónico de la Neuron Difusa en conjunto con los circuitos electrónicos del Periodo Refractario (sin el circuito 74LS221) y el Retardo Axónico en un solo circuito integrado MAX 7000S.

Debido al número de compuertas lógicas el circuito electrónico completo de la Neuron Difusa se grabó en varios dispositivos lógicos programables. El dispositivo lógico programable Altera® elegido fue de la familia MAX 7000S y es el EPM7128SLC84

3.4. Modelo matemático y electrónico del Circuito Generador de Espigas

El circuito electrónico para Generar Espigas se desarrolla a partir de la respuesta obtenida de la Neurona Difusa para dos señales de entrada. Entonces, se diseña un circuito electrónico que, a partir de los pulsos de la respuesta difusa de la Neurona Difusa y de los pulsos utilizados como señal de reloj para los convertidores A/D, genere un tren de pulsos para cada pulso de salida de la Neurona Difusa y posteriormente, mediante el circuito generador de espigas, los trenes de pulsos obtenidos anteriormente se transforman en trenes de espigas.

Generador de Espigas

En la figura 3.8 se muestra el diagrama de bloques general de los circuitos electrónicos utilizados para generar trenes de espigas a partir de la respuesta difusa de la Neurona Difusa. En este caso, las señales de entrada a la neurona difusa ($V_{in1}(t)$ y $V_{in2}(t)$) son dos: una señal senoidal y la otra es 0 volts. Como son señales analógicas y el microcircuito de la Neurona Difusa es digital, entonces primero se convierten las señales de entrada analógicas a señales digitales y luego entran a la neurona difusa donde se realiza, como se explicó anteriormente, una Integral Difusa definida por Gupta como una OR difusa generalizada u Operador Max generalizado (es decir de N entradas). Posteriormente la señal obtenida del Integrador entra a una Función de Activación tipo Escalón con una señal de umbral ($V_{umb}(t)$) de forma triangular y de por lo menos diez veces la frecuencia de las señales de entrada, esta señal de umbral también es analógica y por lo tanto también se realiza la conversión de analógica a digital.

Como se puede apreciar en la figura 3.8, después de que se obtiene la respuesta de la neurona difusa ($V_{out}(t)$), esta señal entra a una compuerta AND (no difusa) al igual que la señal de pulsos de reloj ($V_{clk}(t)$) que se utilizó como señal de reloj para los convertidores A/D. La señal que se obtiene a la salida de la compuerta AND es la señal de salida $V_{out}(t)$, que está constituida por pulsos cuadrados de una misma amplitud cuyo ancho de pulso y frecuencia son el resultado de la integral difusa de las señales de entrada. Ahora cada pulso obtenido como respuesta de la neurona difusa está constituido a su vez por un tren de pulsos de la misma frecuencia de la señal de reloj $V_{clk}(t)$; a esta señal obtenida se le llama $V_{tren}(t)$.

Una vez obtenida la señal $V_{tren}(t)$, ésta se aplica a un Circuito Generador de Espigas (CGS), como se muestra en la figura 3.8, de donde se obtienen finalmente trenes de espigas de la misma amplitud y duración correspondientes a cada pulso, del mismo ancho de los pulsos de la señal de reloj $V_{clk}(t)$, de la señal de salida de la Neurona Difusa.




Figura 3.8 Diagrama de Bloques General de los circuitos electrónicos utilizados para generar trenes de espigas a partir de la respuesta difusa de la Neurona Difusa

Modelo y Ecuación del Circuito Electrónico Generador de Espigas

Con base en el diagrama de bloques de la figura 3.8, para obtener espigas a partir de la respuesta difusa de la Neurona Difusa ($V_{out}(t)$) se requiere un circuito que realice la ecuación lógica AND y otro que genere las espigas.

Para obtener la señal $V_{tren}(t)$ se tiene:

$$V_{tren} = V_{out} \cdot V_{clk}$$

donde:

V_{out} es la respuesta difusa de la neurona difusa

V_{clk} es la señal de reloj para los convertidores A/D

De acuerdo con la ecuación el circuito electrónico correspondiente es una compuerta lógica AND.

V_{out}	V_{clk}	V_{tren}
0	0	0
0	1	0
1	0	0
1	1	1




Figura 3.9

Para la siguiente etapa que es el circuito generador de espigas (CGS) se propone primero utilizar un circuito que convierta la señal de entrada, en este caso $V_{tren}(t)$, en una señal cuadrada bipolar de $+V$ a $-V$ debido a que las espigas son una señal bipolar, es decir, con una parte positiva y otra negativa. Posteriormente, una vez obtenida una señal cuadrada bipolar, se propondrá un circuito electrónico que genere las espigas. Tomando en cuenta que las señales que se utilizan en la Neurona Difusa son unipolares de 0 a 5 V, se propone un circuito comparador que, a partir de una señal de entrada unipolar de 0 a 5 V y un voltaje de referencia, genere una señal de salida bipolar cuadrada de $+V$ a $-V$, como el que se muestra en la siguiente figura:




Figura 3.10

De la figura anterior, se tiene:

$$\begin{aligned}
 E_o &= ME_i \\
 E_i &= (V_+) - (V_-) \\
 E_i &= V_{tren} - V_{ref} \\
 E_o &= M(V_{tren} - V_{ref})
 \end{aligned}$$

Si $V_{trenbi} = E_o$ y $A_{OL} = M$, entonces:

$$V_{trenbi} = A_{OL}(V_{tren} - V_{ref})$$

donde:

$A_{OL} \rightarrow \infty$ y es la ganancia del amplificador operacional en lazo abierto

$V_{ref} = 1 \text{ V}$.

Por lo tanto,

$$V_{trenbi} = \begin{cases} +V_{sat} & \text{cuando } V_{tren} > V_{ref} \\ -V_{sat} & \text{cuando } V_{tren} < V_{ref} \end{cases}$$

donde:

$+V_{sat} = +V$ (voltaje de saturación positivo, esto es, el voltaje de polarización positivo del amplificador operacional)

$-V_{sat} = -V$ (voltaje de saturación negativo, esto es, el voltaje de polarización negativo del amplificador operacional)

A partir de la señal bipolar V_{trenbi} se van a obtener las espigas mediante la última etapa que aparece en la figura 3.11. A continuación se hace el análisis de este circuito generador de espigas.




Figura 3.11

De la figura 3.11, se tiene:

$$I_1 + I_2 = I_i$$

Considerando que la impedancia de entrada del amplificador operacional Z_i es muy grande y por lo tanto $I_i \sim 0$, y

$$E_i = V_- = V_+ = V_{trenbi}$$

$$V_{spike} = E_{out}$$

Para el análisis, se tiene:

$$I_1 + I_2 = 0$$

$$(V_1 - E_i)Y_1 + (E_{out} - E_i)Y_2 = 0$$

como $V_1 = 0$,

$$-E_i Y_1 + E_{out} Y_2 - E_i Y_2 = 0$$

$$-V_{trenbi} Y_1 + E_{out} Y_2 - V_{trenbi} Y_2 = 0$$

$$E_{out}Y_2 = V_{trenbi}(Y_1 + Y_2)$$

$$\frac{V_{spike}}{V_{trenbi}} = \frac{(Y_1 + Y_2)}{Y_2} = \frac{1}{Z_1} + \frac{1}{Z_2}$$

$$\left[\frac{V_{spike}}{V_{trenbi}} = \frac{Z_2}{Z_1} + 1 \right] \quad (1)$$

La ecuación (1) define la Ganancia de la señal de salida V_{spike} con respecto a la señal de entrada V_{trenbi} .

También se tiene que $E_o = E_{out} - V_D$, $V_D = E_{out} - E_o$

$$[V_{spike} = E_{out} = E_o - V_D] \quad (2)$$

De la ecuación 1 se tiene:

$$\left[\frac{E_o - V_D}{V_{trenbi}} = \left[\frac{Z_2}{Z_1} + 1 \right] \right] \quad (3)$$

De la figura 3.11 se obtiene que:

$$I_D = I_2 + I_3 + I_{c1}$$

$$I_{c1} = I_D - I_2 - I_3$$

$$[I_3 = I_D - I_2 - I_{c1}] \quad (4)$$

$$[E_{out} = Z_{c1}I_{c1} = Z_3I_3] \quad (5)$$

La corriente del diodo I_D está definida por la siguiente ecuación:

$$\left[I_D(t) = I_s \left(e^{\frac{KV_D(t)}{T_K}} - 1 \right) \right] \quad (6)$$

donde:

I_s = corriente de saturación inversa

$$K = \frac{11,600}{\eta}$$

con $\eta = 1$ para el Ge y $\eta = 2$ para el Si, en el caso de valores pequeños de I_D y $\eta = 1$ para el Ge y el Si para los valores característicos en la sección vertical de la gráfica V_D vs I_D .

$T_K = T_C + 273^\circ$ (T_K , temperatura en grados Kelvin y T_C , en grados Celsius)

Para obtener la I_2 se tiene que:

$$I_2 = (E_{out} - E_i)Y_2$$

$$I_2 = \frac{E_{out}}{R_2} - \frac{V_{trenbi}}{R_2}$$

sustituyendo la ecuación (1) en la ecuación anterior:

$$I_2 = \left[\frac{Z_2}{Z_1} + 1 \right] \frac{V_{trenbi}}{R_2} - \frac{V_{trenbi}}{R_2}$$

$$I_2 = \frac{V_{trenbi}}{R_2} \left[\frac{Z_2}{Z_1} + 1 - 1 \right]$$

$$I_2 = \frac{V_{trenbi}}{R_2} \left[\frac{R_2}{R_1} \right]$$

$$\left[I_2 = \frac{V_{trenbi}}{R_1} \right] \quad (7)$$

Para obtener la corriente I_{c1} se tiene de la ecuación (5):

$$I_{c1} = \frac{E_{out}}{Z_{c1}}$$

Sustituyendo la ecuación (1) en la ecuación anterior:

$$I_{c1} = \frac{V_{trenbi} \left(\frac{Z_2}{Z_1} + 1 \right)}{Z_{c1}} = \frac{V_{trenbi} \left(\frac{Z_2}{Z_1} + 1 \right)}{Z_{c1}}$$

$$I_{c1}(s) = \frac{V_{trenbi}(s) \left(\frac{Z_2}{Z_1} + 1 \right)}{\frac{1}{sC_1}}$$

$$I_{c1}(s) = sC_1 V_{trenbi}(s) \left(\frac{Z_2}{Z_1} + 1 \right)$$

$$I_{c1}(s) = sC_1 V_{trenbi}(s) \left(\frac{Z_2}{Z_1} \right) + sC_1 V_{trenbi}(s)$$

$$\left[I_{c1}(t) = \left(\frac{R_2}{R_1} + 1 \right) C_1 \frac{dV_{trenbi}(t)}{dt} \right] \quad (8)$$

Sustituyendo las ecuaciones (6), (7) y (8) en la ecuación (4) se tiene:

$$I_3(t) = I_s \left(e^{\frac{KV_b(t)}{T_K}} - 1 \right) - \frac{V_{trenbi}(t)}{R_1} - \left(\frac{R_2}{R_1} + 1 \right) C_1 \frac{dV_{trenbi}(t)}{dt} \quad (9)$$

Finalmente, sustituyendo la ecuación (9) en la ecuación (5) se obtiene:

$$\left[V_{spike}(t) = E_{out} = R_3 I_s \left(e^{\frac{KV_b(t)}{T_K}} - 1 \right) - \frac{R_3}{R_1} V_{trenbi}(t) - \left(\frac{R_2}{R_1} + 1 \right) R_3 C_1 \frac{dV_{trenbi}(t)}{dt} \right] \quad (10)$$

En la figura 3.12 se muestra el circuito generador de espigas (CGS) que se propuso en el análisis teórico.




Figura 3.12 Circuito Electrónico Generador de Espigas

Observaciones

Los modelos lógicos, matemáticos y electrónicos que se desarrollaron en este capítulo confirman la idea propuesta de convertir de analógicas a digitales A/D a las señales de entrada clásicas de la Neurona Difusa para realizar los procesos neuronales como son la Integral Difusa tipo Gupta de las señales de entrada y la Función de Activación con umbral tipo escalón, de manera digital.

Del mismo modo, el proceso del Retardo Axónico también se realiza mediante compuertas digitales, en tanto que el Periodo Refractario combina una parte digital y otra con electrónica analógica, al igual que el Circuito Generador de Espigas.

Una vez obtenidos los modelos lógicos, matemáticos y electrónicos de la Neurona Difusa, el Periodo Refractario, el Retardo Axónico y el Circuito Generador de Espigas, ahora se van a validar dichos modelos mediante su simulación, presentándose los resultados obtenidos en los capítulos siguientes.

Además se presenta en el siguiente capítulo la implantación y prueba del circuito electrónico de la Neurona Difusa en un microcircuito utilizando la tecnología Altera®, así como el circuito impreso correspondiente.

Capítulo 4

Implantación del circuito electrónico de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas.

4.1. Implantación del Circuito Electrónico de la Neurona Difusa en un microcircuito Altera®

El Diseño del Circuito Electrónico de la Neurona Difusa se grabó en un dispositivo lógico programable (PLD) de una de las familias de Altera®. El dispositivo es de la familia Max 7000S y es el EPM7128SLC84. La familia Max 7000S tiene las siguientes características principales [20]:

- Se fabrica utilizando tecnología CMOS.
- Se basa en la programación de EEPROM.
- Proporciona de 600 a 5000 compuertas.
- Es ISP (por sus siglas en inglés que se traduce como Programable En-Sistema).
- Tiempos de retardo de pin a pin del orden de 5 ns.
- Velocidades de los contadores del orden de 175.4 MHz.

El dispositivo EPM7128SLC84 tiene 84 pines de los cuales 68 máximo pueden ser utilizados por el usuario como pines de entrada-salida (I/O) y se alimenta y programa con una fuente de poder de 5 V_{DC}.

Para programar el circuito electrónico de la Neurona Difusa en el dispositivo PLD se utilizó el software de Altera®, una Tarjeta Educativa UP y un cable ByteBlasterMV que utiliza el puerto paralelo.

También se implantó el circuito electrónico del Retardo Axónico en el espacio disponible del dispositivo donde se implantó la Neurona Difusa y en otros cuatro dispositivos EPM7128SLC84 de Altera®.

4.2. Diagrama electrónico y circuito impreso para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

El diagrama esquemático del circuito electrónico del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas, se muestra en el Anexo A. En la versión impresa de este trabajo el diagrama se encuentra adjunto en la tercera de forros, es decir al reverso de la contraportada.

Este diagrama esquemático también incluye un regulador de voltaje de $5 V_{DC}$ de alimentación, tres convertidores A/D ADC0801 de 8 bits para las señales de entrada analógicas a la Neurona Difusa y conectores de entrada y salida.

Para realizar el circuito impreso se utilizó el software Protel, en donde se hizo una nueva librería para el microcircuito de la Neurona Difusa. Posteriormente, se realizó el diseño del circuito impreso para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas dibujando las pistas tomando en cuenta el ancho de las pistas para su fabricación y debido a la complejidad del circuito electrónico, el circuito impreso fue de doble cara.

Una vez obtenido el diseño del circuito impreso y los negativos correspondientes, este fue fabricado en el Laboratorio de Electrónica del CCADET. En la figura 4.1 se observa el circuito impreso de doble cara del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas con los componentes electrónicos correspondientes.




Figura 4.1 Circuito Impreso de doble cara para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

4.3. Construcción del circuito impreso para el Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

Se construyó el circuito impreso de doble cara, se implantaron los componentes electrónicos y el Microcircuito de la Neurona Difusa.

Se realizó el circuito impreso con resistencias en los pines de entrada-salida (I/O) del Microcircuito de la Neurona Difusa, ya que estos pines, para este dispositivo son tipo drenaje-abierto (en inglés open-drain).

A continuación se muestra una fotografía (fig. 4.2) del circuito impreso y los componentes electrónicos ya implantados.

El dispositivo Altera® en el que se implantó el circuito electrónico cumplió con los requerimientos en cuanto al número de compuertas y pines de entrada/salida, además de conservar la información del circuito electrónico programado sin la alimentación de la fuente de poder.

En la figura 4.3 se observa la vista posterior del circuito impreso del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas.




Figura 4.2 Circuito Impreso del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas




Figura 4.3 Vista posterior del Circuito Impreso del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

Capítulo 5

Simulaciones y Resultados obtenidos

En este capítulo se presentan los resultados de las simulaciones y pruebas realizadas a los modelos electrónicos y a los circuitos electrónicos de la Neurona Difusa con Generador de Espigas, Periodo Refractario y Retardo Axónico.

5.1. Respuesta del Modelo electrónico de la Neurona Difusa

Se realizó la simulación en Altera® del circuito electrónico de la Neurona Difusa para dos señales de entrada senoidales de 0 a 5 Vpp con una frecuencia de 1 KHz defasadas 180° entre sí, y una señal de umbral de 0 a 5 Vpp de forma triangular con una frecuencia de 10 KHz, es decir, de 10 veces la frecuencia de las señales de entrada para la Función de Activación, estas señales se muestran en la figura 5.1.




Figura 5.1 Señales de entrada analógicas a la Neurona Difusa $V_{in1}(t)$ y $V_{in2}(t)$, y señal de umbral analógica $V_{triang}(t)$

En la figura 5.2 se muestran los resultados obtenidos de la simulación del circuito electrónico de la Neurona Difusa para dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ (fig. 5.1), convertidas a señales digitales de ocho bits mediante un programa en lenguaje 'C'. También se puede observar a la señal $V_{max}(t)$ digital que es el resultado de la integral difusa tipo Gupta de las señales de entrada, y a la señal de salida $V_{out}(t)$ digital que corresponde a la respuesta difusa de la Neurona Difusa.

Para tener una mejor apreciación de los procesos y resultados difusos obtenidos en la simulación del circuito electrónico de la Neurona Difusa, en la figura 5.3 se muestran las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, las señales de salida $V_{max}(t)$ y $V_{out}(t)$ después de los convertidores A/D y posteriormente de los convertidores D/A. Los convertidores A/D y D/A se simularon mediante un programa en lenguaje 'C' y los resultados se graficaron en el software Matlab.

Como se puede observar en las figuras 5.2 y 5.3, la integral difusa tipo Gupta $V_{max}(t)$ de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, es el máximo de las dos señales de entrada para todo tiempo t . También se puede apreciar que la señal de salida $V_{out}(t)$ está constituida por pulsos cuadrados proporcionales en duración, ancho de pulso y frecuencia a la amplitud de la integral difusa tipo Gupta de las señales de entrada y es la respuesta difusa de la Neurona Difusa.

En el intervalo de 0.2 a 0.3 ms en la señal de salida $V_{out}(t)$ se observa (fig. 5.2 y 5.3) que el ancho de pulso, duración y frecuencia es mayor que en el intervalo de 0.45 a 0.55 ms, ya que en este intervalo los pulsos que constituyen la respuesta de la Neurona Difusa son de menor ancho de pulso, duración y frecuencia de manera proporcional a la amplitud de la integral difusa tipo Gupta de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ a la Neurona Difusa.

El tipo de respuesta difusa que se obtuvo a la salida de la Neurona Difusa se debe a que la Función de Activación es tipo Escalón y a que la señal de umbral utilizada es una señal triangular $V_{triang}(t)$.

Como se observa en la figura 5.3 la suma/integral $V_{max}(t)$ es difusa porque la suma no difusa de dos senoidales defasadas 180° de la misma amplitud (0 a 5 Vpp) y frecuencia, es 5 V para todo tiempo t y en cambio la suma/integral difusa de estas señales es el valor máximo de las dos señales de entrada para todo tiempo t como se puede observar en las figuras 5.2 y 5.3. Posteriormente, se obtiene la respuesta de la Neurona Difusa $V_{out}(t)$ constituida por pulsos de una misma amplitud y proporcionales en ancho de pulso y duración a la amplitud de la integral difusa $V_{max}(t)$ de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$.




Figura 5.2 Resultados obtenidos de la simulación de la Neurona Difusa en ALTERA®




Figura 5.3 Señales de entrada ($V_{in1}(t)$ y $V_{in2}(t)$), señal de umbral ($V_{triang}(t)$) y de salida de la Neurona Difusa ($V_{max}(t)$ y $V_{out}(t)$) después de los convertidores A/D y D/A, la simulación en Altera® y en Matlab del circuito electrónico de la Neurona Difusa.

5.2. Respuesta del circuito electrónico de la Neurona Difusa

Se presentan los resultados obtenidos de las pruebas realizadas al Microcircuito de la Neurona Difusa ya implantado en el circuito impreso, para dos señales de entrada, con una señal de umbral $V_{\text{triang}}(t)$ de forma triangular, de una frecuencia de 10 KHz y una amplitud de 0 a 5 Vpp. La señal de reloj $V_{\text{clk}}(t)$ es cuadrada de 500 KHz de frecuencia y de 0 a 5 Vpp de amplitud. La respuesta difusa $V_{\text{out}}(t)$ de la Neurona Difusa es obtenida para las dos pruebas realizadas.

Los resultados para la primera prueba se observa en las figuras de la 5.4 a la 5.6 y corresponden a la respuesta obtenida para dos señales de entrada, una es senoidal de 1 KHz de frecuencia y de 0 a 5 Vpp de amplitud, y otra es 0 Volts (tierra). En la figura 5.4 se muestran en las dos primeras gráficas canal 1 y 2 del oscilograma que están sobre el mismo eje de las ordenadas, las dos señales de entrada ($V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$) una senoidal y otra es 0 V (tierra).

La señal que aparece en el canal 4 del oscilograma de la figura 5.4 es la señal de umbral $V_{\text{triang}}(t)$ de 10 KHz de frecuencia y de 0 a 5 Vpp de amplitud, y en el canal 3 del oscilograma de la fig. 5.4 se observa la Integral Difusa tipo Gupta $V_{\text{max}}(t)$ de las dos señales de entrada $V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$, después de un convertidor D/A y como se puede observar esta señal $V_{\text{max}}(t)$ es el máximo de las dos señales de entrada $V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$ para todo tiempo t .

En el canal 4 del oscilograma de la figura 5.5 se muestra la señal de salida $V_{\text{out}}(t)$ de la Neurona Difusa y como se puede apreciar está formada por pulsos cuadrados proporcionales en ancho de pulso, duración y frecuencia a la amplitud del máximo de las señales de entrada $V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$ para todo tiempo t .

La figura 5.5 también muestra las señales de entrada $V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$ (canal 1 y 2 del oscilograma), la señal $V_{\text{max}}(t)$ (canal 3) y la respuesta de la Neurona Difusa $V_{\text{out}}(t)$ (canal 4), con una escala de tiempo diferente para ampliar la imagen de las señales obtenidas.




Fig. 5.4 Señales de entrada a la Neurona Difusa $V_{in1}(t)$ (senoidal de 1 KHz, 0 a 5 Vpp) y $V_{in2}(t)$ (Tierra, 0 Volts). Señal de salida de la Integral Difusa tipo Gupta $V_{max}(t)$ y Señal de umbral a la Neurona Difusa $V_u(t)$ triangular de 10 KHz, 0 a 5 Vpp




Fig. 5.5 Señales de entrada a la Neurona Difusa $V_{in1}(t)$ (senoidal de 1 KHz, 0 a 5 Vpp) y $V_{in2}(t)$ (Tierra, 0 Volts). Señal $V_{max}(t)$ y Respuesta Difusa $V_{out}(t)$ obtenida de la Neurona Difusa para las dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$




Figura 5.6 Señales de entrada a la Neurona Difusa $V_{in1}(t)$ y $V_{in2}(t)$, Señal de Salida de la Integral Difusa tipo Gupta $V_{max}(t)$ y Señal de salida de la Neurona Difusa $V_{out}(t)$

Para la segunda prueba presentada en este trabajo, se pueden observar las figuras 5.7 y 5.8. En la figura 5.7 se muestran en los canales 1 y 2 del oscilograma las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ que son señales senoidales de 1 KHz de frecuencia y de 0 a 5 Vpp defasadas 180° entre sí. La señal de umbral triangular de 10 KHz y de 0 a 5 Vpp se observa en el canal 4 del oscilograma de la figura 5.7.

En el canal 3 del oscilograma de las figuras 5.7 y 5.8 se muestra la señal de salida $V_{out}(t)$ de la Neurona Difusa y está constituida por pulsos cuadrados proporcionales en duración, ancho de pulso y frecuencia a la amplitud de la integral difusa de las dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$.




Figura 5.7 Señales de entrada a la Neurona Difusa $V_{in1}(t)$ y $V_{in2}(t)$, Respuesta Difusa de la Neurona Difusa $V_{out}(t)$ y Señal de umbral a la Neurona Difusa $V_{triang}(t)$.




Figura 5.8 Señal de Salida $V_{out}(t)$ de la Neurona Difusa

5.3. Respuesta del Modelo electrónico del Periodo Refractario y el Retardo Axónico

A continuación se muestran los resultados obtenidos con la simulación del circuito electrónico de la Neurona Difusa en conjunto con los circuitos electrónicos del Periodo Refractario y el Retardo Axónico.

En la figura 5.9 se presentan las señales de entrada analógicas $V_{in1}(t)$ y $V_{in2}(t)$, y la señal de umbral $V_{triang}(t)$. Posteriormente estas señales de entrada a la Neurona Difusa se convirtieron de analógicas a digitales mediante un programa en lenguaje 'C' para que pudieran ser las señales de entrada digitales de 8 bits que requiere el Microcircuito de la Neurona Difusa, posteriormente se convirtieron de digital a analógicas como se muestra en la figura 5.10, la frecuencia de muestreo o de reloj $V_{clk}(t)$ en este caso es de 500 KHz. La figura 5.10 también muestra la integral difusa tipo Gupta $V_{max}(t)$ de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, la cual es el máximo de las dos señales de entrada para todo tiempo t .

En la figura 5.11 se observa la señal de salida $V_{out}(t)$ que es la respuesta difusa de la Neurona Difusa. También se muestra la señal de salida $V_{out}(t)$ pero ahora con un Periodo Refractario de 0.2 ms, así como la señal V_{ine} que deshabilita y hace que la Neurona Difusa no responda a ninguna señal de entrada y a la salida $V_{out}(t)$ sea igual a 0, es decir, mientras que $V_{ine} = 0$ durante un tiempo t (correspondiente al periodo refractario), la Neurona Difusa no responde a ninguna excitación y por lo tanto su señal de salida es 0, como se muestra en la figura 5.11. El Periodo Refractario se puede definir de 0 a 1 ms mediante el arreglo del capacitor y la resistencia de la figura 3.3.

Se puede apreciar también en la figura 5.11, la señal de salida $V_{out}(t)$ con un Periodo Refractario de 0.2 ms y además con un Retardo Axónico. En la figura 5.11 se muestran las señales de salida V_{out1} , V_{out2} , V_{out3} , ..., V_{out10} , dichas señales son la respuesta difusa (V_{out}) de la Neurona Difusa pero con un Periodo Refractario de 0.2 ms y con diferentes valores de Retardo Axónico que van de 0.1 a 1 ms respectivamente. Cabe destacar que con el circuito electrónico del Retardo Axónico para la Neurona Difusa desarrollado en este trabajo se pueden obtener simultáneamente las señales de salida V_{out1} , V_{out2} , V_{out3} , ..., V_{out10} .

Los resultados obtenidos de la simulación de la Neurona Difusa con Periodo Refractario y Retardo Axónico en las figuras 5.10 y 5.11 muestran la respuesta difusa (V_{out}) constituida por pulsos proporcionales en ancho de pulso, duración y frecuencia a la amplitud de la integral difusa tipo Gupta $V_{max}(t)$ de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$. La figura 5.11 muestra el efecto producido en la respuesta de la Neurona Difusa al tener un Periodo Refractario, en este caso, de 0.2 ms y la respuesta para diferentes Retardos Axónicos que van de 0.1 a 1 ms, estos resultados coinciden con los esperados definidos por las ecuaciones de los modelos matemáticos de los circuitos electrónicos que se dieron en este trabajo.




Fig. 5.9 Señales de entrada analógicas a la Neurona Difusa.- $V_{in1}(t)$ y $V_{in2}(t)$ son señales senoidales defasadas 180° con una frecuencia de 1 KHz y $V_{triang}(t)$ es una señal triangular de 10 KHz, simulación realizada en Matlab.




Figura 5.10 Señales de entrada a la Neurona Difusa $V_{in1}(t)$ y $V_{in2}(t)$, señal de umbral $V_{triangular}(t)$, y la señal de salida $V_{max}(t)$ que es la integral difusa de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, después del convertidor digital/analógico, simulación realizada en Matlab.




Figura 5.11 Señal de salida de la Neurona Difusa $V_{out}(t)$.- Se presenta la señal de salida V_{out} sin Periodo Refractario ni retardo axónico y posteriormente se muestra esta señal V_{out} con un periodo Refractario de 0.2 ms y diferentes retardos axónicos de 0.1 a 1 ms con un incremento de 100 μ s, simulación realizada en Altera®.

5.4. Respuesta del Modelo electrónico del Generador de Espigas

Con base en los pulsos de la Señal de Salida de la Neurona Difusa $V_{out}(t)$ se generan las espigas de salida $V_{spike}(t)$ de la Neurona Difusa. A continuación se presentan los resultados obtenidos de las pruebas realizadas al Modelo electrónico del Circuito Generador de Espigas.

En la prueba realizada al Circuito electrónico Generador de Espigas (CGS) se aplicó al circuito una señal de entrada $V_{tren}(t)$ senoidal de 500 KHz de frecuencia y una amplitud de 0 a 5 V pico a pico, y como señal de referencia V_{ref} un voltaje de 2.5 V_{DC}. Estas señales de entrada se muestran en la figura 5.12. A partir de estas señales de entrada y de referencia se obtendrán espigas con el CGS.




Figura 5.12 Señales de entrada al Circuito Electrónico Generador de Espigas de la Neurona Difusa.

En la figura 5.13 se observa la respuesta de la primera etapa del circuito generador de espigas que consta de un comparador de voltaje y como señal de salida se obtiene la señal bipolar $V_{trenbi}(t)$, con la que se generaran las espigas. Como se puede observar en la figura 5.13 la señal $V_{trenbi}(t)$ tiene valores de voltaje positivos y negativos por lo que decimos que es una señal bipolar.



Figura 5.13 Señal bipolar $V_{trenbi}(t)$.

La figura 5.14 muestra la señal de salida $V_{spike}(t)$ del circuito generador de espigas que como se puede apreciar está formada por espigas. De acuerdo con lo esperado en el modelo teórico definido por la ecuación (10) del capítulo tres, la señal de salida $V_{spike}(t)$ (fig. 5.14), está constituida por las formas de onda de una exponencial y de la derivada de la señal bipolar $V_{trenbi}(t)$ de la figura 5.13.




Figura 5.14 Señal de salida $V_{spike}(t)$ del CGS de la Neurona Difusa.

Por lo tanto, debido a que si se obtuvieron espigas como respuesta del CGS para una señal de entrada senoidal, este circuito es válido para cualquier otra señal de entrada.

5.5. Respuesta del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas

En esta sección se presentan los resultados obtenidos de las pruebas realizadas a la Tarjeta de circuito impreso que contiene al Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas.

La primer prueba realizada fue para dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, el canal 1 del oscilograma de la figura 5.15 muestra a $V_{in1}(t)$ que es una señal senoidal de 1 KHz de frecuencia y de 0 a 5 Vpp, y a la señal $V_{in2}(t)$ que es tierra ó 0 Volts se muestra en el canal 2 del oscilograma de la fig. 5.15. En el canal 1 del oscilograma de la figura 5.16 se observa la señal de entrada umbral $V_{umb}(t)$ de forma triangular de 10 KHz de frecuencia y de 0 a 5 Vpp.

En la figura 5.17 se observan en los canales 1 y 2 del oscilograma las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, en el canal 4 la señal de umbral $V_{umb}(t)$ y en el canal 3 se muestra la señal de salida $V_{max}(t)$ del Integrador Difuso tipo Gupta después de un convertidor D/A, donde se puede observar que $V_{max}(t)$ es el máximo de las dos señales de entrada para todo tiempo t .




Figura 5.15 (1) Señal de entrada a la Neurona Difusa $V_{in1}(t)$. (2) Señal de entrada a la Neurona Difusa $V_{in2}(t)$.




Figura 5.16 (1) Señal de entrada umbral a la Neurona Difusa $V_{umb}(t)$




Figura 5.17 (1) y (2) Señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$ del Integrador Difuso tipo Gupta y (4) Señal de umbral $V_{umb}(t)$

La figura 5.18 muestra el oscilograma de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ (canal 1 y 2), la señal de salida V_{max} del Integrador Difuso tipo Gupta (canal 3) y la señal de

salida $V_{out}(t)$ de la Neurona Difusa (canal 4) donde se observa que $V_{out}(t)$ está formada por pulsos cuadrados proporcionales en duración, ancho de pulso y frecuencia a la amplitud de la integral difusa de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$. En la figura 5.19 se muestra en el canal 1 del oscilograma la señal $V_{tren}(t)$ resultado de la operación lógica AND de la señal de salida $V_{out}(t)$ con la señal de reloj $V_{clk}(t)$ por lo tanto, la señal $V_{tren}(t)$ está formada por los pulsos de la señal de salida V_{out} de la Neurona Difusa pero ahora constituidos por trenes de pulsos de la señal de reloj $V_{clk}(t)$.

En el canal 1 del oscilograma de la figura 5.20 se muestra la señal de salida $V_{trenbi}(t)$ de la primera etapa del Circuito Generador de Espigas la cual es un comparador que convierte la señal de salida unipolar $V_{tren}(t)$ en una señal de salida bipolar $V_{trenbi}(t)$ como se puede observar en la figura 5.20. A partir de la señal $V_{trenbi}(t)$ se obtienen los trenes de espigas $V_{spike}(t)$ que tienen la misma duración y frecuencia de los pulsos que constituyen a la señal de salida $V_{out}(t)$ de la Neurona Difusa como se puede observar en el canal 4 (V_{out}) y canal 1 (V_{spike}) del oscilograma de la figura 5.21. La señal de salida $V_{spike}(t)$ se muestra en el canal 1 de los oscilogramas de las figuras 5.22 y 5.23 para diferentes escalas de tiempo y se puede observar que los trenes de espigas están constituidos por espigas de la misma forma y duración.

Ahora el efecto del Periodo Refractario en la señal de salida $V_{out}(t)$ de la Neurona Difusa se observa en la señal del canal 4 de la figura 5.24 donde después de cada pulso de salida se tiene un intervalo, en este caso de 0.5 ms, en el que la Neurona Difusa no responde a ningún estímulo o señal de entrada hasta que pasa este Periodo Refractario y entonces responde nuevamente ante las señales de entrada ($V_{in1}(t)$ y $V_{in2}(t)$) que llegan a la Neurona Difusa, como se puede comparar con la señal de salida V_{out} obtenida sin el Periodo Refractario canal 1 del oscilograma de la figura 5.21. También en la señal de salida $V_{spike}(t)$ del canal 1 del oscilograma de la figura 5.24 se puede observar el efecto del Periodo Refractario en los trenes de espigas en comparación con la señal de salida $V_{spike}(t)$ mostrada en el canal 1 del oscilograma de la figura 5.21.

En la figura 5.25 se muestra el efecto del Retardo Axónico sobre la señal de salida $V_{out}(t)$. Como se puede observar en la fig. 5.25 el retardo se realiza directamente sobre la señal de salida $V_{out}(t)$ de manera digital previa al Circuito Generador de Espigas con el propósito de conservar la forma y duración de las espigas de la señal de salida $V_{spike}(t)$. Los canales 1, 2 y 3 del oscilograma de la fig. 5.25 muestran a la señal de salida $V_{out}(t)$, a la señal de salida $V_{out1}(t)$ que es la señal de salida $V_{out}(t)$ con un retardo axónico de 0.1 ms y a la señal de salida $V_{out2}(t)$ que es la señal de salida $V_{out}(t)$ con un retardo axónico de 0.2 ms, respectivamente. Como se observa en la fig. 5.25 las señales de salida $V_{out}(t)$, $V_{out1}(t)$ y $V_{out2}(t)$ se obtienen simultáneamente al igual que las señales de salida $V_{out3} \dots V_{out10}$ con un retardo de 0.1 ms una respecto a la otra, aunque solamente una señal de salida $V_{out}(t)$ sin o con algún retardo axónico entra al Circuito Generador de Espigas y por lo tanto a la salida de este circuito se obtiene una señal de salida $V_{spike}(t)$ formada por pulsos que a su vez están constituidos por trenes de espigas de igual forma y duración cada una.




Figura 5.18 (1) y (2) Señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$ del Integrador Difuso tipo Gupta y (4) Señal de salida $V_{out}(t)$




Figura 5.19 (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$, (4) Señal de salida $V_{out}(t)$ y (1) Señal de salida $V_{tren}(t)$




Figura 5.20 (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$, (4) Señal de salida $V_{out}(t)$ y (1) Señal de salida $V_{trenbi}(t)$




Figura 5.21 (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$, (4) Señal de salida $V_{out}(t)$ y (1) Señal de salida $V_{spike}(t)$




Figura 5.22 (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$, (4) Señal de salida $V_{out}(t)$ y (1) Señal de salida $V_{spike}(t)$




Figura 5.23 (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{max}(t)$, (4) Señal de salida $V_{out}(t)$ y (1) Señal de salida $V_{spike}(t)$




Figura 5.24 (2) Señal de entrada $V_{in2}(t)$, (4) Señal de salida $V_{out}(t)$ con Periodo Refractario y (1) Señal de salida $V_{spike}(t)$ con Periodo Refractario.




Figura 5.25 (1) Señal de salida $V_{out}(t)$, (2) Señal de salida $V_{out1}(t)$ con Retardo Axónico de 0.1 ms y (3) Señal de salida $V_{out2}(t)$ con Retardo Axónico de 0.2 ms.

Para la segunda prueba realizada al Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas, se utilizaron dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ senoidales de 1 KHz de frecuencia con una amplitud de 0 a 5 Vpp y defasadas 180° entre si, como se puede observar en la figura 5.26.

El oscilograma de la figura 5.27 muestra la señal de entrada umbral $V_{umb}(t)$ de forma triangular de 10 KHz de frecuencia y de 0 a 5 Vpp de amplitud. Los pulsos de la señal de reloj $V_{clk}(t)$ de 500 KHz de frecuencia y de 0 a 5 Vpp de amplitud se muestra en el canal 1 del oscilograma de la figura 5.28.

En la figura 5.29 se observa en los canales 1 y 2 del oscilograma las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ en la misma posición del eje de las ordenadas, en el canal 4 la señal de entrada umbral $V_{umb}(t)$ y en el canal 3 la señal de salida de la Neurona Difusa $V_{out}(t)$ constituida por pulsos de amplitud constante y proporcionales en duración, ancho de pulso y frecuencia a la amplitud de la integral difusa de las señales de entrada es decir, al valor máximo en amplitud de las dos señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$. La señal de salida $V_{out}(t)$ se aprecia también en el canal 3 del oscilograma de la figura 5.30. La figura 5.31 muestra las mismas señales de la figura 5.29 solo que con una escala diferente de tiempo en donde se observan más claramente las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ (canal 1 y 2), la señal de entrada umbral $V_{umb}(t)$ y la señal de salida $V_{out}(t)$.




Figura 5.26 (1) Señal de entrada $V_{in1}(t)$. (2) Señal de entrada $V_{in2}(t)$.




Figura 5.27 (1) Señal de entrada umbral $V_{umb}(t)$




Figura 5.28 (1) Señal de reloj $V_{clk}(t)$




Figura 5.29 (1) Señal de entrada $V_{in1}(t)$, (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{out}(t)$ y (4) Señal de entrada umbral $V_{umb}(t)$.




Figura 5.30 (3) Señal de salida $V_{out}(t)$




Figura 5.31 (1) Señal de entrada $V_{in1}(t)$, (2) Señal de entrada $V_{in2}(t)$, (3) Señal de salida $V_{out}(t)$ y (4) Señal de entrada umbral $V_{umb}(t)$.

El periodo refractario como se mencionó anteriormente, es un tiempo después de la generación de un pulso de la señal de salida $V_{out}(t)$ en el que la Neurona Difusa no responde a ninguna excitación de las señales de entrada. El efecto del periodo refractario en la respuesta de la Neurona Difusa, se puede observar comparando las señales de salida $V_{out}(t)$ de los oscilogramas de las figuras 5.32 y 5.33. La figura 5.32 muestra a la señal de salida $V_{out}(t)$ sin periodo refractario y la figura 5.33 muestra a la señal de salida $V_{out}(t)$ pero ahora con el efecto del periodo refractario que aproximadamente es de 0.4 ms.

El efecto del retardo axónico sobre la señal de salida $V_{out}(t)$ de la Neurona Difusa se puede observar en los canales 1, 2, 3 y 4 del oscilograma de la figura 5.34, donde se muestran paralelamente las señales de salida V_{out} , V_{out1} , V_{out2} y V_{out3} respectivamente y se observa que la señal de salida con retardo axónico V_{out1} tiene un retardo de 0.1 ms con respecto a V_{out} y que V_{out2} tiene un retardo de 0.1 ms con respecto a V_{out1} y un retardo de 0.2 ms con respecto a V_{out} y así sucesivamente. Aunque se tienen diez señales de salida V_{out1} , V_{out2} ... V_{out10} en paralelo con opciones de retardo de 0.1 a 1 ms, solamente una de estas señales de salida V_{outx} podrá ser la señal de entrada al Circuito Generador de Espigas y así obtener la señal de salida $V_{spike}(t)$ constituida por pulsos que a su vez están constituidos por trenes de espigas o potenciales de acción de la misma forma y duración cada una.




Figura 5.32 (3) Señal de salida $V_{out}(t)$ sin Periodo Refractario




Figura 5.33 (3) Señal de salida $V_{out}(t)$ con Periodo Refractario.




Figura 5.34 (1) Señal de salida $V_{out}(t)$ sin Retardo Axónico, (2) Señal de salida $V_{out1}(t)$ con Retardo Axónico de 0.1 ms, (3) Señal de salida $V_{out2}(t)$ con Retardo Axónico de 0.2 ms y (4) Señal de salida $V_{out3}(t)$ con Retardo Axónico de 0.3 ms.

A partir de la señal de salida $V_{out}(t)$ como se muestra en el canal 3 del oscilograma de la figura 5.35, se obtuvo la señal $V_{tren}(t)$ constituida por trenes de pulsos de reloj como puede observarse en el canal 3 del oscilograma de la figura 5.36. La figura 5.37 muestra en el canal 3 del oscilograma la señal $V_{trenbi}(t)$ formada por trenes de pulsos de reloj bipolares, con base en esta señal se genera la señal de salida $V_{spike}(t)$ la cual se puede observar en el canal 3 de los oscilogramas de las figuras 5.38, 5.39 y 5.40 para diferentes escalas de tiempo y está constituida por trenes de espigas. El ancho, la duración y frecuencia de estos trenes de espigas o potenciales de acción de la misma forma y duración cada una constituyen la respuesta de la Neuron Difusa.

En las figuras 5.41 y 5.42 se muestran los oscilogramas de la señal de reloj $V_{clk}(t)$ en el canal 1 y en el canal 3 se observa el inicio y fin de dos trenes de espigas de la señal de salida $V_{spike}(t)$ para dos escalas de tiempo diferentes.




Figura 5.35 (1) Señal de entrada $V_{in1}(t)$, (2) Señal de entrada $V_{in2}(t)$ y (3) Señal de salida $V_{out}(t)$




Figura 5.36 (1) Señal de entrada $V_{in1}(t)$, (2) Señal de entrada $V_{in2}(t)$ y (3) Señal unipolar $V_{tren}(t)$




Figura 5.37 (1) Señal de entrada $V_{in1}(t)$, (2) Señal de entrada $V_{in2}(t)$ y (3) Señal bipolar $V_{trenbi}(t)$




Figura 5.38 (1) Señal de entrada $V_{in1}(t)$, (2) Señal de entrada $V_{in2}(t)$, (4) Señal de reloj $V_{clk}(t)$ y (3) Señal de salida $V_{spike}(t)$.




Figura 5.39 (3) Señal de salida $V_{spike}(t)$.




Figura 5.40 (3) Señal de salida $V_{spike}(t)$.




Figura 5.41 (1) Señal de reloj $V_{clk}(t)$ y (3) Señal de salida $V_{spike}(t)$.




Figura 5.42 (1) Señal de reloj $V_{clk}(t)$ y (3) Señal de salida $V_{spike}(t)$.

En las figuras 5.43 y 5.44 se muestran las espigas que forman los trenes de espigas de la señal de salida $V_{spike}(t)$. Como se puede apreciar la forma y duración de cada espiga es la misma y por lo tanto es el número de espigas en cada tren de espigas y la frecuencia de los trenes de espigas los que proporcionan la información de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ después de un proceso difuso como es la Integral Difusa tipo Gupta y la Función de Activación tipo escalón con umbral, además del Periodo Refractario y el Retardo Axónico de la Neurona Difusa.

También se puede observar en la señal $V_{spike}(t)$ de la figura 5.44 que la duración de la espiga es de $1 \mu s$ es decir de medio ciclo de un periodo de la señal de reloj $V_{clk}(t)$ y la distancia mínima entre dos espigas que define el *periodo refractario absoluto* de la Neurona Difusa es también de medio ciclo de reloj o sea de $1 \mu s$, considerando que la frecuencia de la señal de reloj $V_{clk}(t)$ es de 500 KHz.



Figura 5.43 (3) Señal de salida $V_{spike}(t)$.




Figura 5.44 (3) Señal de salida $V_{\text{spike}}(t)$.

La respuesta de la neurona difusa con un retardo axónico ($t_0 - t_{AD1}$) se muestra en la figura 5.45, donde se observa que la forma de las espigas se conserva aún después del retardo axónico aplicado. Por lo tanto esto demuestra la hipótesis inicial de realizar el retardo axónico digitalmente y antes de la generación de espigas para que la información de los trenes de espigas como es su forma, duración y frecuencia también se conserve de acuerdo con el objetivo propuesto al inicio de este trabajo.




Figura 5.45 (1) Tren de espigas de la respuesta de la Neurona Difusa $V_{\text{spike}}(t)$. (2) Tren de espigas de la respuesta de la Neurona Difusa $V_{\text{spike}}(t)$ con retardo axónico.

También en términos de la forma y distribución de las espigas (periodo refractario absoluto) de la respuesta difusa del modelo de neurona difusa propuesto, (fig. 5.45) corresponde a la respuesta de una interneurona cortical de espiguelo rápido de acuerdo con los registros que aparecen en [21].

5.6. Comparación de los resultados del circuito electrónico del modelo de neurona difusa con los resultados de la simulación del modelo matemático de la neurona difusa en Matlab®.

Con el propósito de comparar los resultados obtenidos del circuito electrónico de la neurona difusa, se realizó una simulación del modelo matemático de la neurona difusa en Matlab®. En la figura 5.46 se muestran las señales de entrada $V_{\text{in1}}(t)$ y $V_{\text{in2}}(t)$, la integral difusa $V_{\text{max}}(t)$, la señal de umbral para la función de activación $V_{\text{threshold}}(t)$, y la señal de salida de la función de activación $V_{\text{out}}(t)$. La figura 5.47 muestra la señal de salida $V_{\text{out}}(t)$ con un periodo refractario $T_R = 0.1$ ms donde la neurona difusa no responde para ninguna señal de excitación después de que se genera un pulso en $V_{\text{out}}(t)$.




Figura 5.46 $V_{in1}(t)$ señal de entrada analógica a la neurona difusa, $V_{in2}(t)$ señal de entrada analógica a la neurona difusa, $V_{max}(t)$ integral difusa de las señales de entrada de la neurona difusa, $V_{threshold}(t)$ señal de entrada umbral analógica de la neurona difusa y $V_{out}(t)$ señal de salida digital de la función de activación.




Figura 5.47 $V_{out}(t)$ señal de salida digital de la función de activación y $V_{out}(t)$ señal de salida digital de la función de activación con periodo refractario de 0.1 ms.

La señal de salida digital $V_{out}(t)$ con cuatro retardos axónicos diferentes $V_{out1}(t)$ con 0.1 ms, $V_{out2}(t)$ con 0.2 ms y $V_{out3}(t)$ con 0.3 ms se muestra en la figura 5.48.




Figura 5.48 $V_{out}(t)$ señal de salida de la función de activación sin retardo axónico, $V_{out1}(t)$ señal de salida de la función de activación con retardo axónico de 0.1 ms, $V_{out2}(t)$ señal de salida de la función de activación con retardo axónico de 0.2 ms y $V_{out3}(t)$ señal de salida de la función de activación con retardo axónico de 0.3 ms.

En la figura 5.49 se muestran las espigas de los trenes de espigas de la respuesta de la neurona difusa, el periodo de cada espiga es de $2 \mu\text{s}$, y el periodo refractario absoluto es de $1 \mu\text{s}$. La respuesta de la neurona difusa $V_{spike}(t)$ y la respuesta de la neurona difusa con retardo axónico de 0.1 ms $V_{spike}(t - t_{AD1})$ se muestran en la figura 5.50. Comparando con las figuras 5.44 y 5.45, la forma de la espiga se conserva aún después del proceso del retardo axónico en ambas figuras y una diferencia con las figuras 5.49 y 5.50 es el transitorio que se presenta al inicio de cada tren de espigas. En la figura 5.45 el transitorio observado es similar a la respuesta de las neuronas de espiguelo biológicas [21] y [23]. La misma respuesta podría obtenerse con un microcontrolador, sin embargo, el modelo matemático sería más complejo y una gran cantidad de memoria sería requerida en comparación con el circuito digital utilizado para el modelo de la neurona difusa.




Figura 5.49 $V_{\text{spike}}(t)$ Espigas de la Respuesta de la Neurona Difusa.




Figura 5.50 $V_{\text{spike}}(t)$ Trenes de espigas de la respuesta de la neurona difusa y $V_{\text{spike}}(t - t_{AD1})$ Trenes de espigas de la respuesta de la neurona difusa con retardo axónico de 0.1 ms.

Conclusiones

De acuerdo con los resultados obtenidos de las simulaciones y pruebas realizadas a la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas, como respuesta a las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ se obtuvieron *trenes de espigas* como señal de salida $V_{spike}(t)$ a partir de los pulsos que conforman la señal de salida $V_{out}(t)$ de la Neurona Difusa.

Estos trenes de espigas son generados cada vez que se obtiene un pulso de salida de la señal $V_{out}(t)$ de la Neurona Difusa, todas las espigas son de la misma forma y duración, sin embargo el número de espigas y la frecuencia de los trenes de espigas nos brinda información, debido a que ésta frecuencia es proporcional a la de los pulsos generados en la Función de Activación respuesta $V_{out}(t)$ de la Neurona Difusa, que a su vez son proporcionales en duración, ancho de pulso y frecuencia a la amplitud de la Integral Difusa tipo Gupta $V_{max}(t)$ de las señales de entrada $V_{in1}(t)$ y $V_{in2}(t)$ a la Neurona Difusa.

A las neuronas que responden con trenes de espigas de la misma forma y duración donde los intervalos entre espigas o periodo refractario absoluto es constante, se les llaman Neuronas de Espigueo Rápido, por lo tanto la Neurona Difusa que se presenta en este trabajo con base en los resultados obtenidos a lo largo de este capítulo, pertenece a esta clase de neuronas.

Capítulo 6

Conclusiones y trabajo futuro

La Neurona Difusa desarrollada en este trabajo es un procesador matemático difuso que realiza procesos neuronales difusos, basados en la Teoría de Gupta como son una operación sináptica y una operación somática. La operación somática consta de dos operaciones, una de agregación y otra de un mapeo no lineal con umbral, en este caso tipo escalón. Dichas operaciones fueron desarrolladas para obtener el microcircuito de la Neurona Difusa.

Para cumplir con este propósito se dio un marco teórico en que se realizó una revisión bibliográfica acerca del tema de estudio y se presentan las contribuciones hechas para respaldarlo. También se revisaron los conceptos básicos utilizados para cumplir con el objetivo de la tesis.

Posteriormente se desarrollaron los modelos matemáticos y electrónicos de la Neurona Difusa así como de los procesos Generación de Espigas, Periodo Refractario, Retardo Axónico y dando como resultado circuitos electrónicos que combinan tanto la electrónica digital como la electrónica analógica de manera tal, que la implantación de los circuitos electrónicos y el procesamiento de las señales neuronales de como resultado la respuesta de una neurona de espigueso rápido.

Una vez obtenido el circuito electrónico del modelo de la Neurona Difusa, se implantó este modelo en un Microcircuito Altera®. También se diseñó y construyó el circuito impreso correspondiente para el Microcircuito de la Neurona Difusa y se realizaron y registraron las pruebas correspondientes en el capítulo cinco.

Para validar el Microcircuito de la Neurona Difusa así como los modelos teóricos y electrónicos del Generador de Espigas, el Periodo Refractario y el Retardo Axónico se analizaron los resultados obtenidos de diversas simulaciones de los circuitos electrónicos.

El Microcircuito de la Neurona Difusa se validó y probó su funcionamiento tanto en simulador como en el osciloscopio obteniéndose resultados difusos, es decir, señales que fueron generadas por procesos neuronales difusos como se analizó en el capítulo cinco, y que no se podrían obtener con procesos neuronales no difusos.

Las señales de salida neuronales obtenidas de la simulación de los diversos circuitos electrónicos desarrollados en este trabajo (capítulo cinco), validan los modelos matemáticos obtenidos en el capítulo tres para señales clásicas de entrada. Después de las operaciones o mapeos difusos somáticos neuronales, se obtuvieron señales de salida difusas con las que se realizaron procesos neuronales como la Generación de Espigas, el Periodo Refractario y el Retardo Axónico.

Los trenes de espigas obtenidos a partir de la respuesta somática difusa de la Neurona Difusa aportan información en cuanto a duración (ancho de pulso) y frecuencia de las señales de entrada, debido a que la señal somática de salida de la Neurona Difusa es el resultado difuso de la Función de Activación tipo Escalón con umbral de la Integral Difusa tipo Gupta de la operación sináptica de las señales de entrada.

Se validaron los modelos matemáticos y electrónicos de la neurona difusa con base en los resultados obtenidos:

- La señal de salida obtenida en las simulaciones y pruebas realizadas a los circuitos electrónicos de la Neurona Difusa, es el resultado de diferentes procesos neuronales difusos realizados a las señales de entrada de la Neurona Difusa generando así una respuesta difusa.
- Las simulaciones de la Neurona Difusa comprobaron lo esperado en el modelo matemático.
- Las pruebas realizadas al Microcircuito de la Neurona Difusa ratificaron los resultados predichos por la simulación del modelo matemático.
- La propiedad neuronal Periodo Refractario efectivamente produjo que, una vez generado un pulso de salida como respuesta somática difusa de la Neurona Difusa a las señales de entrada no difusas excitatorias, la neurona dejara de responder a cualquier señal de entrada por un determinado intervalo de tiempo conocido como periodo refractario, como se observó en las simulaciones del capítulo cinco.
- Al aplicar la propiedad neuronal de Retardo Axónico a la respuesta difusa de la Neurona Difusa se generó un retardo a la señal somática de salida, de hecho se obtuvieron de manera simultánea diferentes retardos axónicos, se eligió un retardo axónico para la señal de salida neuronal y se observó en los resultados presentados en el capítulo cinco.
- A partir de los pulsos que constituyen a la señal de salida somática de la Neurona Difusa se generaron trenes de espigas de la duración y frecuencia de los pulsos de la respuesta de la función de activación tipo escalón de la integral difusa de la operación somática de las señales de entrada a la neurona, mediante un Circuito Generador de Espigas.
- Las espigas obtenidas que forman los trenes de espigas tienen una forma definida por la ecuación obtenida en el modelo matemático del circuito Generador de Espigas, con una parte positiva y otra negativa en las que se puede apreciar una forma exponencial y una derivada.

- Las pruebas realizadas al CGS mostraron que la señal de trenes de espigas obtenida en las simulaciones presentadas en el capítulo cinco es similar a la respuesta de una interneurona cortical de espigado rápido de acuerdo con los registros que aparecen en [21].
- Los resultados obtenidos en este trabajo de la Neurona Difusa en conjunto con el Circuito Generador de Espigas y un Retardo Axónico se muestran en [7] [22].

Se desarrolló un modelo de neurona difusa para las operaciones sináptica y somática de agregación y la función de activación no lineal con umbral tipo escalón, y las propiedades neuronales tales como el periodo refractario y el retardo axónico.

También se dan las ecuaciones para el generador de trenes de espigas. Las ecuaciones del modelo matemático y las ecuaciones del circuito electrónico para el modelo de neurona difusa ambas describen el proceso neuronal difuso desde las señales de entrada analógicas no difusas hasta la respuesta de la neurona difusa.

Comparando el modelo de neurona difusa dado en este trabajo con otros modelos de neurona difusos y no difusos los cuales incluyen alguna de las características neuronales como el periodo refractario y el retardo axónico, una de las ventajas del modelo de neurona difusa es que la forma y duración de los trenes de espigas de la respuesta difusa se conservan aún después del efecto del periodo refractario y el retardo axónico.

Debido a que los procesos somáticos neuronales se realizan de manera digital y antes de la generación de espigas con circuitos electrónicos analógicos, conservando de esta forma no solo la frecuencia y duración de los trenes de espigas sino también la forma de las espigas y su periodo refractario absoluto en la respuesta de la neurona difusa.

Las contribuciones originales realizadas en este trabajo se reportan en [7] [8] [22]. Dichas contribuciones son los modelos matemáticos y electrónicos de la neurona difusa, y de las propiedades neuronales como son la generación de espigas, el periodo refractario y el retardo axónico. Al modelo de la neurona difusa implantado en circuito impreso se le realizaron pruebas para dos señales de entrada analógicas no difusas obteniéndose como resultado una señal de salida difusa como respuesta de la neurona difusa.

Otra ventaja de este modelo de neurona difusa es que las propiedades neuronales como el periodo refractario y el retardo axónico se realizan de manera digital y antes de la generación de espigas. Existen también diez retardos axónicos digitales disponibles simultáneos para la señal somática de salida $V_{out}(t)$.

Comparando la respuesta del modelo de neurona difusa con los registros y resultados presentados en otros trabajos [21] [23] acerca de las neuronas e interneuronas biológicas corticales de espigúeo rápido, se encontraron similitudes en cuanto a la respuesta eléctrica se refiere en términos de la forma, frecuencia y distribución de los trenes de espigas obtenidos mediante el modelo de neurona difusa desarrollado en este trabajo que confirman la hipótesis presentada al inicio.

Problemas propuestos e investigación futura

Las investigaciones futuras están determinadas en primera instancia por las aplicaciones de la Neurona Difusa ya sea de manera independiente o en conjunto con dos o más neuronas difusas conectadas entre sí en diferentes configuraciones.

Durante las últimas décadas se han desarrollado diferentes modelos de neuronas, que se han utilizado para comprender el funcionamiento de las células del cerebro humano con respecto a la recepción de señales de entrada, procesamiento de la información dentro de la célula y emisión de respuestas, debido a que es de suma importancia el conocimiento del cerebro, el sistema nervioso central y periférico así como sus mecanismos de comunicación y respuesta en cuanto al análisis de la información, razonamiento lógico y cálculo matemático.

Con el modelo de la neurona difusa, se pretende estudiar la respuesta de la neurona para diferentes señales de entrada con sus propiedades como periodo refractario y retardo axónico, de acuerdo con el funcionamiento y respuesta de las células biológicas para realizar procesamiento de información lógico y matemático.

En similitud con el cerebro humano al tener más densidad de neuronas individuales con modelos que mimeticen lo más posible el funcionamiento de las neuronas biológicas nos acercaremos más a realizar procesamiento de información similar a como funciona el cerebro humano, por lo que el planteamiento, análisis, desarrollo e implantación de modelos de neuronas individuales es de vital importancia, más que la tecnología empleada para implantar los prototipos, debido a que en esta etapa el estudio se centra en el proceso de información y respuesta de la neurona a diferentes estímulos.

Las principales posibles aplicaciones de modelos de neuronas artificiales, de acuerdo con la revisión bibliográfica realizada [36] [37] [38], serían como fuzzificadores de señales, procesamiento de señales de imágenes y en control. Como en los controladores de temperatura de procesos o en el procesamiento de señales en reconocimiento de patrones al reconocer el tipo de fruta que se presenta en las cajas de un mercado. Un tema de investigación futura podría ser el desarrollo de un sistema neuronal artificial con los cinco sentidos como son el olfato, la vista, el tacto, el gusto y el oído, que detecte señales, las procese y dé una respuesta muscular.

Para experimentos futuros se propone realizar la conexión de dos neuronas difusas en cascada de manera tal que la señal de salida de la primera sea la señal de entrada de la segunda y observar la respuesta de esta última. También se podría experimentar con diferentes funciones para la señal de umbral de la función de activación, así como con otros tipos de función de activación, como la tipo sigmoideal.


Finalmente se propone realizar aplicaciones específicas en alguna de las áreas antes mencionadas, como control o electrofisiología celular, para poder comparar el desempeño de estas Neuronas Difusas con lo que hasta ahora se ha implantado.

7. Referencias Bibliográficas

1. Zadeh, L.A. "Theory of Fuzzy Sets", *Encyclopedia of Computer Science and Technology*, New York: Marcel Dekker, 1977.
2. Eric R. Kandel, James H. Schwartz, Thomas M. Jessell, "Principles of Neural Science", *Elsevier Science Publishing Co. Inc.*, New York, E.U.A., 1991 pp.18-32.
3. M. Morris Mano, "Diseño Digital", *Prentice Hall Hispanoamericana, S.A.*, México, 1987, pp.58-101, 427-429.
4. Daniel J. Amit, "Modeling Brain Function", *Cambridge University Press*, New York, United States of America, 1989, pp. 12-17, 375-377.
5. Gordon M. Shepherd, "Neurobiology", *Oxford University Press*, New York, United States of America, 1994, pp. 54, 88-89.
6. Ramírez Mendoza Abigaíl M. E., "Modelado Electrónico de dos Neuronas Integradoras Borrosas", *Tesis de Maestría, División de Estudios de Posgrado de la Facultad de Ingeniería de la U.N.A.M.*, México, 1998.
7. Ramírez A., Pérez J. L., "A Fuzzy Gupta Integrator Neuron Model with Spikes Response and Axon Delay", in *Advances in Artificial Intelligence & Engineering Cybernetics, Vol. IX* George E. Lasker (Ed.), Windsor, Canada: IIAS, ISBN: 1894613449, 2002, pp.12 – 16.
8. Pérez J. L., Ramírez A., "Two New Models of Integrative Fuzzy Neuron", *Instrumentation & Development*, Vol. 5, Nr.3, Diciembre, 2001, pp. 140-145.
9. Pérez S. J. L., Lara-Rosano F., Herrera, A. et al, "Electronic Model of a Extended Fuzzy Neuron", *Proceedings of The Second Join México - E.U.A. International Conference on Neural Networks and Neurocontrol (Sian Ka'an 97)*, Playa del Carmen, México, Agosto 19-29, 1997, pp. 189-199.
10. Gupta Madan M., "Fuzzy Logic and Neural Networks", *IEEE International Conference on Systems Engineering*, 1992, pp. 636-639.
11. Gupta M.M. and Qi J., "On Fuzzy Neuron Models", *IJCNN-91 Seattle International Joint Conference on Neural Networks*, Vol. 2, 1991, pp. 431 – 436.
12. Gupta M.M. and Qi J., "Synaptic and Somatic Learning and Adaptation in Fuzzy Neural Systems", *IEEE International Joint Conference on Neural Networks*, Vol. 1, 1991, pp. 875-880.
13. Gupta Madan M., "Fuzzy-Neural Computing: Some Advances", *Proceedings of IEEE International Conference on Industrial Technology*, Vol. 2, 2000, pp. 135-140.
14. Teresa B. Ludermir and Wilson R. de Oliveira, "Weightless Neural Models", *Computer Standards & Interfaces* 16, 1994, pp. 253-263.
15. Noguchi, Y., Hamada T., Kawamura T., Matsumoto F., Sugimoto S., et al, "Highly Accurate Demodulation Method of an IPFM model with an Absolute Refractory Period", *Proceedings of the 20th Annual International Conference of the IEEE Engineering in Medicine and Biology Society*, Vol. 20, No. 1, 29 october – 1 november 1998, pp. 345-348.
16. Pérez S. J.L., Herrera A., et al, "Electronics Implementation of a Neuron Model with parabolic burst response", *Third International Workshop on Design of Mixed-Mode Integrated Circuits and Applications*, 26-28 July 1999, pp. 122-125.

17. Pérez S. J. L., Garces A., et al, "Electronic Model of a Neuronal Sinapsis of Voltage to Frequency, and Frequency to Voltage conversion", *Third International Workshop on Design of Mixed-Mode Integrated Circuits and Applications*, 26-28 July 1999, pp.171-174.
18. Langlois N., Miché P., Benschair A., "Analog Circuits of a Learning Spiking Neuron Model", *Proceedings of the IEEE-INNS-ENNS International Joint Conference on Neural Networks*, Vol. 4, 24-27 July 2000, pp.485-489.
19. Inawashiro S., Miyake S., Ito M., "Spiking Neuron Models for Regular-Spiking, Intrinsically Bursting, and Fast-Spiking Neurons", *Proceedings 6th International Conference on Neural Information Processing*, Vol. 1, 16-20 November 1999, pp. 32-36.
20. www.altera.com
21. David Golomb, Karnit Donner, Liron Shacham, Dan Shlosberg, Yael Amitai, David Hansel, "Mechanisms of Firing Patterns in Fast-Spiking Cortical Interneurons", *PLoS Computational Biology*, Vol. 3 No. 8, agosto 2007, pp. 1498-1512.
22. A. Ramírez-Mendoza, J. L. Pérez-Silva, F. Lara-Rosano, "Electronic Implementation of a Fuzzy Neuron Model with a Gupta Integrator", *Journal of Applied Research and Technology*, Vol. 9, No. 3, December 2011, pp. 380-393.
23. N. D. Velasco, R. Ávila-Pozos, F. R. Godínez, "Desarrollo de un software de estimulación y adquisición de señales eléctricas celulares, basado en una tarjeta comercial de adquisición de datos", *Revista mexicana de ingeniería biomédica* Vol. XXVI, No. 2, Septiembre, 2005, pp. 92-105.
24. A. N. Burkitt, "A review of the integrate-and-fire neuron model: I. Homogeneous synaptic input", *Biological Cybernetics*, Vol. 95, 2006, pp. 1-19.
25. Jayawa H. B. Wijekoon and Piotr Dudek, "Integrated circuit implementation of a cortical neuron", *IEEE*, 2008, pp. 1784-1787.
26. Eugene M. Izhikevich, "Simple Model of Spiking Neurons", *IEEE Transactions on neural networks*, Vol. 14, No. 6, November, 2003, pp. 1569-1572.
27. Gerstner Wulfram, Werner Kistler, "Spiking Neuron Models", Ed. Cambridge University Press, 2002, pp. 1-10, 93-94.
28. J.L. Pérez S., A. Garcés M., F. Cabiedes C., A. Miranda V., "Electronic model of a dubois fuzzy integration neuron", *Journal of Applied Research and Technology*, Vol.7 No. 1 April 2009, pp. 73-82.
29. M. Sekerli, R. J. Butera, "An Implementation of a Simple Neuron Model in Field Programmable Analog Arrays", *Proceedings of the 26th Annual International Conference of the IEEE EMBS*, San Francisco, CA, USA, September 1-5, 2004, pp. 4564-4567.
30. Darrell A. Henze, Zsolt Borhegyi, Jozsef Csicsvari, Akira Mamiya, Kenneth D. Harris, and György Buzsáki, "Intracellular Features Predicted by Extracellular Recordings in the Hippocampus In Vivo", *J. Neurophysiol.* July 1, 2000, 84, pp. 390-400.
31. Cambrian Y. Liu, Cheng Xiao, Scott E. Fraser, Henry A. Lester, and David S. Koos, "Electrophysiological characterization of Grueneberg ganglion olfactory neurons: spontaneous firing, sodium conductance, and hyperpolarization-activated currents", *J. Neurophysiol.* September 1, 2012, 108, pp. 1318-1334.

32. S. V. Voytenko and A. V. Galazyuk, "Intracellular Recording Reveals Temporal Integration in Inferior Colliculus Neurons of Awake Bats", *J. Neurophysiol.* February 2007, 97, pp. 1368-1378.
33. E. Mateos Santillán, J. L. Pérez Silva, "Design, at transistor level, of a neuron with axonic delay", *Journal of Applied Research and Technology*, Vol.7 No. 1 April 2009, pp. 62-72.
34. Nieuwenhuys Voogd Van Huijzen, "El sistema nervioso central humano", Vol. 2 Editorial Médica Panamericana S.A., 2009, pp. 370-378.
35. Massimo Scanziani & Michael Häusser, "Electrophysiology in the age of light", *Nature*, Vol 461, 15 October, doi:10.1038/nature08540, 2009, pp. 930-939.
36. Chiu Stephen, "Using Fuzzy Logic in Control Applications: Beyond Fuzzy PID Control", *IEEE Control Systems Magazine*, October 1998, pp. 1-6.
37. M. Ghasemi-Varnamkhasti et al., "Biomimetic-based odor and taste sensing systems to food quality and safety characterization: An overview on basic principles and recent achievements", *Journal of Food Engineering*, Vol. 100, 2010, pp. 377–387.
38. Eun Hae Oh, Hyun Seok Song, Tai Hyun Park, "Recent advances in electronic and bioelectronic noses and their biomedical applications", *Enzyme and Microbial Technology* Vol. 48, 2011, pp. 427–437.



Anexo A. Diagrama esquemático del Circuito Electrónico del Microcircuito de la Neurona Difusa con Periodo Refractario, Retardo Axónico y Generador de Espigas