

UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN

"CAPTURA DE EVENTOS PARA UN
TURBOGENERADOR DE300 MW DEL SISTEMA
CSCCT (CONTROL SUPERVISORIO CICLO
COMBINADO TULA) CON
MICROCONTROLADORES"

T E S I S

INGENIERO MECANICO ELECTRICISTA

PRESENTA

HECTOR

BECERRA

HERNANDEZ

ASESOR: ING. JORGE BUENDIA GOMEZ

CUAUTITLAN IZCALLI, EDO. DE MEX.

1997

TESIS CON FALLA DE ORIGEN





UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis esta protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.



FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN UNIDAD DE LA ADMINISTRACION ESCOLAR DEPARTAMENTO DE EXAMENES PROFESSIONALES

ASUNTO: VOTOS APROBATORIOS

VNIVEMEAL NACIONAL AVÊNIMA DE MEXICO

> DR. JAIME KELLER TORRES DIRECTOR DE LA FES-CUAUTITLAN PRESENTE.

> > AT'N: Ing. Rafael Rodriguez Ceballos Jafe del Departamento de Examenes Frofesionales de la F.E.S. - C.

permitimos comun	rt. 28 del Regjamento General de Examenes. nos icar a usted que revisamos la TESIS:					
"Captura de Eventos para un Turbogenerador de 300Mw del Sistema CSCCT (Control Supermisorio Ciclo Combinado Tula)						
con Microcontroladores".						
que prasenta <u>el</u>	pasante: Hector Becerra Hernandez					
	enta: <u>8501085-3</u> para cotener el TITULO de: ico Blectricista					
	dicha tosis nenne los nequisitos necesarios para el EXAMEN PROFESIONAL connespondiente, otongamos OBATORIO.					
A T E N T A M E "POR MI RAZA HAB Cuautitlan Izcal	N T E . LARA EL ESPIRITU" 11. Edo. de Mez., a <u>14</u> de <u>Abril</u> de 199 <u>7</u>					
PRESIDENTE	Ing. Antonio Herrera Media					
VOCAL	Ing. José Luis Rivera Lôpez					
SECRETARIO	Ing. Jorge Buendia Gomez					
PRIMER SUPLENTE	Ing. Ubaldo Ramírez Urizar 06 0597					
SECTIONS STREET	Ing. Margarita López Lóbez					

Con carifio:

A mis padres.

hermanos.

y novia

Con Atención especial:

Al Ing. Sergio Arquelles Martinez y a todas las personas que contribuyeron a la realización de este proyecto

CONTENIDO

INTROD	UCCION	I
I. PRO	BLEMA EN LA PRODUCCION DE ENERGIA ELECTRICA EN UNA TRAL TERMOELECTRICA.	
1.2 P	eneralidades anel de alarmas egistrador de eventos	1 1 2
II. ES	CALAMIENTO DE SERALES	
	eneralidades tapa escaladora de señal 1200A/110AC	3 6
III. A	CONDICIONAMIENTO DE SERALES	
3.2 Fi 3.3 De 3.4 Ni 3.5 Ut	eneralidades Itto de currientes transitorias stector de nivel con histeresis tveles lógicos de voltaja tilidad del receptor en el HCPL-2730 y de la compuerta REXC, para el simulació de eventualidades como niveles gicos de voltaje	7 9 10 13
ıv. co	DNVERTIDOR DIGITAL-ANALOGICO	
4.2 Ne ev 4.3 Ne pa 4.4 Co	eneralidades cesidad de multiplexar los niveles logicos de las centualidades en un turrogenerador cesidad de utilizar un convertidor Digital-Analogico ra transmisión de coñeles nvertidor Digital-Association sultados obtenidos e. la experimentación con el DAC-65	18 18 20 22 23
V. EL	MICROCONTROLADOR 68H011 Y EL PUERTO E	
5.2 El 5.3 Si: 5.4 Lo	neralidades microcontrolado: 68HCTT stema de control del ronvertidor AVD en el puerto E s registros en el microscontrolador 68HCTT meneria en el micro entrolacor 68HCTT ogramación de dispositivos entrada/salida	23 26 27 28 31 32
	ENO DEL PROGRAMA PARA CAPTURA DE EVENTOS EN EL ROCONTROLADOR 68HC11E9	
5.2 Sii 5.3 Sii	nulación de um MTS con el microcontrolador mulación del Hardware redistrador de secuencias	35 38 41 43

6.5 Programa principal y la subrutina CLARO 6.6 Resultados obtenidos 6.7 Subrutina TIMER 6.8 Subrutinas SUBSEG y SUBMIL 6.9 Subrutina SUBHRS 6.10 Conversiones de código binario a BCD en TIMER 6.11 Programa BUFFALO en el 68HC11E9 6.12 Subrutina OUTSTRG en TIMER 6.13 Inicialización del reloj	
VII. PRESENTACION DE RESULTADOS	
7.1 Generalidades 7.2 Presentación en el display 1720A 7.3 Presentación en un monitor de computadora	56 57 58
CONCLUSIONES	61
APENDICE A	
Listados	63
APENDICE B	
Tablas de registros e instrucciones del 68HC11E9	73
BIBLIOGRAFIA	93

INTRODUCCION

La central termoeléctrica "Fco. Pérez Ríos" ubicada en el Estado de Hidalgo. Es una de las plantas generadoras de energía eléctrica más importante en nuestro país.

La generación de energía eléctrica en una central de este tipo se basa en el aprovechamiento de la capacidad calorífica de un combustible fósil llamado combustóleo para llevar a cabo un trabajo que finalmente se ve reflejado en potencia eléctrica.

El trabajo que se realiza es el siguiente:

- 1) Cambiar el estado del agua de líquido a vapor.
- 2) Convertir la energia calorifica del vapor à energia cinética en los alabes de una turbina.
- 3) Convertir la energía cinética rotativa en el eje de una turbina a potencia eléctrica a través de un generador.

Una turbina cuyo eje lleva acoplado un generador eléctrico recibe el nombre de Turbogenerador.

En los últimos años, con la demanda de energía eléctrica la central termoeléctrica "Fco. Pérez Ríos" decidió aprovechar la energía calorífica de los gases liberados a la atmosfera en los procesos termodinámicos gas-vapor. Este aprovechamiento energia se llevo a cabo en una sección de la planta que desde

entonces se conoce como "Sección Ciclo Combinado". Un Turbogenerador es una máquina de grandes dimensiones y sumamente costosa. Debido a ésto, están provistas de un sistema de protección. Ya que de lo contrario resultaría contraproducente llegar a una reparación ó sustitución de las misma.

El sistema de protección se encarga poner fuera de funcionamiento al Turbogenerador cada vez que se detecta una sobrecorriente en los devanados del generador electrico.

Las sobrecorrientes son producidas por eventos tales Alta vibracion del compresor. Alta temperatura en las chumaceras. Baja presión de aceite de lubricación. Muy alto movimiento axial del compresor. Sobrevelocidad del compresor. Paro de turbina, eta.

El departamento de "Control Supervisorio" de planta termoelectrica se encarga de estudiar, analizar y prevenir estos eventos.

La ingeniería electronica se ha desarrollado en este campo con la utilización de registradores de eventos. Estos sistemas electrónicos capturan en su memoria las eventualidades ocurridas durante la operación de una maquina en particular.

En la aereonautica, un registrador de eventos nos puede proporcionar la información necesaria para saber la causa de algún siniestro en una nave aérea. Aún cuando no haya habido sobrevivientes.


Rios" adquirio un registrador de eventos patentado por la compañía Jhon Fluke. MFG. CO. INC. Este sistema electrónico se instalo en la sección Ciclo Combinado. Desafortunadamente. e 1 controlador 2400A-104/AA y la unidad logica de procesamiento (Mainframe 2400A) del sistema dejaron de funcionar.

Mi labor de investigación en el departamento de control
entre otras actividades fue la de encontrar una solución a este
problema. Por la responsabilidad que implica solución del mismo,
surge la necesidad de una propuesta de tesis.

El método a secuir es el siguiente:

- Multiplexar las señales que recibía el controlador 2400A-104/AA para enviarlas al microcontrolador 68HC11.
- Programar al microcontrolador 68HC11 para captura e identificación de la información enviada.
- Sustituír a la unidad lógica de procesamiento (Mainframe 2400A) por una computadora personal PC.
- Diseñar un programa en la computadora que pueda interpretar información enviada a través del puerto serie.

Los pasos a seguir pueden apreciarse claramente en la siguiente figura:



Registrador de eventos basado en el microcontrolador 68HC11E9 adaptado a la ctapa acondicionadora de señal de un turbocenerador de 300Mw

El capítulo 1 explica el problema que existe en una central termoeléctrica cuando ocurre una falla en el turbogenerador y no se cuenta con un registrador de eventos.

- Commence of the Commence of

El capítulo 2 describe el escalamiento de señales que se lleva a cabo en la etapa 2400A/110AC en el registrador de eventos patentado por la compañía Jhon Fluke. MFG. CO. INC. para 32 señales de voltaje producidas por los eventos de un turbogenerador.

El capítulo 3 describe el acondicionamiento de las señales en las etapa 2400A-104/AB en el registrador de eventos patentado por la compañía Jhon Fluke MFG. CO. para las señales enviadas por el divisor 2400A/110AC.

El capítulo 4 trata sobre la transferencia de datos implementada con los convertidores DAC-08.
El capítulo 5 se refiere al microcontrolador 68HC11 y a la forma de operación del puerto E cuando funciona como convertidor analógico-digital.

El capítulo 6 trata sobre el diseño del programa en lenguaje ensamblador que utiliza el microcontrolador para la

captura y registro en tiempo real de los eventos.

El capítulo 7 muestra algunas herramientas disponibles en el lenguaje de programación QBASIC para la comunicación con dispositivos conectados a la interfaz RS-232. También, se expone el algoritmo diseñado en este lenguaje para interpretar la información registrada por el microcontrolador una vez que ha sucedido una falla en el turbogenerador.

PROBLEMA EN LA PRODUCCION DE ENERGIA ELECTRICA EN CAPITULO I. UNA CENTRAL TERMOELECTRICA

1.1 GENERALIDADES

El problema básico en cualquier industria productiva es el de mantener un nivel de productividad mínimo necesario para satisfacer las demandas del mercado.

Cuando no se logra ser lo suficientemente productivos. Se pérdidas económicas que resultan ser sumamente cuantiosas.

La Comisión Federal de Electricidad es la única industria en México encargada de producir energía eléctrica. Su nivel de productividad excede las demandas de consumo diario en nuestro país.

Sin embargo, existen pérdidas económicas debidas a un mayor consumo de combustible en las centrales termoeléctricas. Lo que se manifiesta cuando alguna de las mismas no está produciendo la suficiente potencia.

La perdida total ó parcial de potencia en una central termoeléctrica generalmente viene precedida por la inactividad en algún turbogenerador.

Las pérdidas son mínimas cuando se logra un arrangue rápido en el turbogenerador. Pero no siempre sucede así. En muchas ocasiones los arranques pueden demorarse hasta 24 Hrs. cuando se desconoce por completo el "origen del disparo" (conjunto de eventualidades previas al paro del turbogenerador).

Para prevenir un "disparo" (paro del turbogenerador) se hace necesario tener un registro de los eventos previos.

1.2 PANEL DE ALARMAS

control instaladas en LAS SALAS de cada central termoeléctrica cuentan con "paneles de alarmas" (Ver fig. 1.1). a cargo de un "operador" para tener un registro de eventos.

Un operador es la persona encargada de notificar las

eventualidades observadas en un panel de alarmas.

En muchas ocasiones, el operador no está momento de suceder los eventos, por lo que el "disparo de unidad" (paro del turbogenerador) es inevitable.

Otra desventaja que se presenta un panel de alarmas es la confiabilidad de sus componentes. Ya que los focos en los anunciadores son susceptibles de fundirse. Por otra parte, el cableado y la forma de transmisión de las señales representa un problema continuo.

Se cuenta con "probadores de alarmas" que avudan a la reparación y mantenimiento de los paneles. Pero el problema no termina por solucionarse.




Fig. 1.1 Panel de alarmas a cargo de un operador

1.3 REGISTRADOR DE EVENTOS

notifique las eventualidades.

Un "registrador de eventos" (Ver fig.1.2) es un sistema electrónico que registra en una memoria una serie de datos digitales relacionados con una secuencia de eventos. Sus característicos de operación dependen de cada fabricante. El registro lo efectúan repetidamente en periodos rápidos de tiempo (milésimas se segundo). Están constituídos por un circuito escalador de señal, una interfase acondicionadora de señal y un controlador.

Un registrador de eventos aplicado a las necesidades de la industria electrica proporciona las siguientes ventajas:

- 1) No requirre de un "operador" que observe un panel de alarmas v
- Es un sistema electronico implementado con un controlador o microcontrolador que por sus características resultan ser sumamente confiables.
- En caso de suceder un "disparo" se puede conocer su origen con toda precisión.
- El arranque de un turbogenerador se puede llevar a cabo de forma inmediata.
- Las perdidas económicas en la producción de energía electrica se reducen a un minimo.

Las desventajas que se tienen con un sistema electronico de este tipo es en cuanto al número de señales que pueden procesarse con el controlador o microcontrolador. Ya que los puertos de

entrada son limitados. Sin embargo debemos señalar que un registrador de eventos es muy útil cuando es instalado en lugares estrategicos. Es decir. en las áreas de mayor interes en una central termoeléctrica.

Por otra parte, es posible tener una estadística del comportamiento de las eventualidades a largo plazo ocurridas en un turbogenerador mediante el uso de los archivos de eventos cotidianos en computadora. De tal manera que los "disparos de unidad" tengan lugar en periodos más prolongados de tiempo mediante un análisis exhaustivo de la información estadística obtenida.



Fig. 1.2 Arquitectura de un registrador de eventos

CAPITULO II. ESCALAMIENTO DE SERALES

2.1 GENERALIDADES

Cuando hablamos de realizar un dibujo a "escala" nos referimos a hacer una representación gráfica de un objeto real con dimensiones diferentes. Las dimensiones de un dibujo a escala pueden ser mayores ó menores que las del objeto en cuestión, pero siempre en forma proporcional.

Por ejemplo una cámara fotográfica reduce las dimensiones de un objeto real a unos cuantos centímetros en un retrato, sin modificar en lo absoluto la imagen que percibimos al observar dicho objeto. En este caso, podemos decir que se ha hecho un "escalamiento de dimensiones".

En electrónica, un "escalamiento de ceñal" puede definirse como el aumento 6 disminución en forma proporcional de los valores que presenta una variable física.

Los valores de corriente y voltaje en una señal pueden disminuir o aumentar en forma proporcional a traves de los devanados de un transformador electrico.

2.1.1 RELEVADORES

En la industria electrica existen muchos dispositivos electromecánicos de gran utilidad. Toda máquina electromecánica está provista de un arrollamiento electrico por el cual circula una corriente que produce una fuerza electromotiz utilizada para realizar un trabajo.

Un relevador es dispositivo electromecanico formado por una bobina electrica y dos laminillas de material conductor. Cuando la bobina es excitada. Las laminillas tienden a unirse o

separarse entre s1.

En condiciones normales (no hay excitación en la bobina), los relevadores pueden ser de dos tipos (Ver fig. 2.1)

- 1) De contactos normalmente abiertos
- 1) De contactos normalmente abiertos
 2) De contactos normalmente cerrados

En ambos casos, la fuerza mecánica ejercida por un resorte se encarga de mantener separadas ó unidas a las laminillas. La fuerza electromotriz creada por la bobina tiene un efecto inverso al producido por la acción del resorte.
Un relevador de contactos normalmente cerrados requiere mayor corriente de excitación en su bobina para cambiar de estado las laminillas que un relevador de contactos normalmente abiertos. (Ver Tabla 1).



Fig. 2.1 (a) Contactos normalmente cerrados (b) Contactos normalmente abiertos

2.1.2 UTILIDAD DE UN RELEVADOR EN LAS SERALES DE EVENTOS

Un sistema de protección a base de relevadores se encarga de poner fuera de funcionamiento a un turbogenerador cada vez que se detecta una sobrecorriente en los devanados del generador electrico.

Las sobrecorrientes son producidas por eventos tales como Alta vibración del compresor. Alta temperatura en las chumaceras. Baja presión de aceite de lubricación, etc.

Si la bobina en un relevador se excita con una sobrecorriente producida por algún evento, entonces el cambio de estado en las laminillas nos indicara que existe un problema en los devanados del generador electrico.

Por otra parte, es posible generar una señal de voltaje para cada evento si conectamos una batería en serie con un relevador (ver fig. 2.2).

En consecuencia, un sistema de protección a base de relevadores puede ser conectado a un registrador de eventos (Verfig. 2.3) para análisis, estudio y prevención de las eventualidades.

Estado del contacto	Voltaje aplicade	
Cerrado	Seliales de entrada auperiores a 68V	
Ablerte	Señoles de entrada inferiores a 40V	

Table 1. Relación entre señales de entrada y el estado de los contactos




Fig. 2.2 Conexión serie batería - relevador

contactos

entrada | Circuito | Acondicionador | Controlador | 6 | Microcont.

Fig. 2.3 Sistema de protección a base de relevadores conectado a un registrador de eventos.

Las señales de voltaje generadas por los eventos en un turbogenerador son escaladas por un circuito divisor de tensión en la etapa 2400A/110AC en el registrador de eventos patentado por la compañía Jhon Fluke, MFG, CO, INC.

2.2 ETAPA ESCALADORA DE SERAL 1200A/110AC

El registrador de eventos está provisto de una etapa escaladora de señal que reduce el valor de las señales de voltaje producidas por cada uno de los eventos (Ver tabla 2).

La etapa escaladora de señal está formada por un arreglo resistivo en "cascada" conocido con el nombre de "divisor de tensión". (Ver fig. 2.4).

estada del contacto	Veltajo aplicade	Voltaje escalado
Cerrado	Seliates superiores a 66Vcd.	2.47Vcd
Ablesta	Seliales interiores a 48Vcd.	1.67Vcd

Table Z. Seffales de voltale escaladas por el divisor de tensión

El registrador puede escalar 32 señales de voltaje utilizando un "conector de entrada" (Ver fig. 2.5). Que contiene las primeras 32 resistencias R1 del divisor.








Fig. 2.4 Arregio resistivo en "cascada" para escalar las señales de voltaje en un evento.

El conector de entrada acepta 32 señales de alto voltaje AC ó CD. Las resistencias se encuentran atornilladas y encapsuladas por bloques en una celda plastica cuyas dimensiones son 21x2. 9x11 centimetros (Ver diagramas). Su ueso aproximado es de 0.36 Kg. El valor de cada resistencia es de 10 Megaohms. Puéden aplicarse como maximo $\frac{1}{2}$.350 Vg. entre una terminal y tierra o entre ambas terminales de una resistencia.









Las siglas 1200A/110AC son utilizadas para identificar el conector como parte del registrador. El segundo elemento resistivo R2 del divisor de tensión (Ver fig. 2.5) tiene un valor de 430 Kilo ohms. Estos 32 elementos resistivos no forman parte del conector 1200A/110AC. Se encuentran alojados en la tarjeta electrónica 2400A-104/AB (etapa acondicionadora de señal) del recistrador.

CAPITULO III. ACONDICIONAMIENTO DE SERALES

3.1 GENERALIDADES

Con el desarrollo creciente y contínuo de la tecnología e investigación en los países desarrollados. Ha sido posible lograr grandes avances científicos, en el area de la ingeniería electrónica. Como resultado de esto, la automatización y la implementación de sistemas digitales en casa todas las areas se ha convertido en un proceso sin límites.

En las comunicaciones, se puede contar con un sistema de redes por computadoras a gran escala.

En la industria de manufactura, los procesos automatizados son rapidos y eficientes.

En la medicina, pueden visualizarse y ser diagnosticadas casi todo tipo de deficiencias en el organismo humano a través de las computadoras.

En las centrales termoeléctricas es posible tener un control sumamente confiable y poderose con la tecnología de los microcontroladores.

3.1.1 ACONDICIONAMIENTO DE SESALES EN UN SISTEMA DE CONTROL

Como podemos apreciar, es posible establecer una relación directa entre el mundo en que vivimos y la tecnología. Parte de esta relación es la que se ha logrado en la ingeniería de control moderna mediante la creatividad y el ingenio humano.

El proceso creativo en este ámbito puede dividirse en tres partes:

- Captura de las variables físicas que forman parte del fenómeno en estudio.
- 2) Acondicionamiento de las señales.
- 3) Diseño del control de las variables.

Todo tipo de sensores y transductores electrónicos son dispositivos que nos pueden proporcionar una señal eléctrica en función de una varable física. Por ejemplo, en la industria textil se hace necesario utilizar sensores de luz que envían una señal eléctrica en función de las rpm de un motor en una banda biladore.

Una vez que se ha logrado tener una señal electrica producida por algún fenomeno en particular. Se hace necesario llevar a cabo un "acondicionamiento" de la misma. Esto se debe a que el fenomeno en estudio tiene características muy fluctuantes e indeterminadas, las cuales se ven reflejadas en las señales electricas que producen los transductores.

En la mayoría de los casos, un "acondicionamiento de señal" cumple con los siguientes objetivos:

- Linealizar el comportamiento exponencial o logaritmico de alguna variable física.
- Eliminar fluctuaciones en la funcion lineal producidas por "ruido".
- 3) Convertir los valores determinados por la función lineal a niveles lógicos. En caso de utilizar un control digital.

3.1.2 ACONDICIONAMIENTO DE SERALES EN UN REGISTRADOR

Un registrador de eventos no es un sistema de control. Debido a esto, el acondicionamiento de seña: unicamente realiza lo siguiente:

- 1) Elimina el "ruido" en las señales escaladas.
- Convierte los valores de las señales escaladas a niveles lógicos.

Para lograr los dos objetivos anteriores es necesario contar con un filtro de corrientes transitorias, un detector de nivel con histeresis y un optoacoplador. Cada una de estas partes conforman la tarjeta electronica 2400A-104/AB del registrador.

En las secciones siguientes explicaremos con detalle el funcionamiento del acondicionador de señal.

3.2 FILTRO DE CORRIENTES TRANSITORIAS

Cualquier circuito electrónico que maneja oscilaciones de voltaje periódicas, presenta pequeñas corrientes transitorias posteriores a cada oscilación. Aunque la duración de estas corrientes suele ser muy pequeña, es suficiente para causar problemas en la información procesada por los sistemas digitales.

En un registrador de eventos. cada señal de voltaje producida por el cambio de estado en un relevador genera transitorias. Por corrientes ejemplo. un relevador cuvos contactos están cerrados. contactos están cerrados, presentan un voltaje escalado de $2.47V_{cd}$, cuando el voltaje en la batería es de $60V_{cd}$, (Ver Tabla 2. Section 2.2). Al momento de ocurrir una sobrecorriente es decir. la bobina del relevador es excitada por una corriente mayor a la generada por la bateria de 60V_{rd}. El voltaje escalado de 2.47V d debe reducirse por lo menos a 1.67V para que pueda interpretarse como un cambio de estado del relevador de cerrado a

Sin embargo, el cambio de voltaje de 2.470 da 1.670 tarda en estabilizarse. Es decir. se presenta una señal de voltaje amortigüada con valores pico fluctuantes. (Ver fig. 3.1), durante un periodo de tiempo pequeño.

Estas señales amortiquadas distorsionan la información digital de entrada a un microprocesador ó microcontrolador. Por lo que deben ser eliminadas.




Fig. 3.1 Señal transitoria de voltaje

La solución del problema es posible mediante el uso de "filtros". Existen una gran variedad de ellos. Pero todos tienen una característica en comun: Son arreglos resistivos-capacitivos (Ver fig. 3.2). Este es un filtro "pasa bajas de primer orden". utilizado por el registrador de eventos, los valores de R y C son de 1Kilo ohm y 0.01 microferadios respectivamente. Un filtro de este tipo surpime señales a frecuencias pequeñas o bien, en periodos de tiempo relativamente largos. De tal manera que el registro de la información digital en un microprocesador o microcontrolador es confiable.




Fig. 3.2 Filtro pesa bajou

3.3 DETECTOR DE NIVEL CON HISTERESIS

En muchas ocasiones deseamos que se lleve a cabo una serie de eventos especiales cuando realizamos una "acción determinada". Por ejemplo, cuando oprimimos un botón y suena una alarma, cuando nos acercamos a una puerta provista de sensores y ésta se abre para que entremos, cuando accionamos una palanca y todo un sistema de bombeo comienza a funcionar. etc.

La acción determinada que realizamos simplemente es activar un "mecanismo" con una "corriente eléctrica".

En electrónica, podemos activar "circuitos integrados" tales como compuertas, contadores, convertidores, memorias, microprocesadores, microcontroladores, optoacopladores, etc. con corrientes producidas por las "señales de salida" en circuitos analogicos como Detectores de Nivel. Convertidores D/A, etc.

3.3.1 OPTOACOPLADOR HCPL-2730

Cuando un sistema electronico utiliza etapas distintas (Componentes analogicos y digitales) es necesario transmitir la señal de una etapa a otra a traves de un circuito integrado llamado "Optoacoplador". (Ver fig. 3.3). Esto se hace con el fin e proteger los sistemas digitales de sobrecorrientes producidas en los componentes analogicos.




Fig. 3.3 Uso de un optoacoptador

Existen una gran variedad Optoacopladores. Su principio de operación es el de radisción de luz interna entre un transmisor y un receptor. El registrador de eventos utiliza el optoacoplador HCPL-2730 (Ver fig. 3.4). En este caso, el transmisor es un "diodo". El cual debe "polarizarse en directa" con una corriente de 5.33 mili amperes.




Fig. 3.4 Optoacopledor HCPL-2739

3.3.2 UTILIDAD DE UN DETECTOR DE NIVEL PARA POLARIZAR EL TRANSMISOR DE UN OPTOACOPLADOR

La corriente de polarización directa que recibe un diodo transmisor en un optoacoplador puede ser la señal de salida de cualquier circuito analógico.

El transmisor del optoacoplador HCPL-2730 recibe la señal de salida de un arregle analogico llamado "Detector de Nivel con Histeresis". (Ver fig. 3.5). Este detector utiliza el circuito integrado LM339. las regiones de operación y su modo de funcionamiento se explicará en la siguiente sección.




Fig. 3.5 Detector de nivel con histéresis

3.3.3 REGIONES DE OPERACION Y MODO DE FUNCIONAMIENTO DEL DETECTOR USADO EN EL REGISTRADOR DE EVENTOS

Este circuito recibe señales de $2.47V_{cd}$ y $1.67V_{cd}$, dependiendo del estado cerrado ó abierto de los contactos en el relevador emisor de señal.

Supongamos que el relevador tiene sus contactos cerrados, o bien, se envía un voltaje de entrada de 2.47 $V_{\rm cl}$ al detector, éste lo compara con un voltaje "umbral superior" de 2.04 $V_{\rm cl}$ (Ver fig. 3.6). Como es mayor, envía una señal de 0 $V_{\rm cl}$ a la salida, lo que hace fluír una corriente de polarización de 5.33 mili amperes a través de la resistencia de polarización de (Ver fig. 3.5). Si por causas de "ruido", el detector cae en la región de "histéresis", es decir, en la región comprendida entre los voltajes 2.04 $V_{\rm cl}$ y 1.87 $V_{\rm cl}$ de la gráfica. La corriente de polarización mantiene su valor.

Si se presenta una eventualidad en el turbogenerador y el relevador respectivo cambia el estado de sus contactos, la señal enviada al detector cambia de 2.47 $v_{\rm cd}$ a 1.67 $v_{\rm cd}$.. éste lo compara con el voltaje "umbral inferior" de 1.87 $v_{\rm cd}$. Como es menor, envía una señal de 8 $v_{\rm cd}$ a la salida, lo que elimina el flujo de la corriente de polarización (Ver fig. 3.7).




Fig. 3.6 Región de aperación del detector

Si por razones de "ruido", el detector cae en la región de histéresis, la corriente de polarización sigue siendo nula.

Debemos señalar. que un circuito detector puede ser calibrado para trabajar en diversas regiones de operación con el mismo rango de histéresis unicamente ajustando el valor del voltaje de referencia. Como podemos apreciar, este valor ha sido ajustado a 2%, en el registrador de eventos.

El Detector descrito anteriormente es la última fase en la etapa de circuitería analógica que integra la etapa acondicionadora de señal del registrador. La segunda etapa está formada por el receptor del HCPL-2730 y de componentes digitales (C.I. 74LS86 que son compuertas logicas cuya función es asegurar un nivel logico de voltaje para las señales enviadas por el receptor. En la siguiente sección veremos la lógica programada para esta compuerta, así como el funcionamiento del receptor y la relación que existe entre ambos.




Fig. 3.7 Corriente de palarización nula en el detector

3.4 NIVELES LOGICOS DE VOLTAJE

Un nivel de lógico de voltaje es un valor comprendido entre $0 v_{cd}$ y $5 v_{cd}$. En electrónica digital, estos valores extremos son interpretados como "estados lógicos", es decir, "apagado ó encendido". Matemáticamente, corresponden a los números 0 y 1 del sistema de numeración binario.

Como sabemos, en un sistema de numeración, podemos efectuar operaciones aritméticas muy diversas. Los "circuitos integrados digitales" se han encargado de cubrir este campo. Por ejemplo, "compuerta logica" es un circuito integrado que puede realizar operaciones de suma, resta, y multiplicación. Una "memoria" resultados para almacena su posterior uso procesamiento. Un "microprocesador" efectúa operaciones lógicas y aritméticas a gran velocidad. Un "microcontrolador" reúne las características de una memoria y un microprocesador juntos, etc. Gracias a estos avances tecnológicos se puede contar hoy en día con computadoras muy sofisticadas (inteligencia artificial) gue ayudan al hombre en la solución de los problemas más compleios.

El problema decapturar eventos en un turbogenerador no es un problema de gran complejidad, pero si requiere del uso de circuitos integrados digitales. Por esta razón se hace necesario simular las eventualidades como niveles lógicos.

Parte de este trabajo se llevó a cabo en la primera etapa de circuiteria analógica del registrador. Los pasos que integran esta etapa son:

- 1) Escalar los voltajes $40V_{cd} 60V_{cd}$ a $1.67V_{cd} 2.47V_{cd}$ respectivamente.
- 2) Eliminar transitorios de voltaje en las señales $1.67 \rm V_{cd}$ $2.47 \rm V_{rd}$.
- Detectar los cambios de voltaje de 1.67V_{cd} a 2.47V_{cd} y viceversa.

La segunda etapa del registrador de eventos comienza a partir del receptor del HCPL-2730. En las secciones siguientes hablaremos sobre el funcionamiento del mismo, así como de una compuerta lógica llamada "Or-Exclusiva" y la relación que existe entre ambos.

3.5 UTILIDAD DEL RECEPTOR EN EL HCPL-2730 Y DE LA COMPUERTA OR-EXCLUSIVA PARA SIMULACRO DE EVENTUALIDADES COMO NIVELES LOGICOS DE VOLTAJE

Como hemos estado mencionando, la utilidad de los circuitos integrados digitales es de sumo interés en la solución de problemas complejos. La magnitud de estos es muy diversa, dependiendo de la situación en la que nos encontremos. Sin embargo, debemos señalar que la aplicación más frecuente de estos sistemas radica en la solución de problemas técnicos industriales.

El problema de capturar eventos en un turbogenerador se vuelve complejo y fuera del alcance humano por las siguientes razones:

- Los cambios diferenciales de temperatura, presión y nivel no pueden ser percibidos por una persona.
- 2) Las señales de cada evento que son enviadas por los
- relevadores tienen una duración de milisegundos.
- 3) Los eventos son impredecibles.

Luego, para poder abordar el problema y tratar de plantear una solución en base a sistemas digitales se hace necesario, como primer paso, simular los eventos como señales lógicas de voltaje.

3.5.1 FUNCIONAMIENTO DEL RECEPTOR EN EL HCPL-2730

El receptor es un circuito formado por un diodo D y dos transistores Tl v T2 denominado "Darlington" (Ver fig. 3.5). El diodo receptor D tiene la función de interruptor, es decir, abre 6 ciorra el circuito. Cuando se presenta un evento, el diodo transmisor del HCPL-2730 manda una señal radiante de luz al diodo receptor D. En este momento el circuito se cierra y comienza a fluír una corriente I a través de la resistencia de 33K, originando una cada de tensión en la misma, esto hace que el voltaje de salida V, en el colector del transistor TC sea la diferencia entre los SV de la fuente y la caída de tensión resistiva. Esta diferencia corresponde a un nivel lógico de voltaje alto. O bien, a un estado de "encendido" que puede interpretarse como un 1 logico en los sistemas digitales.

Cuando termina la duración del evento, el diodo transmisor deja de enviar radiación de luz al diodo receptor D. En consecuencia. el circuito se abre y la corriente I deja de fluir a través de la resistencia. Por lo que la señal de salida V, cambia de un nivel lógico de voltaje alto a bajo. En otras palabras, se presenta un cambio de estado a "apagado" que corresponde a un O lógico en los sistemas digitales.




Fig. 3.8 Receptor del HCPL-2738

El siquiente paso a seguir en la simulación de eventos como niveles lógicos de voltaje es la implementación de un circuito lógico de "referencia". Ya que de lo contrario, sería imposible saber cúal fue el "estado inicial" del que partimos. Por ejemplo, si tenemos un estado lógico de 1 en $\rm V_3$ y éste cambia a O. sería lógico pensar que acaba de ocurrir un evento. Sin embargo, esta afirmación es válida siempre y cuando sepamos que el 1 lógico es el estado inicial.

El circuito de referencia utilizado por el registrador de eventos está formado por una compuerta lógica llamada "Or-Exclusiva" que se explicará en la siguiente sección.

3.5.2 LA COMPUERTA OR-EXCLUSIVA COMO CIRCUITO DE REFERENCIA

Una compuerta logica o compuerta binaria es el elemento básico en los sistemas digitales. Opera con el sistema de numeración binario (1 y 0 logicos). Todos los sistemas digitales se construyen urando solo tres compuertas lógicas. A estas compuertas se les conoce con el nombre de AND. OR y NOT. (Ver fig. 3.9). Muchos problemas de logica digital utilizan "combinaciones de compuertas". Uno de ellos, es el que se presenta cuando necesitamos detectar ó sensar un cambio de estado logico. Es decir, de la 0 ó viceversa.

Este problema es típico en un registrador de eventos, ya que necesitamos detectar el cambio de estado en los contactos de un relevador. La solución se ha logrado con la implementación de un "circuito de referencia" usando una combinación especial de compuertas llamada "compuerta Or-Exclusiva" (Ver fig. 5.10). Como podemos observar, este circuito es una simple conexión entre el receptor del HCPL-2730 y la compuerta. El estado logico de referencia viene determinado por la posición del switch.





Fig. 3.9 (a)compuerta AND, (b)compuerta OR, (c)compuerta NOT

Si la posición del switch es "cerrada", tendremos un estado lógico de referencia igual a 1 a la salida de la compuerta cuando el nivel lógico de V, sea de 0. Obviamente, si ocurre un evento, la señal de 0 lógico en V, cambiará a 1 lógico, haciendo qué exista un cambio de estado a la salida de la compuerta de 1 a 0 lógico. En este momento, podemos saber que ha ocurrido un evento. Análogamente, si la posición del switch es "abierta", tendremos un estado lógico de referencia igual a 0 a la salida de la compuerta cuando el nivel lógico de V, sea de 0. Luego, al suceder una eventualidad, la señal de 0 lógico en V, cambiará a 1 lógico, de tal manera que el estado innicial a la salida de la compuerta cambiará de 0 a 1 lógico, indicando la presencia de una eventualidad.

En el registrador de eventos, la posición del switch normalmente se encuentra cerrada (Ver diagramas).

El circuito de referencia es la ultima parte que integra la etapa acondicionadora de señal 2400A-104/AB en el registrador. Los diagramas respectivos se muestran el final del capítulo.

La parte experimental de esta tesis comienza a partir del siguiente capítulo, donde hablaremos sobre un circuito multiplexor analógico diseñado especialmente para servir como interfase entre los 32 niveles logicos de voltaje del registrador vun puerto de entrada al microcontrolador 68HC11E9.








Fig. 3.10 (a)Compuerta Or-Exc. (b)Circulto de referencia sw=1





CAPITULO IV . CONVERTIDOR DIGITAL-ANALOGICO

4.1 GENERALIDADES

Los aparatos telefónicos, son utilizados a diario por millones de personas en todo el mundo. Como sabemos, el modo de operación de un teléfono es muy simple, unicamente oprimimos una serie de teclas y establecemos la comunicación deseada. Si por alguna razón, tenemos la necesidad de cambiar la comunicación, simplemente colgamos y oprimimos nuevamente una serie de teclas diferente a la primera.

El proceso de seleccionar una línea de comunicación telefónica a través de una combinación determinada de teclas puede definirse en electronica como "Multiplexar una señal". Todos los telefónos modernos llevan en su construcción interna circuitos integrados llamados "multiplexores".

Existen muchas otras aplicaciones de los circuitos multiplexores, entre ellos destacan la construcción de interfases para "comunicación digital". Cuando hablamos de comunicación digital, podemos pensar en el intercambio de información entre una computadora y sus periféricos. Por ejemplo, sería imposible enviar información de un teclado a la memoria du na computadora si esta no tuviese un "puerto de comunicación" para recibir los datos. En un puerto se enlazan líneas de comunicación (Ver fig. 4.1), a través de las cuales se genera un flujo de datos.

En muchas ocasiones las líneas de comunicación difieren de la configuración del puerto, es decir, podemos tener 8 líneas de comunicación y nuestro puerto sólo puede admitir 4 de ellas. Para resolver este tipo de problemas se utilizan interfases multiplexoras.




Fig. 4.1 líneas de comunicación entre un teclado y una computadors

4.2 NECESIDAD DE MULTIPLEXAR LOS NÍVELES LOGICOS DE LAS ENENTUALIDADES EN UN TURBOGENERADOR.

Hace algunos años, el registrador de eventos instalado en la sección de ciclo combinado de la central termoeléctrica "Fco. Pérez Ríos", contaba con un controlador identificado con las siglas 2400A-104/AA (Ver fig. 4.2) en comunicación con la etapa acondicionadora de señal 2400A-104/AB descrita en el capítulo anterior. De la figura, podemos apreciar que el número de líneas de comunicación es de 32 (una por cada evento).



Fig. 4.2 Registrador de eventes en la central termoeléctrice hace algunos alios.

Recientemente, el departamento de Control Supervisorio de la central decidió abordar el problema. Esta decisión, basada en un presupuesto económico y experiencia técnica enfocó, la solución a los siguientes puntos:

- Conservar las tarjetas acondicionadoras de señal 2400A-104AB.
- 2)Utilizar un controlador versátil y económico que pudiese suplir las características del 2400A-104/AA ó mejorarlas.
- Utilizar una computadora personal con un programa nuevo para sustituír el programa de prueba"A104AB" en la unidad de procesamiento Mainframe 2400A.

En el punto número 2, aparece el primer problema. Si nosotros cambiamos de controlador, las características tecnicas de éste pueden ser iguales ó mejores al primero, pero las líneas de comunicación no son las mismas. Entonces, para poder llevar a cabo este punto se hace necesario diseñar un circuito multiplexor (Ver fig. 4.3), que pueda resolver el problema de comunicación entre las 32 lineas a la salida del acondicionador y las 2º líneas de entrada al nuevo controlador.



4.3 NECESIDAD DE UTILIZAR UN CONVERTIDOR DIGITAL-ANALOGICO PARA TRANSMISION DE SERALES

En electrónica, existen multiplexores digitales y analógicos. Como su nombre lo indica, los primeros manejan datos digitales y los segundos datos analógicos. Los multiplexores constan principalmente de tres partes (Ver fig. 4.4), un circuito de líneas de entrada, una línea de salida y líneas de selección.




Fig. 4.4 Circuito multiplexor digital

Los multiplexores no pueden transferir un dato en la línea de salida si no se indica en las líneas de selección cual de todos 108 que conforman las líneas de entrada es el que va a ser transferido. Esto implica, diseñar un "circuito digital de selección" que se ajuste a nuestras necesidades. Más aún. si la transferencia de datos debe hacerse en milesimas de segundo al puerto de entrada en un controlador, el circuito digital de selección debe ser lo suficientemente rápido para evitar perdidas información. En este caso, podría utilizarse como circuito selector, las lineas en un puerto de salida del mismo controlador previamente programado, es decir, mediante el uso de software (logica programada) llevar a cabo la selección (Ver fig.4.5). Sin embardo, esto implicaria utilizar "memoria extra" controlador, que por lo general es reducida. Existen circuitos integrados de memoria que pueden ser adaptados a controladores para ampliar las capacidades de software de los mismos. Fero esta lalternativa debe ser considerada len casos muy necesarios.

Sin embargo, el punto numero 2de la solución blanteada por el departamento de control supervisorio, nos permite utilizar un controlador versatil y economico. En la actualidad, los controladores que cumplen con estas caracteristicas son los "microcontroladores". Estos circuitos integrados, se han perfeccionado mucho, en tal magnitud, que podemos afirmar que son computadoras del tameño de un "chip".

Gracias a las capacidades que ofrecen los microcontroladores



en día. se hace posible utilizar un convertidor digitalhacer la transmisión de datos (Ver analógico para fig.4.6). la analógica que llega al puerto de entrada en **61** microcontrolador, tiene una representación única como información digital en las líneas de salida del convertidor A/D (Analógico-Digital) interno. Esta relación entre ambos tipos de datos recibe el nombre de "resolución" y su valor depende del fabricante.

Luego. la implementación de una transmisión de datos con ayuda de un convertidor D/A se reduce simplemente a buscar la resolución apropiada.

Todo convertidor, necesita ser alimentado por una fuente de poder. Esto representa una desventaja cuando deseamos implementa la transmisión de datos, ya que se presenta "ruido" en la señal analogica de salida generado por la fuente. En la práctica, esta distorsión nos indicaría la aparición de eventos irreales, pero serían facilmente reconocidos como tales por su naturaleza.




Fig. 4.6 Transmisión de datos a través de un convertidor D/A

En el mercado, existe una gran variedad de convertidores D/A que pueden servir para implementar una transmisión de datos. El componente utilizado en esta tesis, fue el circuito integrado

"DAC-08", que es un convertidor D/A (Digital-Analógico) de 8 bits En la siguiente sección hablaremos sobre el funcionamiento de este componente.

4.4 CONVERTIDOR DIGITAL-ANALOGICO

En la sección anterior, se mencionó la forma de implementar transmisión de datos con el uso de convertidores D/A. El convertidor utilizado en la experimentación de este proyecto, es un circuito integrado laamado "DAC-08" encapsulado en un empaque doble de 16 terminales (Ver fig. 4.7). Debemos señalar que cualquier convertidor D/A puede servir para éste propósito, siempre y cuando pueda ser ajustado a las características de operación del convertidor A/D interno. Todos los convertidores pueden ser ajustados para operar con un factor de conversión llamado "resolución". Esta cantidad, es la razón matemática que existe entre el valor de la señal analógica de salida y el valor decimal equivalente de la información digital de entrada a un convertidor. Por ejemplo, si los datos digitales de entrada en el circuito de la figura 4.7 son 11010110, o bien 21410 y la señal analògica de voltaje es de 5 V_{cd} , entonces el factor de resolución sería de 23.4 $\times 10^{-3}$. Este número esta determinado por el fabricante en los convertidores D/A internos, pero en los convertidores A/D existentes en el mercado, pueden ser ajustados a una resolución determinada según las necesidades personales.




Fig. 4.7 Convertidor Digital-Analógico

En esta tesig, el convertidor DAC-08 se ajustó a una resolución de 20x10³. Por las razones antes mencionadas. Para lograr este factor de conversión fue necesario lo siguiente:

1)Construir una fuente regulada de voltaje para obtener los valores de $+15V_{cd}$ $-15V_{cd}$, $+20V_{cd}$ y $+5V_{cd}$ en la alimentación del DAC-08

2) Armar 3 circuitos similares más, para la simulación de 32 eventos como niveles lógicos de voltaje.

4.5 RESULTADOS OBTENIDOS EN LA EXPERIMENTACION CON EL DAC-OS

En la sección 4.3, se habló sobre los efectos de "ruido" emitidos por la fuente de alimentación al convertidor D/A. Durante la experimentación en este proyecto, las fluctuaciones se presentaron en los bits de menos peso. Por ejemplo, si la información digital a la entrada del DAC-08 a ser transmitida era de 11010101, la salida del convertidor A/D registraba 1101011; como información recibida. Si la señal de entrada se cambiaba a 11010110, entonces obteniamos 11010111; en el convertidor. Este tipo de resultados, siguen siendo de utilidad, siempre y cuando el número binario de entrada forme parte del número binario a la salida, como en los casos previamente citados. En caso contrario, si los números binarios a la salida del convertidor se hubiesen registrado como 11010110, esta información sería de utilidad en un 90% para nuestros propositos, puesto que la eventualidad no registrada en el bit 20 tendria que ser averiguada personalmente en campo.

La parte experimental con Hardware se concluye con este capítulo. En los siguientes capítulos hablaremos acerca de la experimentación con software, donde manejamos programación de bajo y alto nivel, comenzaremos con lenguaje ensamblador, por lo que se hace necesario hablar previamente de las características técnicas del dispositivo a programarse.

CAPITULO V. EL MICROCONTROLADOR 68HC11 Y EL PUERTO E

5.1 GENERALIDADES

En la sección 4.3 del capitulo anterior, se habló de las capacidades que ofrece un microcontrolador moderno para poder implementar una transferencia de información con convertidores.

Hablar sobre microcontroladores seria muy extenso, ya que en la actualidad, existen varios fabricantes y múltiples modelos diferentes de chips. Mas aun, no es posible en un solo libro de texto cubrir todo lo referente a un microcontrolador en particular. En esta tesis, mencionaremos las características mas generales y destacaremos las caracidades mas atractivas que se utilizaron en este proyecto con el microcontrolador 68HC11E9 de MOTOROLA.

5.1.1 ¿QUE ES UN MICROCONTROLADOR?

Cuando se vió la necesidad de realizar un gran número de operaciones aritméticas y lógicas a gran velocidad, surgió la primera computadora en el mundo, utilizando la tecnología de la época. Lo que dió lugar a la primera generación de computadoras.

Gracias a los avances tecnologicos, las computadoras fueron perfeccionandose cada dia mas, su tamaño se reducia gradualmente

y se incrementaba su capacidad. La libre competencia en el mercado no se hizo esperar, surgieron muchos modelos de computadoras y diversos fabricantes. Entonces, a través de la historia se fueron clasificando las computadoras de acuerdo a sus características técnicas en generaciones distintas. En la actualidad, nos encontramos en una generación muy avanzada de computadoras y la evolución en este campo sigue teniendo lugar en diversas partes del mundo a gran escala. Parte de este desarrollo técnico, ha dado lugar a la aparición de los "microcontroladores" en el mercado.

que una computadora, Al iqual un microcontrolador realizar operaciones aritméticas y lógicas a gran velocidad. tiene los elementos básicos que integran una computadora (Ver que son. microprocesador, memoria y unidades de entrada/salida. La diferencia entre ambos, radica en su tamaño y capacidad. La mayoría de nosotros conocemos las dimensiones de una computadora personal. Un microcontrolador es tan pequeño, que puede ser alojado en una tarjeta electrónica de 17x8 centímetros con todo el hardware necesario para su uso. Sin embargo, un microcontrolador no puede sustituir a una computadora en capacidad. Un microcontrolador se invento con la finalidad de ser programado e instalado en algun sistema de control. En actualidad. podemos encontrar microcontroladores "ordenadores de lazo" (loop command), utilizados en el diseño de de control en las centrales termoeléctricas. también en invección electrónica de combustible" propios de automoviles sofisticados, así como "registradores de secuencia" en diversos sistemas electronicos, etc.




Fig. 5.1 Argultectura de un microcontrolador

5.1.2 ¿COMO FUNCIONA UN MICROCONTROLADOR?

En la sección anterior, se mencionaron las partes principales de un microcontrolador, sus características físicas y se hizo una analogia con el funcionamiento de una computadora.

Debemos señalar, que un microcontrolador *no es una*

computadora y tampoco puede realizar las funciones de esta. Pero las operaciones que realizan ambos son muy parecidas, así como el funcionamiento de sus mecanismos internos. En la siguiente tabla podemos apreciar algunas de éstas similitudes.

FUNCION	COMPUTADORA	MICROCONTROLADOR			
Operaciones aritméticas y lógicas	Unidad aritmética y lógica CPU	Unidad aritmética y lógica CPU			
Almacenamiento de la información	Memoria RAM. ROM	Memoria RAM, ROM y EEPROM			
Entrada de información	Teclado, lápiz óptico	Teclado (Con el uso de un ensamblador)			
Presentación de la información interna	Impresora, monitor	Impresora, monitor (Con interfase a un programa en lenguaje de alto nivel)			
Comunicación entre usuario y la CPU	Intérprete de comandos	Intérprete de comandos			
Comunicación con dispositivos digitales	Puertos serie y paralelos	Puertos bidireccionales de 8 a 16 bits			

La mayoría de nosotros hemos utilizado una computadora, o por lo menos hemos visto lo que otras personas realizan con ella. Las tareas que se pueden realizar hoy en día con una PC son muy diversas, pero la forma de trabajar de esta siempre es la misma. Es decir, realiza lo siguiente:

- 1) Recibe información externa.
- 2) Procesa la información.
- 3) Devuelve resultados.

Los microcontroladores trabajan exactamente igual, y su area de trabajo ha sido enfocada a la solución de problemas electronicos. Es decir, ya no se hace necesario "tener conectada" una computadora y estar utilizando su hardware interno para implementación de "procesos digitales".

información que recibe un microcontrolador, es un "conjunto de instrucciones" que le indican una tarea específica a realizar. Cada instruccion, es almacenada en un lugar único en la memoria interna del microcontrolador. Posteriormente, cada una de ellas pasa a ser procesada por una "unidad logica y aritmetica" dentro del CPU. Una vez concluido el procesamiento de una instrucción, el microcontrolador realiza lo indicado por esta. El procedimiento . se repite una y otra vez hasta que todas instrucciones hayan sido procesadas y ejecutadas.

Los resultados devueltos, pueden observarse en un monitor de computadora.

5.2 EL MICROCONTROLADOR 68HC11

Este microcontrolador. es un "circuito integrado" que contiene muchos dispositivos de "entrada/salida"y varios tipos de memoria que podemos programar. Si requerimos más dispositivos, podemos hacer una expansión de hardware fácilmente.

Se cuenta con una capacidad de 12 Kilo Bytes en ROM y 512

Bytes en RAM (Ver fig. 5.2), todos los dispositivos de entrada/salida que observamos, pueden ser utilizados en el modo de operación A. Este modo, se conoce también como "simple". En el modo B o "expandido", algunos dispositivos no pueden utilizarse. algunas direcciones internas ocupan las líneas de entrada/salida. E:1 CPU puede ejecutar un máximo de instrucciones para control de datos, direcciones y líneas entrada/salida. Los dispositivos de "comunicación serial" SPI nos permiten establecer comunicación con una computadora presentación de resultados, así como de poder utilizar el "intérprete de comandos" del microcontrolador. Los 512 Bytes en presentación de resultados, así permiten almecenar las instrucciones del programa nos diseñado, en algunas ocasiones este espacio de memoria no es suficiente para nuestra aplicación. y se hace necesario utilizar comandos del intérprete para mover instrucciones a Podemos establecer v controlar de memoria. comunicaciones con dispositivos externos a través de la interfase SPI. Estas conexiones externas, se llevan a cabo en los puertos paralelos de entrada/salida A. B. C. D y E. El "Timer System". permite medir intervalos de tiempo, controlar el tiempo de señales de salida, medir fácilmente las RPM de un motor, generar pulsos de salida con mucha exactitud, etc. Podemos conectar sensores, muchos tipos de interfases y circuitos analógicos al puerto E. ya que una de las capacidades del microcontrolador nos permite utilizar este puerto como sensor de voltaie.




Fig. 5.2 Microcontrolador 68HC11

5.3 SISTEMA DE CONTROL DEL CONVERTIDOR A/D EN EL PUERTO E

Cuando programamos cualquier dispositivo entrada/salida en el 68HC11E9, activamos internamente un "sistema de control" propio del dispositivo.

El "sensor de voltaje", en el puerto E del 68HC11E9, es un dispositivo controlado por un sistema de "lazo cerrado" (Ver fig. 5.3). Inicialmente, el registro D/A tiene un voltaje de referencia $V_{\rm rel}$ igual a la mitad del voltaje maximo de conversion $V_{\rm ax}$. El comparador. resta un voltaje desconocido $V_{\rm c}$ (voltaje de entrada al puerto) del voltaje de referencia, si el resultado de la operación es negativo, significa que $V_{\rm c}$ es mayor que $V_{\rm rel}$ luego, el controlador comienza a incrementar el valor de $V_{\rm rel}$ con un factor geometrico de $(V_{\rm ax}-V_{\rm rel})$ (1/ $Z^{\rm rl}$) hasta que el resultado de la resta en el comparador sea positivo, en este momento el valor de voltaje en el registro D/A se convierte en la salida digital.

Si el resultado de la resta entre el voltaje de referencia inicial y el voltaje desconocido es positivo, significa que V, es menor que V, el luego, el controlador comienza a decrementar el valor de V, el con un factor geometrico de V, el luego, el controlador comienza a decrementar el valor de V, el con un factor geometrico de V, el luego, en este momento, el valor de voltaje en el registro D/A se toma como referencia V, el valor de voltaje en el registro D/A se toma como incrementos geometricos (V, el v, el luego, el v, el v,




Fig. 5.3 "sensor de voltaje" en el puerto E

Como podemos darnos cuenta, se requiere un tiempo minimo necesario para convertir el nivel de voltaje en la entrada. Por esta razon, el 65HC11E9 cuenta con un retenedor interno (Ver fig.

5.4) para asegurar una conversión correcta. Este tiempo de conversión, se ha calculado con un valor aproximado de 64_{18} .




Fig. 5.4 "retenedor" de señales analógicas en el puerto E

5.4 LOS REGISTROS EN EL MICROCONTROLADOR 68HC11

la ejecución de cualquier algoritmo microprocesador o microcontrolador, se llevan a cabo operaciones de almacenamiento y lectura de números binarios. Los cuales, son almacenados por un conjunto de "flip-flops". Un flip-flop es la "unidad minima" de memoria en los sistemas digitales, esto significa, que tienen la capacidad de almacenar un bit información. El flip-flop más común en los sistemas digitales el "tipo D" (Ver fig.5.5), el cual cambia su estado de salida "Y" por una señal de entrada "D" cada vez que recibe un "pulso de reloj". Si diseñamos un "circuito sincrono" con dos o mas flip-flops, podemos almacenar un conjunto de bits que nos representaran un número binario (Ver fig. 5.6). Un circuito de este tipo, se conoce como "registro". En un microcontrolador, los registros pueden transferir su información en forma paralela. serial o retenerla si el "control" en una parte de hardware del microcontrolador depende de la misma.




Fig. 5.5 Table de funcionamiento del "filo-flop D"




Fig. 5.6 Flegistre de cuatre bits, X=8 é 1 légices

Los registros, pueden representarse con simbologías muy diversas, dependiendo de los detalles a ilustrar. Por ejemplo, si deseamos mostrar en un diagrama electrónico la presencia de un registro, lo podemos hacer mediante la interconexión de pequeñas fig. 5.7(a)) simulando los flip-flops. Si caias (Ver información binaria tiene a su cargo el control de circuitería interna, es aconsejable mostrar el estado de los flip-flops (Ver 5.7 (b))con unos y ceros. Cuando deseamos ilustrar las operaciones transferencia o almacenamiento de una instrucción mnemonica, se utiliza la notación más común. donde el contenido del registro, se indica con un número hexadecimal (Ver. fig.5.7 (c)), finalmente, si deseamos explicar una operación de corrimiento ó transferencia paralela en un registro, hacemos uso de flechas para indicar el flujo de información (Ver fig. 5.7 (d)).




Fig. 5.7 Simbología utilizada para representar un registro

5.4.1 REGISTROS DEL MICROPROCESADOR EN EL 68HC11E9

Las operaciones de almacenamiento.transferencia, aritméticas, salto y decisión son ejecutadas por el CPU (microprocesador) del 68HC11E9. Como sabamos, la arquitectura básica de cualquier microprocesador consta de tres partes principales:

- 1) Sistema de control en direcciones, datos y señales.
- Unidad lógica y aritmética.
- 3) Registros.

En esta estructura, existe un conjunto de lineas donde se intercambian datos entre la unidad lógica y los registros. De lo contrario, no sería posible llevar a cabo la ejecución de las instrucciones. El CPU en el microcontrolador 68HC11 tiene seis registros en su arquitectura (Ver fig. 5.8), cinco de ellos pueden almacenar datos de 16 bits y uno se encarga de controlar el estado de las "banderas". El registro D puede utilizarse por separado. Es decir, como dos registros de 8 bits independientes A y B para manipulación de datos. Los registros X y Y se utilizan generalmente para almacenamiento de direcciones. Cuando un programación requiere el uso del "Stack", algoritmo de e ì registro SP es utilizado para llevar a cabo direccionamientos indexados. El registro PC almacena el valor de las direcciones enla memoria EEPROM. El contenido de este registro varía de acuerdo a la ejecución del algoritmo. El registro CCR (Condition Code Register) recibe señales que dependen de la ejecución de cada una de las instrucciones, la logica de interrupción y muchas instrucciones de salto dependen de las condiciones presentadas en este registro.




Fig. 5.8 Registros del CPU en el 68HC11E9

5.5 LA MEMORIA EN EL MICROCONTROLADOR 68HC11

Una memoria, es un dispositivo que puede almacenar números binarios por medio de señales digitales provenientes de un circuito electrónico. a través de un alambrado físico externo, o por la acción de instrumentos que sean capaces de generar campos eléctricos y magnéticos. Podemos definir a una memoria como un "conjunto de registros" hechos con filp-flops. El acceso a los registros, se hace de manera secuencial, por lo que cada uno tiene un número llamado "direccion" que lo identifica dentro del hardware de la memoria. Toda memoria en un microcontrolador interactúa con otros dispositivos. Esta interacción, puede lograrse con cuatro señales digitales que controlan el flujo de información al chip (Ver fig. 5.9), éstas señales son:

- 1) Bus de direcciones.
- 2) Bus de datos.
- 3) Linea de lectura/escritura.
- 4) Señal de reloj.

El Bus de direcciones, es un grupo de lineas de entrada a la memoria, en donde se lleva a cabo una "selección" de registros. El Bus de datos, es un grupo de líneas entrada/salida en donde los números binarios son leidos é accesados a la memoria de acuerdo con el registro previamente seleccionado. Si algún dispositivo, en comunicación con la memoria va a realizar una operación, la línea de lectura/escritura indicara la naturaleza de ésta. El pulso de reloj. Se encarga de activar al chip de memoria cada vez que se va realizar una transferencia.

Los registros que integran una memoria, pueden representarse como un conjunto de "bloques" unidos entre sí, formando una "pila"(memoria), como se muestra en la figura 5.10, cada bloque contiene un "numero hexaderimal" de 8 bits. Este número, nos representa el dato contenido en un registro de la memoria. El número que identifica cada registro dirección) es un numero hexadecimal de lá bits que se encuentra a la izquierda de cada bloque.




Fig. 5.9 Interacción de una memoria con dispositivos



Fig. 5.18 Representación simbólica de una memoria

5.6 PROGRAMACION DE DISPOSITIVOS ENTRADA/SALIDA

Cuando deseamos utilizar algún dispositivo de entrada/salida en el microcontrolador, necesitamos conocer los registros que "controlan su hardware". Estos registros de control, nos permiten habilitar y configurar cada dispositivo para que funcione de una manera específica. En condiciones normales (condiciones de reset), los registros de control se encuentran ubicados en las directiones 1000 a 103F en el espaçio de memoria del microcontrolador (Ver fig. 5.11). Si deseamos cambiar su posición en la pila, podemos hacer uso del registro INIT, el cual intercambia las direcciones de la memoria RAM con las direcciones de los registros.

En el apéndice B, pueden consultarse direcciones, bits y nombres de los 64 registros en el 68HC11E9.



Fig. 5.11 Espacio de memoria en el 68HC11

En ésta tesis utilizamos los siguientes:

- 1) El registro TMSK2 del dispositivo "Contador de 16 bits"
- 2) El registro TFLG2 del dispositivo "Interrupción de reloj"
- 3) El registro ADCTL del dispositivo "Sensor de voltaje"

- 4) El registro OPTION del dispositivo "Sensor de voltaje"
- 5) Los registros ADRX del dispositivo "Sensor de voltaje"

El TMSK2 controla la velocidad de conteo del dispositivo. Es decir, el contador de 16 bits puede incrementar el valor de sus registros de 0000 a FFFF a razones de 32.77,131.1.262.1, y 524.3 milésimas de segundo, según lo indique el registro TMSK2.

Por ejemplo, si deseamos que el 68HC11E9 "realice una tarea determinada" cada 32.77 milésimas de segundo, hacemos que los bits de control TOI. PRI y PRO sean igual a 1.0 y 0 lógicos en el registro de control (Ver fig. 5.12(a)) respectivamente, mediante las instrucciones:

LDAA 4880 STAA TMSK2

El contador alcanzará su valor máximo en 32.77 ms . es decir el valor de FFFF, entonces enviará una señal al registro TFLG2. la cual, podra ser detectada como un cambio de estado de l a 0 lógico en el bit TOF del registro (Ver fig. 5.12(b)). Para probar el estado de este bit, se utiliza una instruccion de 4 bytes con el siguiente formato:

etiqueta BRCLR O.X.mascara.saito

en donde etiqueta, es la primera linea (Interrupt Vector) de un segmento de programa en ROM llamado "rutina de interrupcion". O bien, la tarea que deseamos realizar a los 32.77 ms. Esta rutina, se ejecuta solamente cuando se ha presentado la señal en el registro, es decir, cuando su valor cambia de IXXXXXXX a OXXXXXXX, este cambio de estado es posible conocerlo mediante el segmento de instruccion BRCLR O,X, mascara, en donde O,X nos representa la direccion del registro TFLG2 y mascara tiene el valor hexadecimal de 80. En caso de no existir ningun cambio de estado. La rutina de interrupcion en ROM sera ignorada y la ejecucion passara al espacio de memoria en EEPROM indicado por la etiqueta salto.




Fig. 5.12 Bits de control en los registros TMSK2 y 1FLG2

Si utilizamos el sensor de voltaje en el 68HC11E9, para capturar señales analógicas de dispositivos externos conectados al puerto E. Debemos, encender el sistema A/D colocando un l lógico en el bit de control ADPU (Ver fig. 5.13 (a)) del registro OPTION como sique:

LDAA #\$80 STAA OPTION

Además, podemos indicarle a nuestro dispositivo, que trabaje de manera contínua sensando cuatro señales analógicas en los bits más bajos del puerto, colocando un 1 lógico en los bits SCAN. MULT y un 0 lógico en los bits CC y CB en el registro de control ADCTL (Ver fig. 5.13 (b)) con las siguientes instrucciones:

LDAA #830 STAA ADCTL

Para asegurar un valor correcto de conversión, es aconsejable generar un "retardo" de $64_{\rm ms}$, mediante el software:

LDAB #\$1A RETA DECB BNE RETA

Cada lectura de voltaje, en los bits 0-3 (bits mas bajos) del puerto, tendran un equivalente binario de 8 bits de acuerdo con una resolución de 20mV/bit. Estos numeros binarios, se almacenaran de manera contínua en los registros ADR1, ADR2.ADR3 y ADR4 respectivamente.



fel

CCF SCAN MULTI CO. \$1000 CA Selections - Selecciona el el modo de nibble superior 101 operación ó inferior en el 0=mode simple puerto E 1=modo múltiple 00-bits 0-3 Controla el No. de 01=bits 4-/ conversiones 0=4 conversiones y se detiene 1.-Convicte continuamente

Fig. 5.13 Bits de control en los registros OPTION y ADCTL

CAPITULO VI. DISERO DEL PROGRAMA PARA CAPTURA DE EVENTOS EN EL MICROCONTROLADOR 68HC11E9

6.1 GENERALIDADES

El problema de "capturar eventos", como la mayoría de los problemas electronicos, tiene un grado de dificultad relativa, es decir, depende de nuestra imaginacion, y del hardware, o software que tengamos a nuestra disposición.

Para introducirnos al concepto del mismo, comenzaremos por describir la solución que inicialmente se había logrado con el controlador 2400A-104/AA del registrador patentado por Jhon Fluke MFG. CO. INC. y el alcance de su metodología.

Una vez que tengamos en mente el concepto básico, hablaremos sobre el método de solución obtenido en este proyecto con el 68HC:1E9 y las ventajas que presenta utilizar un microcontrolador de estas características.

6.1.1 LOUE SIGNIFICA CAPTURAR UN EVENTO EN TERMINOS DIGITALES?

En términos digitales, capturar un evento se define como la acción de "registrar la aparición de un estado lógico" en un "momento determinado". Para ilustrar esto, supengamos que tenemos un número binario igual a 11011011, grabado como dato en una localidad de un chip de memoria. Si pór alguna razon desconocida, este dato sufre un cambio en alguno de sus bits, es decir a 11010011, entonces podemos decir que el "cuarto bit" en nuestro dato "cambió de la 0" lógico. Posteriormente, si por otra causa desconocida se produce un nuevo cambio de estado como 11110011, podemos afirmar que el "sexto bit" "cambió de 0 a 1" lógico. Si las causas desconocidas continúan presentandose, y nuestro dato sigue cambiando, entonces se produciran más números binarios y mas afirmaciones.

Ahora, supengamos que despues de N causas desconocidas nuestro dato deja de presentar cambios. Entonces, tendriamos un registro de N numeros binarios y N afirmaciones. Por lo tanto, podriamos decir que hicimos una "captura de N eventos".

6.1.2 NECESIDAD DE UTILIZAR UN CHIP DE MEMORIA PARA LA CAPTURA DE UN EVENTO

Come hemos visto. La accion de "tedistrar un evento" es equivalente a "escribir un numero finario", donde cada evento es representado por un bit de dicho numero. En sistemas digitales, el unico dispositivo que nos sirve pora alhacenar numeros binarios es un "chip de memoria". Luedo esta debe interactuar con dispositivos externos "registradores de extencia" para que la información que vava a ser accesada a la misma, pueda ser considerada como una secuencia o contine de eventos.

6.1.3 FUNCIONAMIENTO DEL CONTROLADOR 2400A-104/AA

El controlador 2400A-104/AA, fue diseñado especialmente para captura, 32 eventos, es parte de una patente adquirida por la Comisión Federal de Electricidad en el año de 1981. Actualmente, no se encuentra en funcionamiento. En esta tesis, únicamente será expuesto el concepto básico sobre el cual se basó la construcción de esta patente, con la finalidad de mostrar al lector lo que significa "capturar un evento" con sistemas digitales.

Este controlador, es una tarjeta electrónica con dimensiones físicas de 19.5x 35 centímetros. (Ver diagramas) en donde se encuentran alojados chips lógicos como son compuertas, flip-flops, buffers de tercer estado y una "memoria" entre otros.

Esta circuitería, se agrupa en cuatro bloques principales (Ver fig. 6.1) que son:

- 1) Buffers de entrada.
- 2) Cristal oscilador.
- 3) Hardware registrador de secuencia.
- 4) Chip de memoria.





Fig. 6.1 Controllador 2400A-104/AA

El Hardware registrador de secuencia, está formado a su vez por seis componentes interconectados entre si (Ver fig. 6.2) que son:

- a) Circuito M.T.S. (Multiple Trigger Suppression).
- b) Circuito selector de M.T.S.
- c) Compuerta OR habilitadora de memoria.
- d) Circuito selector de datos.
 e) Contador de direcciones.

En este circuito, el MTS se encarda de llevar a cabo el Treconocimiento de ocho eventico", cada vez que uno de los ocho eventos es "reconocido", se envia una señal de entreda a la compuerta OR., que a su vol. se encarda de activar al chip de memoria RAM con su salida. Esto sucede siembre que la compuerta recibe una señal de entrada croveniente de cualquiera de los cuatro MTS. Luego, el circuito selector de datos determina una combinación biarria unica para representar el evento como un



"dato" en función del MTS que lo reconoció y le asigna una "localidad de memoria" tomada del contador de direcciones. Posteriormente, se graba el dato y dirección en la memoria RAM.




Fig. 6.2 Registrador de accuencias en el 2400-104AA

Como podemos darnos cuenta, el circuuito MTS es el componente, principal en la tarjeta, ya que el funcionamiento del resto de la circuiteria depende del "reconocimiento" que lleva a cabo este dispositivo.

Los componentes que integran à un MTS, son dos registros sincronos y tres compuertas lógicas (Ver figura 6.3). En este diagrama, podemos apreciar el concepto de "reconocer un evento". En este Los datos datos paralelos a la entrada del registro UD, son transmitidos en forma serial al registro UB, el qual, lleva a cabo un corrimiento interno de los datos seriales de izquierda a deracha. Esta rotacion, produce distintas senales de salida en el inversor, los quales, se multiplican con el dato paralelo en transmision (señal presente en la salida Q del registro UD) Debido a la sincronia de ambos registros. Via la presencia de la compuerta OE. la señal de entrada en la compuerta. AND producida per la salida del inversor, sera en todo momento la "negación del estado interior del date paralelo a transmitirse". Luego, si el estdo de este dato no ha cambiado, obviamente la compuerta AND no hara "reconceimiento" alguno. En otras palabras una vez que havan sido reconocidos los locho bits en la entrada del registro UT. No habia senal de salida en la compuerta AND a menos que

signo de escasa las camble su estado logico.

La ceda: en la linea E (Chip Enable) del registro UD, se encarda de habilitar este componente. Esta señal de control, está a cargo del "Selector Cycler" mostrado en la figura anterior.

La señal en la linéa Pl (Load), se encarga de llevar una cuenta binaria de 000 a 111 para enviar cada dato caraleio en forma serial a una razon de $4_{\rm ma}$.




Fig. 6.3 Reconocimiento de eventos con un MTS

6.2 SIMULACION DE UN MTS CON EL MICROCONTROLADOR

Como hemos visto, un circuito MTS es el dispositivo basico en el hardware registrador de secuencia. Si existe la posibilidad de simular el funcionamiento de un dispositivo de esta naturaleza con algun algoritmo en el microcontrolador, entonces el hardware registrador de secuencia, también podra ser simulado. Y por lo tanto, la tarjeta electrónica 24004-104/AA del controlador ser simulada por un programa completo en el microcontrolador 68HCIIES.

6.2.1 CARACTERISTICAS DE UN CIRCUITO MTS

La caracteristica principal de un circuito MTS, radica en la capacidad de "efecturar operaciones aritmeticas en forma serial, a partir de un dato peralelo". Es decir, puede multiulicar o sumai los bits de un Byre con algun otro bit que no forma parte del byte y enviar do bit de resultado. Esta capacidad, represento una ventaja en el reconocimiento de un evento, pues si deseamos hacer un registro en RAM, unicamente asignamos al bit de resultado uno dirección.

6.2.3 CARACTERISTICAS DEL SOFTWARE Y SIMULACION DE UN MTS

Si los bits de un dato paralelo, se enquentran en algun registro del GeHCIIES, "no bueden ser multiplicados o sumados en forma serval". Forque todas las oberaciones aritmeticas en software bueden ablicarse unicamente a un Byte, y no a los bits que lo integrao. Luedo, el reconocimiento de un evento resulta ser un proceso un noco commiticado, pero no imposible.

Luego, / Jomo simular a un dispositivo con las caracteristicas del MTS con lei software del 68HC11?.

A lo largo de este capitulo, hemos estado habiando sobre

"reconocer un evento", pero no hemos definido con toda precisión lo que significa en términos digitales. La definición, es muy simple: "detectar el cambio de estado lógico en alguno(s) de los N bits en un número binario D." El circuito MTS, lo hacía multiplicando el complemento del bit N del estado anterior, con el bit N del estado actual.

En software, esto se implementó multiplicando el complemento del número D por los N números 2^k , donde K=0,1,...N-1.

6.2.4 SUBRUTINA SIMULADORA DEL MTS

Esta subrutina, es parte de todo un programa creado para la simulación con software de las funciones hardware en el controlador 2400A-104/AA. Debemos señalar, que este programa, no sólo simula al controlador para su remplazo, sino tambien posee algunas otras características interesantes que mencionaremos posteriormente.

La subrutina simuladora del MTS, se ha nombrado como ALARM. la cual. recibe un número Z representado por una variable denominada MASK y el valor K+1 en la variable CONT:

ALARM LDAA MASK PSHA LDAB CONT PSHB TSX

Posteriormente, toma lectura del número D en el puerto asociado al dispositivo entrada/salida. En este caso, utilizamos el sensor de voltaje asociado a los puertos ADR1, ADR2, ADR3 Y ADR4 con direcciones 1031, 1032, 1033 y 1034 respectivamente. Cualquiera de estas direcciones, están representadas por la variable PUERTO:

LDY PUERTO BIT LDAA 0.Y

Luego, se realizan K multiplicaciones entre el complemento del numero D y los numeros 2^h hasta reconocer el evento N:

COMA ANDA 1,X DEC 0,X CMPA #0 BEO PASO LSR 1,X BRA BIT

Una vez que se ha logrado reconocer un evento, el numero K+1 representado por CONT es utilizado para generar una clave ascii que sero duardada en la memoria RAM del 58HC11E9, Las diferentes claves, son almacenados en una variable llamada ASCII.

PASO LDAN C.X

TAO CONT 060 ADDA NOCAM STA ASCII

En seguida, se verifica si todavía puede haber la posibilidad de reconocer algunos eventos más en el registro, o si el evento que acaba de reconocerse a sido el último:


LSR 1.X LDAA 1.X CMPA #0

En caso de no haber posibilidad de reconocer un evento más, preparamos la variable PUERTO para hacer un nuevo reconocimiento de eventos en un registro diferente. Así mismo, hacemos que CONT sea igual a cero, para poder inicializarla nuevamente al valor K+1 en una subrutina llamada CONTROL que se encuentra al inicio del programa.

BNE MISMO INC PUERTO+1 LSR O.X LDAA O.X STAA CONT

En caso contrario, si todavía tenemos que continuar haciendo reconocimiento de eventos en el registro, procedemos a salvar el valor de 2^{h} en MASK, antes de salir de nuestra subrutina.

MISMO STAA MASK JSR MENSAJ PULB PULA RTS



A CONTRACT OF STREET AND ADDRESS OF STREET

6.3 SIMULACION DEL HARDWARE REGISTRADOR DE SECUENCIAS

En las primeras secciones de este capitulo, se hablo sobre el funcionamiento de esta circuiteria. El objetivo principal, de este hardware, es "asignar una dirección única en el rango de 00000 a 11111 al evento N reconocido por cualquiera de los cuatro circuitos MTS y almacenar la información en RAM".

En nuestro programa, nombramos MENSAJ a la subrutina encargada de registrar en memoria RAM el evento N reconocido por

la subrutina ALARM.

El "Contador de direcciones", es representado por una variable llamada DIREC. Esta variable, es inicializada con la dirección 0121 en RAM:

MENSAJ LDY DIREC

CPY #0 BNE LECT LDY #\$0121

En seguida, procedemos a verificar el tipo de dato que nos envía la subrutina XLARM. Es decir. si no hay reconocimiento, no hay ejecución de MENSAJ, Por otra barte, si el reconocimiento sucedió en el "último bit" (00000001;) de algun puerto, procedemos a restaurar la dirección del "Selector de MTS" simulado por la veriable PUERTO, Esto se debe, a que el incremento en esta variable depende del valor en el exponente dei número 2º, pero la clave del evento reconocido es tunción del número Xº. pero tanto, cuando Kº0, PUERTO-PUERTO+1, beno si el evento 00000001; estuvo presente en algún puerto. MENSAJ no podra escribirlo porque el valor de PUERTO ha cambiado. Entences, hacemos el siguiente ajuste:

LECT LDAA ASCII
CMPA *\$30
BEQ NADA
CMPA *\$31
BNE NORM
LDX PUERTO
DEX
BRA ULTIM

El circuito "Selector de dotos", associa una dirección en el cango de 00000 a 1911 pronorcionada por el contador de direcciones con el evento indicado non el selector de MTS. Posteriormente, el selector de docos envia esta información a la memoria RAM para su registro.

Nuestra subrutina MENSAJ, de acueldo si valor de PUERTO, asigna cualquuiera de las claves Br. 85..... B8. Dr.D2....D8. Ft.F1.....F8 v F1.P2.....CA al evento v luego se registran en la memoria BAM a partir de la localidad indicada por la variable DIREC. como se muestra a contanuación:

NORM LDX PUERTO

ULTIM	CPX BNE LDX	#\$1031 COND2 #\$0104
	JSR	LETRA
	BRA	IDEN
COND2	CPX	#\$1032
	DNE	COND3
	LDX	#80105
	JSR	LETRA
G0WD3	BRA	IDEN
COND3	CPX BNE	#\$1033 LEY4
	LDX	#\$0106
	JSR	LETRA
	BRA	IDEN
LEY4	LDX	##0107
	JSR	LETRA
IDEN	LDAA	ASCII
	JSR	ACT
	STY	DIREC
NADA	RTS	

Es probable que, algunas de las líneas del segmento de programa anterior, no hayan quedado muy claras. Esta subrutina, tiene anidadas otras subrutinas, y maneja direcciones que se han definido como constantes al inicio del programa principal. Sin embargo, la información que hemos proporcionado en estas secciones será de gran utilidad para comprender el propósito de las subrutinas secundarias. A continuación mostramos la lógica de funcionamiento de la subrutina MENSAJ:




Fig. 6.5 Diagrama de flujo de la subrutina MENSAJ

6.3.1 SUBRUTINAS SECUNDARIAS

Como podemos darnos cuenta, las subrutinas ALARM y MENSAJ son de suma importancia en nuestro programa, pues tienen la tarea de simular el funcionamiento del hardware en el controlador 2400A-104/AA. Sin embargo, no pueden trabajar solas, es decir, se auxilian de dos pequeñas subrutinas para llevar a cabo sus funciones. Una de ellas, se encarga de encarga de transferir el contenido de alguna dirección indicada por el registro X a una diracción señalada por el registro Y.

La segunda, unicamente se encarga de almacenar algún valor contenido en el acumulador A en la dirección indicada por el registro Y, actualizando este al final de su ejecución. En nuestro programa, estas subrutinas se han identificado con los nombres de LETRA y ACT:



Fig. 6.6 Subrutinas secundarias en MENSAJ

6.4 SUBRUTINAS DE INICIO Y CONTROL

Cuando la subrutina ALARM., reconoce un evento, envia el parámetro ASCII a la subrutina MENSAJ para llevar a cabo el registro en RAM. Lueno, el control pasa nuevamente ala subrutina ALARM para continuar con el reconocimiento de los eventos. Este proceso, debe ser constante, es decir, las 24Hts, del dis.

La subrutina CONTROL, se encarga de inicializar las variables PUERTO. MASK y CONT cada vez que el programa a sido utilizado 32 veces.

Thicialmente, verificanos si nuestro programa se encuentra trabajando en alguno de los cuatro registros asociados al sensor de Voltaje, de lo contrario, indicamos que lo haga en el registro ADPI:

CONTROL LDY PUERTO

CPY #0 BNE NEXT LDY #\$1031 STY PUERTO

Luego, para lograr un reconocimiento rapido, intentamos aprovechar el valor actual del factor $2^{\rm h}$, pero si éste valor es igual a cero, entonces se comienza con el valor más alto, esto es MASK= 80_{16} :

NEXT LDAA MASK CMPA #0 BNE NEXT2 LDAA ##80 STAA MASK

Analogamente, si utilizamos el valor de K+1 actual, el reconocimiento sería rápido si el evento ocupa una posición cercana al valor de CONT, de otra manera, tendrá que encontrarse este valor, haciendo CONT= \P_0 .

NEXT2 LDAA CONT CMPA #0 BNE PROX LDAA #9 STAA CONT PROX JSR ALARM RTS




Fig. 6.7 Diagrama de flujo de la subrutina CONTROL

5.5 PROGRAMA PRINCIPAL Y LA SUBRUTINA CLARO.

En nuestro programa, utilizamos una subrutina llamada CLARO, cuya función es limpiar los valores de FF contenidos inicialmente en el área de memoria RAM donde se encuentran definidas las variables PUERTO, MÁSK. CONT y DIREC:

CLR PUERTO CLR PUERTO+1 CLR MASK CLR CONT CLR DIREC CLR DIREC+1 RTS



Fig. 6.8 Submitton CI ABO

Las subrutinas que han sido utilizadas, tienen una tarea específica a realizar, y se encuentran comunicadas entre sí a través de los pardmetros. Sin embargo, en este tipo de programas (programas estructurados), se necesita de un "programa principal" que indique el "orden de ejecucion" de cada subrutina.

Las primeras lineas que integran nuestro modulo principal, indican que la subrutina CLARO debe de ejecutarse primero y después la subrutina CONTROL:

JSR CLARO SIGUE JSR CONTROL

Luego, pasamos a una condición, que obliga a trabajar de forma continua a las subrutinas hasta concluir la posibilidad de reconocer un minimo de 30 eventos. Es décir, que todos los registros utilizados por nuestro dispositivo entrada/salida en el microcontrolador sean procesados.

LDX PUERTO CPX #\$1035 BNE SIGUE

Posteriormente, grabamos en RAM un dato que indicará el fin de la transmision serial:

LDAA #504 STAA 0.Y



Fig. 6.9 Diagrama de fluje del médulo principal

6.6 RESULTADOS OBTENIDOS

Las dos subrutinas de simulacion. ALARM y MENSAJ lograron cumplir su objetivo despues de una seire de pruebas experimentales. A continuación, mostramos un ejemplo en el cual. Suponemos que existe un evento N distinto en cada registro (Verfig. 6.10).

La subrutina ALARM. Se encarda de reconocer al evento y de asignarle un códigó ascil de acuerdo con la posición que ocupa en el registro. Por otra uarte, la subrutina MENSAJ, identifica el registro con alguna de las letras B.D.F o P. De Lal manera, que se puede contar con 30 claves unicas para los 32 eventos que pudiesen presentarse en nuestro dispositivo de entirada/salida. CAda una de estas claves, son registradas en la memoria RAM del 68HC11E9 a partir de la iocalidad 0121 (Ver fig. 6.11).

Registro \$1031	n	Ð,	ñ	1	0	0	0	0
Valor de ASCII al Letra asignada p						10016	1)	
Registro \$1032	O	U	U	0	U	1	D	0
Vator de ASCII at Letra asignada p Registro \$1033	or ME	NSA	ם 🗝 נו	(44	-0100		•	[-
Valor de ASCII al Letra asignada p	tinal	de À	LARI	A = 3	38			1 1
Registro \$1034	a	0	10	T	0 0	n	0	1
Valor de ASCII al Letra asignada p						1000	U)	

Fig. 6.10 Un evento N en cada registro del dispositivo

Fig. 6.11 Aspecto de la memoria 8121 a 8127 del microcontrolador después de ciecutarse la subrutina MENSAI.

6.7 SUBRUTINA TIMER

Como un detalle adicional a nuestro programa, se decidió anexar una bequeña rutina llamada TIMER en la dirección 0000. Esta rutina, solo puede ser activada por la señal que produce el contador de 16 bits cuando alcanza la cuenta FFFF. La señal, puede ser percibida en el bit TOF del registro TFL62 cuando cambia su estado de 1 a 0 logico:

TIMER BRCLR C.X.BIT7.IGNORA

donde 0.X es la dirección 1025 del registro TFLG2. BIT7 es igual a ± 100000000 . e IGNORA indica la aparición de una "interrupción ilegal", es decir, una señal desconocida que trató de activar la subrutina TIMER.

Cuando la interrupción es legal, el bit TOF en el registro TFLG2 debe ser regresado a su estado inicial de 1 lógico:

LDAA *BIT7 STAA TFLG2

Law instructioned restantes on el cuerdo de TIMER, se explicarse, on havor detalle en reactiones posteriores. El minerito de TIMER, les redistrar el "tiempo real" de los eventes, para saber con exevitud su hora de abarición murante un día de trabale ael 6880/189.

6.7.1 SUBBUTINA SUBMIL

La sulo tima encardoda le contar las milesismas de secundo. ha sino monorada romo STEMII, y es narte de TIMER. Después de que se ha escriti un librio, en el bit TOF del redistro TFLGD se bace in llamendo a SUBMIL:

JSR SUBMIL

Inicialmente, comienza per combarar el numero de milisegundos en su variable MILL, con los 1999 milisegundos representados por la variable FACTOR3:

SUBMIL LDD MILI CPD FACTOR3

Si MILI> FACTOR3. entonces la ejecución pasa a la subrutina encargada de contar los segundos SUBSEG:


BHI SUBSEG

Si MILI FACTOR3, entonces utilizamos un factor de incremento lamado SFLUJO para incrementar la variable MILI:

ADDD SFLUJO

Teoricamente, el valor de éste factor debe ser igual a 32 o 33, que es el tiempo necesario para que el contador de 16 bits cambie el estado logico del bit TOF. Sin embargo, en la experimentación, hubo la necesidad de convertir el factor SFLUJO a una variable que oscilara entre 36 y 37 antes de abandonar SUBMIL:

LDD SLUJO
CPD #50024
BEQ SUMA
DEC SFLUJO+1
BRA SALIR
SUMA DEC SFLUJO+1
SALIR RTS



6.8 SUBRUTINAS SUBSEG Y SUBMIL

Estar dos subrutinas, tienen la misma estructura, SUBSEG se encarga de contar los segundos y SUBMIN los minutos. En el caso

de SUBSEG, se comienza por limpiar la variable MILI, que tiene un valor inicial de 999 milisegundos y es puesto a O para iniciar una nueva Cuenta:


SUBSEG CLR MILI

Luego, se compara el número de segundos en la variable SEG. con los 59 segundos representados por la constante FACTOR1:

LDAR SEG CMPA FACTOR1

Si SEG < FACTOR1, entonces SEG incrementa su valor en un segundo. De lo contrario, salimos de SUBSEG:

BEQ SUBMIN INC SEG RTS



La subrutina SUBMIN, comienza por limpiar la variable SEG, que tiene un volor inicial de 59 segundos:


SUBMIN CLR SEG

 Luego, compara el número de minutos en la variable MIN, con los 59 minutos en FACTOR1;

LDAA MIN CMPA FACTOR1

Si MIN . FACTORI, entonces MIN incrementa su valor en un minuto. De lo contrario, salimos de SUBMIN:

BEQ SUBHRS INC MIN RTS



6.9 SUBRUTINA SUBHRS

Esta subrutina, se encarga de contar las 24 Hrs. del día. Inicialmente, comienza por limpiar la variable MIN, que tiene un valor inicial de 59 minutos:


SUBHRS CLR MIN

Luego, compara el número de horas en la variable HORAS con las 23 horas representadas por la constante FACTOR2:

LDAA HORAS CMPA FACTOR2

Si HORAS \leftarrow FACTOR2, entonces HORAS incrementa su valor una hora. De lo contrario, salimos de SUBHRS:

BEQ DIA INC HORAS BRA VUELTA DIA CLR HORAS RTS



- 50-

6.10 CONVERSIONES DE CODIGO BINARIO A BCD EN TIMER

Otra tarea que tiene a su cargo la subrutina TIMER, es la de hacer conversiones contínuas del código binario en las variables MILI. SEG. MIN y HORAS a código BCD. Con la finalidad, de poder presentar al usuario una información legible. El primer paso, es limpiar el acumulador A:

CLRA

Luego, procedemos a cargar el acumulador B con el parámetro a convertir, e inicializamos el registro Y con una direccion en RAM donde podamos comenzar a registrar los valores de tiempo en código BCD, e iniciamos con la conversión:

LDAB HORAS LDY #\$0118 JSR SUBCONV2

El proceso continúa, de manera analoga para el resto de las variables:

CLRA LDAB MIN LDY ##011A JSR SUBCONV2 CLRA LDAB SEG LDY #\$011C JSR SUBCONV2 LDD MILI LDY #\$011E JSR SUBCONV1

6.10.1 SUBRUTINAS DE CONVERSION SUBCONV1 Y SUBCONV2

Cuando hacemos un cambio de base M a N en un número D. efectuamos una division en la cual el dividendo es el número D en base M y el divisor es la núeva base N. Luego, el "residuo" obtenido de esta operación aritmetica, nos representa uno de los digitos del número D en la númera base N. Si deseamos obtener el resto de los digitos en la base N del número D, continuamos realizando más divisiones entre los coctentes y la base N. El cambio de base que residente las subrutinas SUBCONVI y

SUBCONVO, so de la base id a 10 en las variables HORAS, MIN, SEG, y MILI.

SUBCONVI realiza una división más que SUBCONV2, ya que la variable MILI es mayor en una decena que las demás. Comenzamos por definir un divisor de 100_{10} , inicializándo el registro Y con $64_{\rm h}$:

LDX #\$64

La variable MILI es enviada como un parámetro a la subrutina

SUBCONV1 en el acumulador D. por lo que efectuamos la división D/X:

IDIV

Posteriormente, transferimos el residuo (dígito de MILI en base 10) a la localidad indicada por el parámetro $Y\colon$

XGDX STAB O.Y

Para continuar nuestro algoritmo y poder obtener el resto de los dígitos en base 10 de la variable MILI, hacemos que el nuevo dividendo sea el cociente obtenido en la división anterior, y utilizamos como divisor el número 10_{10} :

XGDX LDX +SA

Continuamos con la misma manera, hasta obtener la unidad como cociente:

IDIV XGDX STAB 1.Y XGDX STAB 2.Y RTS

La subrutina SUBCONV2 hace lo mismo que SUBCONV1, con la diferencia de realizar una división menos. Esta subrutina, es aplicada a las variables HORAS. MIN y SEG:




Fig. 6.16 Subrutine SUBCONV2

6.10.2 SUBRUTINA CODIGO EN TIMER

Con la finalidad de proporcionar una información legible al usuario en un "protocolo de comunicación", es decir, cuando un programa en computadora trabaja con datos enviados por un dispositivo en comunicación serial. Se hace necesario manipular toda la información digital en código ascii, por esta razón, TIMER activa la subrutina CODIGO para convertir los valores de HORAS_MIN.9EG, y MILI en BCD a código ascii:

JSR CODIGO

Se comienza por cargar al acumulador B con un contador igual al número de dígitos que integran la hora en tiempo real:

LDAB #809

Luego, enviamos el primer dígito de la variable HORA como parametro a la subrutina de conversión AUX:

NIDO LDAR O.Y JSR AUX

Posteriormente, colocamos en el registro Y el valor de la dirección donde se encuentra el segundo digito de la variable-HORA:


INY

El algoritmo continúa hasta completar los nueve dígitos, es decir, hasta que el contador en el acumulador B sea cero:

DECB BNE NIDO RTS

Si el microcontrolador se detiene a las 13:39:50:231 Hrs., el aspecto de la memoria RAM a partir de la localidad 0118 en el 68HCILE9 seria el siquiente:

Fig. 6.17 Variables HORAS, MIN, SEG y MILI



6.10.3 SUBRUTINA AUXILIAR

Esta subrutina, llamada AUX, tiene la tarea de sumar un 30,6 a cada uno de los parámetros que le son enviados por CODIGO y almacenarlos en la dirección indicada por el registro Y:




Fig. 5.19 Subrutina AUX

6.11 PROGRAMA BUFFALO EN EL 68HC11E9

El chip 68HC11E9, tiene grabado un programa en su memoria ROM un llamado BUFFALO (Bit User Fast Friendly Aid to Logical Operation). Este programa, consta de cinco bartes:

- 1) Inicialización.
- Interprete de comandos.
- 3) Rutinas de entrada/salida.
- 4) Subrutinas de utilería.
- 5) Tabla de comandos.

En la inicialización, BUFFALO coloca todos los registros y dispositivos en condiciones mormales ó de RESET, además de configurar su hardware para comunicación con la interfaz RS232.

El interprete de comandos recibe, los caracteres ascii del comando pulsado en el teclado para activar la subrutina interna correspondiente.

Cuando utilizamos la interfaz RS232. BUFFALO utiliza una serie de subrutinas llamadas "driver subroutines", las cuales, se encuentran clasificadas de acuerdo con tres rutinas principales de entrada/salida llamadas INIT. INPUT y OUTPUT.

Las rutinas de utilería se encuentran disponibles para el usuario, todas ellas realizan operaciones de entrada/salida en la interfaz RS232.

Para identificar una tabla de comandos en BUFFALO, se utilizan tres pseudoinstrucciones, para identificar las tres partes que forman un comando, estas partes son, el número de caracteres del comando, el nombre y la dirección de inicio de la subrutina.

6.12 SUBRUTINA OUTSTRG EN TIMER

La subrutina TIMER en nuestro programa, activa una subrutina de utilería en BUFFALO, llamada OUTSTRG, la cual, envía una serie de caracteres en RAM a parir de la localidad indicada por el registro X a través de la interfac RS232:

LDX *\$0118 JSR OUTSTRG IGNORA RTI END

6.13 INICIALIZACION DEL RELOJ

Podemos asignar los valores iniciales de las variables HORAS. MIN.SEG y MILI para que el relos simulado por el programa TIMER, inicie su conteo a partir de una hora piradeterminada. La subrutina encargada de levia a caba esta tarea, es la subrutina SUBINI. Los valores de MILI y SEG variam rapidamente, por lo que se les asigna una valor de cero:

SUBINI CLR MILI CLR SEG

Posteriormente, asignamos los valoresdeseados valori y valor2 en base 16 en las variables MIN y HORAS respectivamente:

LDAA #\$*valor1* STAA MIN

LDAA #\$velor2 STAA HORAS

La última parte de SUBINI, inicializa la variable **SFLUJO** con 36:

LDD #80024 STD SFLUJO RTS




Fig. 6.20 Subrutina SUBIM

CAPITULO VII. PRESENTACION DE RESULTADOS

7.1 GENERALIDADES

Una vez que se ha logrado tener un registro de eventos en una memoria RAM. Se hace necesario, presentar los resultados en pantalla o display, de tal manera, que el usuario pueda interpretar de alguna manera la información capturada por el dispositivo. La presentación de resultados, en la mayoria de los registradores, se lleva a cabo a través de numeros. Por ejemplo, si en un display, aparecen los numeros 27.7.2.3.6 esto nos indicara la aparición de seis eventos. Luefo, procedenos a consultar una tabla, en la qual, podenos relacionar los numeros con sus leventas respectivas.

Eneste provecto. La presentación inclinyeambor pasos, es decir mostramos directamente la tabla de consulta en punitor, así como la hora exacta de las eventualidades.

Independientemente del formato elegacion cusiquier presentacion reducere de un protocolo de comunicación, entre el dispositivo rediscission y una unidad logica de processamiento con perifericos de salica. En este capitulo, comentariemes con describir el formato de presentación en el display 1720A de la mainfreme 2400A en el redistrador de eventos patentado por la comenta Jhon Fluke MFG. CD. INC., con el proposito de ilustrar el concepto de obtesentación de resultados". Posteriormente, habilaremos sobre la presentación obtenida con un programa de computadora en el lenguare 25ASIC que nos muestra las eventualidades registradas en la mencia RAM del 68HCILE9.

7.2 PRESENTACION EN EL DISPLAY 1720A

La comunicación entre el controlador 2400A-104/AA y la unidad lógica mainframe 2400A, se hacia a través de la interfaz IEEE-488 Port 0. Es decir, la dirección IEEE-488 de la unidad lógica se configuraba a 00000.

Luego, se cargaba el programa "A104AB", el cual.almacenaba en un arreglo de 32 elementos representado por la variable SI(x) los 32 estados lógicos en la RAM del controlador mediante la instrucción SEND SI(n)!:

560 DIM SI(31%)
INIT PORTO
FOR J% = 0% TO 31%
SEND SI(J%);
INPUT SI(J%)
NEXT J%

Luego, cada uno de los estados lógicos se presentaban en una matriz de 4x8 elementos (Ver fig.7.1), utilizando la instrucción CPOS(M.N), donde M es el número de columnas y N el número de renglones:

PRINT CPOS (1,20); "2400A-104/AA TEST"
PRINT CPOS (3,21); "Touch screen": CPOS (4,21); "to display";
PRINT CPOS (5,21); "channel no."s";
FOR I% = 0% TO 7%
PRINT USING "***". CPOS([%+1%,2%);SI([%);SI([%+8%);SI([%+16);
SI([%+24%);
NEXT I%

Después de accionar un switch en el display 1720A. Se podía mostrai un tubla de numeros nara relacionarlos con la matriz de estados locarios:

ON KEY GOTO 880 OFF KEY 980 PRINT CPOS(1%,20%);" 0 8
PRINT CPOS(3%,20%);" 1 9
PRINT CPOS(3%,20%);" 2 10
PRINT CPOS(3%,20%);" 3 11
PRINT CPOS(4%,20%);" 3 11 16 24 " 25 " 17 18 26 " 27 " 19 28 " 20 PRINT CPOS(6%, 22%): " 5 13 29 " 21 PRINT CPOS(7%,23%):" 6 14 PRINT CPOS(8%,24%):" 7 15 22 30 " 31 " 23 ON KEY /WAIT/GOTO 560




Fig. 7.1 Presentación en el display 1728A

7.3 PRESENTACION EN UN MONITOR DE COMPPUTADORA

La comunicación entre el 68KC11E9 y la computadora, se hace a través de la interfase RS232. Una vez que el microcontrolador ha registrado el código ascií de los eventos, y su tiempo real en la memoria RAM, esta información puede ser recibida por un canal de comunicación en una computadora personal mediante la instrucción OPEN COM. Así mismo, podemos asignar la información, en una variable de tipo STRING llamada eventos con la función INPUTS :

```
CLS
OPEN "COM2:9600,N.8.1." FOR RANDOM AS #1
COM(2) ON
eventoms = INPUT$(35.1)
```

Lucho, divamos una tabla con quatro arrectos alfanomericos STRING de ucho elementos cada uno, asignando a cada elemito una levenda completa referente a un evento en particular:

FS(3)="Baja presión aceite del gobernador (PAL-C052)" F\$(4)="Arr. bomba aux. de aceite de lubricación (PAL-COO1)" F\$(5)="Sobrevelocided del compresor" F\$(6)="Alto movimiento exial (2AH-C031)" FS(7)="Alto nivel B.P. succión domo (LAH-124)" FS(8)="Alto nivel en trampa de drenaje lado descarga (LAH-COO3)" PS(1)="Alta presion diferencial ac. de lubricación (PDAH-COO1)" PS(2) = "Oper, bomba aux. aceite de lubricación (PAH-COO1)" P\$(3)="Disparo por sobrevelocidad del compresor" Ps(4)="Muy alto movimiento exial del compresor (2AHH-CO31)" P\$(5)="Muy alto nivel de succión domo (LAHH-126A)" PS(6)="Disturbio común en compresor (XA-202A)"
PS(7)="Bajo nivel TQ, de aceite de lubricación (LAL-C001)" P\$(8)="Baja presión diferencial aceite de sellos (PDAL-C001)" B\$(1)="Alta temp. descarga gas compresor (TAH-C203)" Bs(2)="Alta presion desfogue turbina (PAH-C017)" B\$(3)="Bajo nivel B.P. succión domo (LAL-C124)" Bs(4)="Disparo del compresor (XAH-203A)" B\$(5)="Muy baja presión de aceite de sellos (PDALL-C001)"
B\$(6)="Válv. de control TTV posición cerrada (2A-C002)" Bs(7)="Muy alto nivel interfase domo (LAHH-129)" Bs(8)="Baja presion purga aire tablero (PAL-CO31)"

Posteriormente, seleccionamos de eventoss, la parte correspondiente al código ascii que nos representa la hora en tiempo real, para hacer una asignación a la variable llamada horas:

horas = MIDs(eventoss,4.10)

De la cadena ascii representada por hora\$, asignamos las variables HORAS.MIN.SEG y MILI a las variables HH\$.MM\$.SS\$ Y MS\$ respectivamente:

HHs = MID\$(hora\$.1.2) MM\$ = MID\$(hora\$.3.2) 98\$ = MID\$(hora\$.5.2) MS\$ = MID\$(hora\$.7.3)

Para poder mostrar una presentation completa, es decir, visualizar numero, leyenda y hora de cada evento (Ver fig. 7.2), en monitor, inicializamos un contidor i con la posición de la cadena ascii en la variable eventoas:

i - 14

A partir de esta posición, comencamos a seleccionar de la tabla, aquellos eventos que nos indique la variable vp\$. For cada evento seleccinado, nuestro programa envia número leyenda y hora al monitor. Este proceso, termina cuando el valor del contador i excede el número de curacteres en la variable eventos\$:

```
NO. LISTA DE EYENTOS
```

HORA HRS MIN SEG MSEG

29 May baja presión de aceite de sellos (PDALL-COO1)

13:05:50:231

3 Alta nivel del condenuador (LAH-CO19)

13:09:50:231

16 Alto nivel en trampa de drenaje lado descarga (LAH-C983) 13:89:58:231

3.00.00.231

17 Alta presión diferencial ac. de lubricación (FDAH-C881)

13:09:50:231

Fig. 7.2 Presentación en un monitor de computadora

DO

```
VPS = MIDS (eventoss,1.2)
SELECT CASE VPS
CASE "D1"
PRINT "1":Ds(1);" ":HHs:":";MMs;";";99s;":";MSs
CASE "D2"
PRINT "2":Ds(2);" ":HHs:";";MMs;":";99s;":";MSs
```

```
CASE "B8"
PRINT "32", B$(8); " ":HH$:":":MM$; ":":995; ":"; M9$
END 9ELECT
1 = + 2
LOOP UNTIL 1 > LEN (eventos$)
END
```

CONCLUSIONES

El registrador de eventos, implementado con el 69RC1E9, fue sometido a distintas pruebas experimentales durante su desarrollo. Los resultados obtenidos en cada etapa, fueron muy satisfactorios. Entre estos, se logró optimizar el espacio en memoria RAM, ya que las eventualidades fueron identificadas por una clave ascii mediante el software en el microcontrolador, y no por una dirección de memoria como se hacia en el controlador 2400A-104/AA. Por otra parte, la presentación de resultados fué mejorada en gran medida, puesto que cualquire persona puede interpretar fácilmente las eventualidades por su nombre y no por la posición de un numero binario e en un display.

En lo referente al registro en tiempo real, el controlador 2400A-104/AA estaba programado para actualizar un registro de 32 bits, el cual, nos podía representar mediante un número binario una cuenta máxima de 999 999,9 segundos que equivalen a 277 Hrs. d 11 1/2 días (Ver fig. 7.3). El sobreflujo en este registro podía apreciarse con un llogico en el bit 31, la posicion del punto decimal mediante el codigo binario en los bits 28 a 30 y el codigo BCD de cada digito en los bits 0 a 27.




Fig. 7.3 Formato en el 2400A

Con el 686CILE, de logre relietrar el tiempo real desde 32 milesimas de secundo basto 1.4 Hral como limite maximo. Esto se bizo con la actualización de rever localidades de memoria RAM, presentando los recultados de matora adecuada en un monitor de computadora (Ver fig. 7.4 Februsos señalar, que esta limitante fue debida a falta de memoria EEPROM, ya que de lo contrario podra haber existido la recultadora en contrario como la computadora en computadora en contrario de disa meses y años. Sin empargo, este problema puede ser resuelto culocando un chim de memoria en la zona wire-evan de la tarjeta EVSU, configurando a la niema de tal manera que parte del codico.

de programación en EEPROM pueda ser transferido a este nuevo chip mediante el comando MOVE del programa BUFFALO y tener la posibilidad de aumentar el numero de instrucciones en la zona de programación para un registro en RAM valores de tiempo real mucho más amplios. O bien, habilitándo el chip 68HC1168TIP (reloj en tiempo real) montado en la tarjeta EVBU y liberándo el espacio de memoria en EEPROM utilizado en la programación de la subrutina TIMER.

HORA

HRS MIN SEG MSEG

13:09:50:231

Fig. 7.4 Presentación en monitor

Este proyecto de tesis, fué desarrollado a nivel de laboratorio, con todas las pruebas pertinentes. Para poder ser instaldo definitivamente en el turbogenerador de 300Mw, en la sección de ciclo combinado, sólo resta montar las piezas de los convertidores D/A en un circuito impreso (Ver fig. 7.5) con una entrada especial, donde puedan ser recibidas las 32 señales digitales provenientes del conector 2400A-104/AB-4002 en el acondicionador de señal 2400A-104/AB.




Fig. 7.5 Ultimo paso a realizar para instalación

APENDICE A

"LISTADOS"

* ESTE PROGRAMA SIMULA UN REGISTRADOR DE DE CVENTOS

* HABILITA LOS REGISTROS

PORTE €OU. \$100A TMSM2 er dan in 51004 TFLG2 400 \$1025 **⊕** (035 ADCTL E124 1 DETION cau \$1059 OUTSTES DOM: 15557 BITT FOLL 2.100000000

* MARUA BE CONSTANTES

GR6 #0100

FACTOR : FOR #75 FACTOR:2 FOR 9517 FACTORIS 6- OH 960.3DZ è -CP 14. C HOGO 444 2 FOB 2.40 3 COB \$50

* CREA UN ESPACIO DE MEMORIA PARA ALMACENAMIENTO DE VARIABLES

0/46 40109

FURRET RMO D NASA RMS 1 DON'T RMS 1 ASC11 ChA 1 NIGHT RMS 2 VITA RMS 2

YOUR OF THE INTERPOLATION

2000 10 2 10 200 10 100 10 10 10 20 4

Christopark Los infistateas

47. Way (1.17.4)

.03 #847 .0344 9#60 .5744 TMS 0 .8744 .577/60 L004 ##07 .8744 .480/.0

TIEMPO DE OPERACION DEL CONVERTIDOR

LDAB ##1A

RETA DECH

BNE RETU

k CAPTURA LAS SEMALES

JSR

SIGUE JSR CONTROL LDX PUSSIO CEX #\$1035

BNE SIGUE LDAA #504 STAA OLY

CHARG.

. INICIALIZA EL RELOJ

JSR SUBINI

* HABILITA LAS INTESPUECIONES

CLI

EBPERA UNA INTERRUPCION

BRA SIGUE

RUTINA DE INTERBURGION

IMES 0.X,5177.15NOSA #6177 BUILDS LDAA

3F (20) STAA JSF 50.1779.1 **GLEA** E THUE 14056 400 (100 - 500) 1.09 20,000

CDAR. 2.544 3 65 tu = 0 LDY. providence of JESE Jillian A LDAR

aèn. i je popiski ka J. 17 12 LD-- 45 Day 15 333 Statistic Pay No. LD: ## 1. 1.L JSS Sarian

1.7/3 JISR' ăŤ: EGNORA

7.5

END

SUBALITIMA GEOTARY LARY LAALEL BIT DE LLESADA EN LOS BEDISTROS ADAI 1974.

```
ALARM
          LDAA MASK
          ESHA
          LDAB CONT
          FEMA
          LDV
                FUESTO
BIT
          LDAA O.V
          AMOD
          X, L ACKA
          DEC C.X
          CMPA #6
          SEO FACO
          LLESS:
               3 . X
          BRA
                BIT
PASO
          LDAA D.X
          STOR CONE
          ADDA #**to
4DCAM
          STAA ASCIT
          t. Sil
          CDAO 11x
          EMEA #5
          250.0
                ~ and
          INC
                FUEBTO+1
          1.SF
                O . X
          LDAA O.X
          STAA CON:
IISMO
          STAR MASK
          57:344
                MICNESSI
          : JEE:
          8 1/2 B
          175
  ESTA FINARUTINE A NACENA EL CODIGO ASCIT DE CADA ALARMA Y SU
  DE LLE AGA C - ART & DE LA DIRECCION 0121
ENSAJ
               1. 2 - 1
EC
               A 45 - 10
барм
_TIM
                mitted that
         F % .
DNIDO
               24-15-50
               NONE TO
               100139
```

```
BRA IDEN
          CE:X
                ##1033
CONDS
                LEY4
          ENE
                #4010b
          LDX
          JSR:
                LETRA
          BRA IDEN
                 ##0107
LEY4
          LDX
                LETRA
          JSE
          LDAA ASCII
IDEN
           JSE
                 ACT
           SITY
                 DIREC
           RTS
NADA
```

SUBRUTINA GUE LIMPIA EL ESPACIO DE MEMORIA RESERVADO PARA LAS VARIABLES

Y MENSAJES

CLARO CLE PUCRTO
CLE PUCRTO+1
CLE MASK
CLE CONT
CLE DIREC+1
ET DIREC+1

* SUBRUTINA DUE SE ENCARGA DE CONTROLAR LA EJECUCION DEL PROGRAMA

CDY FUERTO CONTROL CFY 44-0 NEXT FONE 1.70 Y 481031 374 PUERTO LDAA MASK NEXT CMS AL BUIL NEKTE BINDE LDAA BESO STAA MASK THOLD RAGGE NEX 12 Smith me 63.00 BARGS 6-46- 5-. A. S. L. 47 CERT ALLGARM FROX rate to

* BULRISTANAS FOR ARMEMBARE EL CONTAT ABOVI ET LES MEMBARES

LETTA LORU 1.3 .00 00.3 815

* BUES TO BE WIE ACTUALIZE AL APENTAGOR O

ADT STAR C S IN/ RTS

a substiting due butters des militarityndes

```
MILI
SUBMIL
         LDD
              FACTORS
         CPD
               SUPSES
         BHI
         ADDD SELUJO
              MTI T
         STD
               SELUJO
         : DD
               #$0024
         CF.D
         BEC
               SUMA
         DEC
               SELUJO+1
               SALIS
         REGA
               SELUJO-1
SUMA
         TNC
SALIF
         RTS
* SUPRUPINA DUE CUENTA LON MINUNEUS
BURSES
         CL-F:
              MILI
         LDAA SEC
         CMPA FACTOR!
         BEO SJEMIN
         INC
              SEB
         RTS.
* SUBBUTINA QUE CUENCA : 00 : (MUTOS
SUBMIN
         CLR SEG
         NIM AAG I
         CMEA FACTOR:
         BEG SUBHRS
         INC
              MILL
         GT5
* SUBRUTINA QUE CUENTA LAS HORAS
         CUR MINE
SUBHRO
         LDAA HOFFED
         CMEA FACTORS
         Red bir
         18/7
              $100,000
              4.
DIA
CUELTA-
* SUPRIETINAL FOR SANCTIA C. . DINYS ABOUT THE TIEMPO CARTURADO
CODISC
         1. Trips 4 - 4-5 - 15
         Chamberly Co.
NIDO
         John 3
         1000
         DE CLE
         ANE MILL
         60 40
* SUDDUTTINA DES COMPANIOS DE CONTRA SESSIONA DE LA CARTABLES Y DEMBYANTE:
B 101757
         L.DX
             はまさ いきご
         . F
```

200

ಾಕ್ಟರ್

LDAA ##11 STAA MIN LDAA ##0F STAA HDRAS LDD ##GOC14 STD SFLUJC

* SUBBUTINA QUE SUMA DO FARA GENERAR EL CODIGO ASCII

Adx ADDA ##30 STAA 0.7

BTS

* SUBRUTINA QUE REALT A L. CONVERSION BCD-DECIMAL DE MILISEGUNDOS

SUBCONVI LDX ##64

IDIV XGDX STAB 0,7 XGDX

EDX #5A IDIV XSDX

STAR 1.Y

STAB D.Y

* GUBRUTINA QUE BSALCIA NA CONVERBION | BCC-DECIMAL DE SEGUNDOS Y MINUTOS

BUECONVE L

LDX ##A IDIV XGDX GTAB 0.1 XGDX GTAB

```
DREN "COME: Paore, N. A. 1. " FOR RANDOM AS #1
                            COM(2) ON
                            eventoss = INPUTALES. ...
                          ೧೬೪
 PRINT "NO.": TAR(DO): "LISTA DE EVENTOS": TAB(66): "HORA"
 PRINT "---": TAB(10): "---" TAB(46): "---"
 PRINT TABLESCOOL "NOT BEEN DEG MS66"
  D#()) = "Baja pressor po aceite de lubricación (FAL-COS1)
  Ds(2) = "Alt- nemp. C vito de l'abritation (CAH-COO1)
  D#(T) = "Alto pi. . Dw. condensador (cAH-CO10)
  D$(4) = "Alta vice octure compressor (UAH-COSO)
  D$(E) = "Alta (ama. chambeeras radia) (TAH-EOSI)
  D#(a) * "Alta tem... in ascape of turbina (TIAH-CO17)
 D*(7) = "Muv pair mission de aceste de lubricación" (PALL-COSI)
  District + Charles des les courtes
 F$(:) = "Baja nivor dell'ibani, kantt licAL=€0":1).
  문화(2) 등 14(tha tempo) comparadas (antique (TAH 연주교)
 F#(3) - "Baja presion aceite de qubernacem (PAL-C052)
 F$(4) = "Art. books ou scrits de lepricación (PAL-COOI)
 F#(5) = "Spbrevelor:dar compressor.
 音集(a) ※ TAlto Jook - blockto warai TJAHH-CO31)
 F#(7) = \%(150 \text{ inverse } 1.7 \text{ successor some} - 0.66 \text{mod})
  F$(S) = "Also biver en crampe de dominios lodo descarga (wAH+5005.
 Ps(1) = "Alto present differencia, so, ne l'abricacion" (FDAH-COG):
 P#:(I) = "Duer.compact or a second or localization" (PAH-E001)
 PB(5) # "Lists to the baseless day compressor
 Factor and the contract of the state of the state of the contract of the contr
 京事 タケーニ (Magy 100 177 ) training to a larger than the decision ( ) (LAHH-125A)
 PRETAIN FOR TO ESTATE OF THE CONTROL OF THE CONTROL
 名も(作) キート John College Colle
# MO (A - 1 ) A - 1 (A - 1 ) A - 1
  Satur
                                                                                                                                            and the second s
BAR - HIDT Levis - 1.0
                                     model of more producting $10 to
  5 - 54
  DG.
                                            The second second second section is a second second
                             reservation of the second
                                                                                                                              - force of the control of the control of the property of the control of the con
                                  SAIRE HODE
                                                                                                                              THE OFFICER TO THE EMPIRE METER MINER METER BESSE METER MESA
```

ERINT TABIS: "GRASHA RESET EN EL MICROSONTROLADOR"

```
CASE "DS"
PRINT "3
                       "; D$(3); " "; EH$; ":"; MM$; ":"; SS$; ":"; MS$
CASE "D4"
FRINT "4
                      ": D$(4): " ": HH$: ":": MM$: ":": SS$: ":": MS$
CASE "D5"
PRINT "5
                       "; Ds(5); " "; HH$: ":"; MM$; ":"; SS$: ":"; MS$
CASE "DA"
PRINT "A
                       "; D$(6); " "; HH$; ":"; MM$; ":"; SS$; ":"; MS$
CASE "D7"
PRINT "7
                       "; D$(7); " "; am$; ";"; MM$; ";"; SS$; ";"; MS$
CASE "D8"
FRINT "B
                       "; D$(8); " "; HH$; ":"; MM$; ":"; SS$; ":"; MS$
CASE "F1"
PRINT "9
                       "; F#(1); ' "; HH#: ":"; MM#: ":"; SS#: ":"; MS#
CASE "F2"
PRINT "10
                      " # F$(호) : " ": Hida: ":": Mhia: ":": 56a: ":": MS$
CASE "F3"
PRINT "11
                      "; Fs(3); " "; HHs; ":"; MMs; ":"; SSs; ":"; MS$
CASE "F4"
FRINT "12
                      ": FB(4): " "; HHB: ":"; MMB: ":"; SSB: ":"; MSB
CASE "F5"
PRINT "13
                      가속 (PS (S) = 가 가속 HHB로 가르기속 MMS로 가르기속 SSS로 가르기속 MSS
CASE "F6"
PRINT "14
                       CASE "F7"
PRINT "15
                      "ta Fis (7) a " ha (9) st. halls MM sa late S5 sa Halla MS s
CASE "F8"
PRINT "16
                      기속 관계(리)로 기 기속 Partific 기능기는 Minific 기능기속 등등회속 기능기속 MS회
CASE "P1"
PRINT "17
                      ": P$(1); " ": NH$: :::: NM$: ":": SS$: ":"; MS$
CASE "P2"
PRINT "18
                     The Re(2): The German distribution of the Same distribution of the Same of the
CASE "PT"
SRINT 919
                       一点,这是1770年
                                                is folias for a mass folia space fight MSB
CASE "P4"
CASE "P5"
                       7 to 1795 to 46 2 to
                                                1 51542 1
                                                               FRONT "TI
                                                Tall Haller And Control of the Cartain (1985) And Cartain (1986)
                       (a) (B) (B) (
CASE "PS"
esir "ta
                       飞毛 网络人名英克 化二代金 化连续接收 计文件文 网络西亚 化工作类 网络亚文 化工作主 网络亚
CASE "P7"
PAINT "CO
                      11: 14.7)
                                              ್ನ ಚಿನ್ನ ಕನ್ನ ಹಣಕ್ಕೆ ಗುರ್ಗಿ 38ಥ; ಗೇಗೀ 85ಥ
C458 "P8"
 STINE SEA
                       per operation in
                                             7.5 5 4.5
                                                              . : " - 70"9 - " - ': 55$: " / : # MS$
CASE "BI"
PRINT PES
                       tel Backtyle it it globbias
                                                               - : : 147 $: ":": 55%; ":": MS#
CASE "BO"
FRINT "26
                      CASE "BU"
HAINT 127
                      The Boundary of the province of the Minds of the South field MS#
CASE "B4"
PRINT 135
                       CASE "RE!
-RINT "29
                      CASE "B6"
PRINT "50
                      ": 9$(6); " "; HHs; ":"; MM#: ":"; 55%; ":"; NS%
CASE "B7"
FRINT "31
                      "; B$(7); " "; HH$; ':"; MM$; ":"; SS$; ":"; MS$
```

CASE "86" FRINT "32 "; 69(8); " "; HH#; ":'; MM#; ":"; SS#; ":"; MS END SELECT i = 1 + 2 LOOF UNTIL i > LEN(eventos*)

APENDICE B

"TABLAS DE REGISTROS E INSTRUCCIONES DEL 68HC11E9"

INSTRUCTIONS, ADDRESSING MODES, AND EXECUTION TIMES

Source		Boolean	Addressing Mode for		e Coding decimal)	5	e l'U		c	(ini)	dio	n Çr	oter		
Form(s)	Operation	Expression	Operand	Opcode	Operandisi	É	ĺΰ	s	X	Н	1	Ŋ	Z	٧	C
ABA	Aild Accumulators	A · B · A	INH	18	T	1	2	-	_	1		i	1	T	1
ABX	Add B to X	IX - 00 B → IX	INH	ЗА		ī	1 3	Ī	-	-					
ABY	Add B to Y	IY - 00 B IY	INH	18 3A		17	1	Г					_		
ADCA (op/	Add with Carry to A	A · M · C · A	A IIJIA	RO	11	2	1	Ī		7	_		Ī	ī	7
			A DIR	99	dd.	2	(3								
	l	1	A EXT	83	hh i)	3	4	[
	i		A IND, X	A9	ff	12	4	1							
	}	Ì	A IND.Y	18 A9) 11	3	5	1							
ADCB logal	Add with Carry to P	8 · M · C — B	B MM	C9	И	2	2			Ī	-/	П	ī	T	7
1	1	l l	B DIR	D9	dd	2	3	1							
	1	1	8 EXT	F9	hh #	3	4	1							
ļ	į.		B IND,X	E9	į n	2	4	1							
ĺ		ļ	B IND,Y	18 E9	ff	3	5	1							

Source		Boolean	Addressing Made for		ie Coding decimati	7103	yele		С	ond	itio	n Co	des		
Form(s)	Operation	Expression	Operand	Opcode	Operand(s)	é	ú,	S	X	Н	1	N	2	٧	C
DDA (onr)	Add Memory to A	A - N A	A IMM	88	11	1	?			T	_	1	1	1	T
		į .	A DIR	98	dd	2	3	l							
			A EXT	Ba	lah B	3	4								
		ì	A IND.X	AB	"	2	:								
	l	!	A IND.Y	18 4 8	Н	3	5	<u> </u>							
ADDR (parl	Add Memory to 8	B - M B	B 3594	CB	1	1 2	2]		1		1	1	1	1
	}	1	B D/R	DR	dd	2	3	}							
	l	1	B EXT] FB	hh N	3	4	1							
	\	1	BINDX	69	- 11	2	1 :	1							
	1		B IND,Y	18 £8	} tt	3	} 5	ļ							
ADDD ropri	Add 16 Bate D	0 · M M · 1 → D	15354	C	1 11	13	Ti	-				1	7		
		i i	DIR	D3	41	1 2	5	-							
	İ	1	EXT	F3	hh II	1 3	5	1							
	ì	1	IND,X	E3	1 4	1 2	1 6								
	Į.		IND, Y	18 E3	ff	3	17	\							
ANDA lopr	AND A with Memory	A+M -A	A IMM	81	d	7 2	1 2	1		_				1)
1	1		A DIR	94	di	1 2	1 3	1							
	1	1	A EXT	84	No II	1 3	1 4	1							
i	1	}	A IND,X	LA	#	1:	11	: [
Ì	}	1	A IND.Y	18 A4	111] :	1) !	;]							

•

.

ANDB loor	AND 9 with Memory	8•M — B	BIMM	C4	ii	2	2		`	Ī	1	n	
	· ·	1	B DIR	D4	of.	1:	3	l					
	ļ	1	B EXT	F4	bb II	13	4	1					
	1	J	B IND,X	E4	11	2	4	ļ					
		l	8 IND.Y	18 E4	ff	3	5				_		
ASL logil	Anthmetic Shift Left	-	EXT	78	hh li	3	6		٠.	ī	T	T	Î
	1	C	IND, X	68	н	2	6						
	j	С 67 60	IND,Y	19 69	H	3	1	1					
ASLA	Ì	}	A INH	43	i	1	2						
4518	i		B INH	58		11	2						
ASLD	Authmetic Shift Left Double	C 615 60	INH	05		1	3		•	ī	1	1	1
ASR (opt)	Anthmetic Shift Right	In -	£XT	77	hr il	13.	-6			ī	1	ī	ī
		ال-التتتتارا	IND,X	67	Н	12;	6						
		b7 b0 €	ItiD,Y	18 67	#	3	7						
ASRA		}	A INH	47		1	2						
ASRB		1	B IWH	57		1	2			_			
BCC rell	Branch J Carry Clear	7C-0	AEL	24	rt .	2	3 1			-		-	
CLA lapri	Clear Bitts)	Managh 74	DIR	15	dd mm	13	6			1	T	0	
(msk)		,	IND,X	10	ff nm	3]	7						- 1
			Y,GNI	13 10	ff mm	4	8						- }
C5 (re:)	Branch of Carry Set	2 C - 1	REL	25	II .	2 ,	3		-				
EQ rell	Branchil - Zein	7Z-1	REL	27	"	21	31						-

Source		Boolean	Addressing Mode for		ne Corling decimal)	ter.	10		Con	rhiten	n Ca	ndes		
Form(s)	Operation	Expression	Operand	Opcode	Operand(s)	ń	ပ်	S X	H	- 1	N	Z	٧	C
BGE freli	Branch if > · Zern	7 N G-V - 0	REL	70	"	7	3	-	-					-
BGT (rel)	Branch if - Zero	?Z+IN⊕VI+0	REL	2£	r:	2	3		-	-			_	
BHI (sell	Branch if Higher	2C+Z:0	REL	22		7	3				-	-		
BHS (rel)	Branch of Higher or Same	7 C = 0	REL	24	"	12	3		_		-		-	-
BITA (epr)	Bit(s) Test A with Memory	A•M	A PARA	85	-	2	2				1	!	0	_
	}	1	A DIR	35	6.3	2	3							
		Į.	A EXT	· 85	- N	į a	4	ļ						
			A IND.X	A5		2	4	!						
			A IND.Y	18 A5	Ħ	3	5							
BITB lõpri	Bills) Test B with Memory	B+M	BIMM	C5	4	1 2	2				1	1	t	_
		!	8 DIR	D5	77	2	3	ļ						
			BEXT	F5	sh II	13	4							
		1	B IND.X	E5	10	1 2	4	}						
		1	B IND, Y	18 F.5) #	13	5	ļ						
BLE treil	Branch f : Zero	7Z - (N - V)	REL	25	17	12	3	1		-		-	_	_
BLO (rel)	Branch if Lower	7C-1	REL	25	11	1 7	3		-		,	-		_
BLS frell	Branch if Lower or Same	7C-Z 1	REL	73	77	2	3	T	-		-	-	_	_

• •

ALT Irell	Branch II - Zero	7N⊕V-1	REL	20	u	1	3					-
BMI (rei)	Branch if Minus	2N-1	REL	28	11	2	3	 				_
BNE (ret)	Branch of Not - Zero	7Z - 0	REL	26	11	2	3	 			_	
BPL (re!)	Branch if Plus	310 0	REL	. 2A	tt .	2	3					_
BRA (rei)	Branch Always	21.1	REL	20	te	2	3					-
ERCLR'ont	Branch if Bitis) Clear	2 55+ mm = 0	DIR	13	dd mm r	4	6	 		-		-
lansid	}]	IND,X	1F	ff mm st	4	7					
lrei)			IND,Y	18 1F	ff mm rr	5	Ą	 				
BRN (rel)	Branch Never	71 - 0	REL	21	If '	2	3	 	-			
BRSETropel	Branch if Bit(s) Set	? (Mi+mm = 0	DIR	12	dd mm II	4	6	 		-		-
(msi-)		1	IND,X	18	ff mm rr	4	7					
(rei)			IND,Y	18 1E	If mm rr	5	g.					
BSET(oct)	Set Bet's)	13 • mm → 13	DIR	14	dd mm	3	6		1	1	0	
(msk)		1	IND X	16	ft mm	3	7.					
		1	171D.Y	18 1C	ff éirm	4	8					
559 ()	Beamin og Superiut me	See Special Ops	PEL	8D	11	2	5	 				
PVC (with	Branch & Quedles, Clear	197-0	REL	28	11	2	?				•	
3VS tref:	Branch d Overflow Sch	24-1	REL	29	11	2	3	 				-
CP4	Compare A to B	4 B	IRH	11		1	:	 	[1	T	1
1.0	Cear Carry Bit	0 → C	INH	OC,	1	1	7					Ŋ
ili	Centimerrupt (1)	10-1	1729	CE		1	7	 	1			

SAM K LA BARGILLA.

Source		Boolean	Addressing Made for		e Coding decimal)	5	AC!			Col	ndit	ιοη	Co	des		
Formis)	Operation	Expression	Operand	Opcode	Operandish	á	ΰ	5)	. 1	H	1	N	7	٧	C
CLR (opr)	Clear Memory Byte	0-M	EXT	75	hh li	3	6	Τ	_			-	0	7	0	8
}	}		IND,X	} 6F) #	2	6	1								
1			Y,DNI	18 EF	+	3	7	1								
CLHA	Clear Accumulator A	0-A	AINH	4F	1	1	12	1	_				0	ī	0	Ü
CLPB	Clear Accumulator B	0~B	B INH	5F		11	12	1	_				0	1	D	0
CLV	Clear Overflow Flag	0-V	INH	40	1	17	12	Т			-				0	٠.
CMPA topri	Compare A to Memory	A - M	A ILUM	81	"	12	1	1		-	-		ī	ī	1	1
	}	ì	A DIR	91	di	2	1:	3 j								
1	1	i	A EXT	P1	hh II	13	ı į	4								
1	}	1	X.GNLA	41	H	1:	1	4								
1	1	1	A IND,Y	18.81) n	-] :	3 }	5								
CMPB lope	Compare B to Memory	a · ta	B IMM	C1	ıı.	7	2	2}	_	-		٠.	- 1		1	1
		}	B DIA	ום	Jai	- [2	3 }								
}	1	1	BEXT	- F1	th ti	- 1	3]	4								
1	}	1	B IND.X	(E)	1 #	- 1	2 }	4								
1	1	1	B #10.1	r 18E1	. #	. }	3	5								
COMICON	L's Complement Memory By	ne see . M - M	EXT	7	bh ii		3	6	_			_	-	ī	ī	Ø
}	1	1	.מומ	x 5	9) H	- 1	2	£								
1	}	1	IND.	Y 185	3 1 11	1	3 }	. 7								

UMM	1 S Lomptement A	SFF - A - A	A IMH	43		[1]	2			1	ì	0	1
ONB	l's Complement B	SFF · B - B	BINH	53		1	7		 	1	1	Û	1
PD (opr)	Compare D to Memory	D - M M + 1	IMM	1A B3	11 14	4	5			ī	ī	ī	1
	16 B (1	DIR	1A 93	đđ	3	6	1					
	1	1 1	EXT	1A 83	hh A	4	7	1					
	i	1 :	IND,X	1A A3	Ħ	3	17	i i					
			INO.Y	CD A3	lt .	3	12	L.	 		_		
PX Icon	Compare X to Memory	IX - M M + 1	IMM	80	ց են	3	4	1		ţ	ţ	ţ	ı
	16 Bit	1	DIR	9C	44	12	5	1					
	1	i	EXT	80	hh ∥	3	6	1					
	1		IND,X	AC	H	2	6	1					
	1	1	IND,Y	CD AC	Ħ	3	17	1					
CPY logri	Compare Y to Memory	IY - M M + 1	15,15,1	18 80	11 11	14	15	1.		ī	ī	ī	1
	16 Bit	1	DIR	18 9C	dd	3	6	1					
	1	1	EXT	18 BC	hh II	4	17	1					
	1	1	IND,X	1A AC	#	13	17	1					
		!	IND,Y	18 AC	11	3	_ 7	1.	 				
DAA	Decemai Adjust A	LAdjust Sum to BCD	INH	19		11	12	T	 	1	1	-	:
DECIEST	Decrement Metrusy Byte	11 1 →1A	Ext	74	86.5	13	1	-!	 	1	1		Ī
i		1	IND,X	EA.	111	2	10	- [
ĺ	1		(120.1	18 6A	#	3	H	ij					
DECA	Decrement Ancomolistor A	(A 1-A	1 4 8 9	12	1	Ť	r ji	+	 		-	-	Γ
DECP	Decrement Aurum Vistor B	8 1-8	8 6.4	5A	1	1		7	 				T
DES	Degrement Stack Femilier	15P 1 SP	17214	7		- 1	ĩ i	7	 		****		

Source		Boolean	Addressing Mode for		ne Coding decimal)	5	e C		c	and	tion	Car	des	
Form(s)	Operation	Expression	Operand	Opcode	Operandist		Ú	5	X	Н	1 1	4	Z	۷ (
DEX	Decrement Index Register X	1)X 1-1X	INH	(6)	1	1	3	-				1	_	
DEY	Detrement Index Pegister Y	IY 3→IY	INH	18.09		12	4	-				ī		
EORA (opri	Exclusive QP 4 with Memory	A+N-A	A IAM	98	F	::	7				1	:	n	1
	i	ł	A DIR	98	le .	1	:							
	ļ	1	LK3-A	98	th 4	3	4	1						
		1	A PID.X	AB	11	2	1							
	1	ł	A RAD, Y	18 AS	H	3	5							
EDRB i spri	Exclusive OF Blwith Memory	B + 4! B	8 125 9	CB	п	2	2	_			- [٦	()	
	1	ł	B DIR	DR	dd 1	2	3							
	1	l	B EXT	FB	hh B	3 ,	4							
	}	1	B IND.X	68	(#)	2	4							
	<u>l </u>	ļ	B IND.Y	18 E8	н	3	5							
FDIV	Fractional Divide 16 by 16	$D_i \mid X \rightarrow \mid X, i \rightarrow D$	INH	03		1	41	-	-	_		1	7	7
DIA	Integer Divide 16 by 16	D:IX → IX: 1 → D	RAH	02		1	41			-		Ţ	0	1
NC toprl	Increment Memory Byte	M+1→M	EXT	70	th I	3	6				Ī	1	1	_
			IND,X	6C	tt l	2	6							
			IND,Y	18 6C	11	3	7							
NCA	Increment Accumulator A	A+1-A	A INH	40		ī	2			_	1	1	ī	
NCB	Increment Accumulator B	B+1-B	BINH	5C		1	2			-	1	1	ī	-

.

1115	Increment Stack Pointer	SP · 1 → SP	INH	31		11	11			-		
INX	Increment Index Register X	1X • 1 → 1X	PSH	60		ī	3			1		
INY	Increment Index Register Y	IY - 1 → IY	IT:H	18 08		2	4		-	T		-
JMP (op/)	Jiamp	See Special Ops	EXT	7E	th ii	3	3					-
	1		IND,X	6 E	ff	2	3					
	ļ.,	1	IND,Y	18 6E	ff	3	3					
JSR (npr)	Jump to Subroutine	See Special Ops	DIR	9D	dd	2	5					
			EXT	BD	hh li	3	6	1				
			™D.X	AD	H .	2	6					
			P10.Y	18 AD	H	3	7	ļ				
LDAA (opr)	Load Accumulator A	M A	A PARI	86	11	2	2		-:	1	0	
			A DIR	96	dd	12	3	!				
			A EXT	B6	Lb 3	3	4					
	1		4 2 D.X	1.6		12	1	1				
	1		4 1.3 v	18.46	15	į į	1	i		_		
LDAB (npr)	Load Accumulation	M → n	8 789	C6		7.	Ţ.,	1	-:	:	п	
			80%	06	ΦL	12	13	1				
		1	BEst	f6	tita li	3	1:	i				
	ļ	i	B 10.X	€6	!!	12	14	ì				
	1		B 10.7	18 £6	4	3	5	1				

נוססי טען	Load Double Accumulator D	IM → A,M + I → B	IMM	CC p ak	13	3			- 1	U	
	}	1	DIR	DC dd	2	4					
	1	j '	EXT	FC No II	3	5					
		}	IND,X	EC #	2	5					
		1	IND.Y	18 EC ff	3_	fi					
105 (opt)	Load Star Pointer	MM·1-SP	IMM	BE a ki	3	3	-:		1	0	
	Ĭ	1	DIR	9E dd	2	4					
	1	1	EXT	BE Nh 11	3	5	ŀ				
	1	1	IND.X	AE H	2	5	ì				
	1	ì	IND,Y	18 AF #	3	6	1				
LDX fogri	Load Index Register X	M M · 1 · IX	IMM	CE JI N	3	3		1	1	0	
			DIR	DE dd	2	4	İ				
	1	1	EXT	FE hh 'll	3	5)				
Ì		1) IND,X	EE #	2	5	ì				
1	1		1%D,Y	CD EE H	3	6					
LDY topes	Load Index Register Y	MM · 1 - iY	13274	18 CE 14	4	14	1			()

DIR

EXT

#ND.X

IND Y

Addressing

Made for

Operand

Boolean

Expression

Source

Formisi

Machine Coding

18 DE - dd

IA EE II

18 EE #

18 FE Mi 11

3 6

SLioni	Legical Shift (infr		EXT	.'8	bh.	_	7	6			1	- 1	-	1	П
	i i		IND.X	68	!!		:								٠,
	1	C 67 10	IND.Y	18 69	lf .		3	1							
SLA	j	C 67 69	A INH	-19			1	2							
Si B	1	11	B (88	58			1	2				_	_		
SLD.	Logical Shift Left Double	0-0-1	INH	65			1	3			1	1		I	
	 	C 615 to 1					Ļ.,					_			
LSR (opri	Logica: Shift Right	į į	EXT		h#s	II.	[3	6			-)	i	i	i
	1	0-1111111-0	IND,X		ff		2	6							
	4		IND,Y		Ħ		3	1							
LSRA	4	b7 h0 C	A INH	41			1	2							
LSPR	<u> </u>		B INH	54		<u>!</u>	11	2					_	_	
LSPD	Logical Shift Right Double	0-11-0 b15 b0 c	INH	04				3		•		0	1	1	1
MUL	Multiply 8 by 8	4.8 -0	17414	30	_		T	10			,			7	1
NEG (epr)	2's Complement Minnury			1			Τ	1						_	_
	Byte	0 M M	EXT	70	hh	N	13	16	į			1	ı	1	i
	1	1	IND,X	6)	Ħ		2	6	1						
	1	1	IND,Y	18 60	ff		3	17	}						
NEG4	2's Complement A	0 A-A	A INH	40			1	12	į.		_	1	1	1	1
NEGB	a's Complement 9) 8→8	B INH	50			11	12	1			T	T	1	T
NOF	No Coeration	No Operation	INH	01			77	12	1			_	~	_	

. .

Source		Boolean	Addressing Mode for		ne Coding decimal)	Bytes	95		c	ond	ition	Co	des		
Farmist	Operation	Expression	Operand	Opcode	Operand(s)	Īé	Š	ļs	X	н	1	N	Z	٧	C
ORAA (npri					 	Ť	T	-				_		_	_
1	clusive)	A · M · A	A IMM	8A		2	2	ł					1 ()	
	1	j	A DIR	94	dd	2	3								
	}	1	A EXT	BA	hh II	3	4								
	1	1	A IND,X	AA	11	17	:	i							
			A IND,Y	18 AA	11	3	5					_			
GRAB (cpr)	f					_				_		_		_	_
	Clusinel	B · M B	BIMM	CA	i i	2	2				1	- 1	0		
	1	ì	B DIR	DA	dd	2	3								
	}	1	BEXT	FA	hh s	3	4								
		1	B#NO.X	EA	e i	2	- 1								
		1	B IND.Y	19 EA	ff	3	5								
PSHA	Posts A unity Stace	A-S#,SP SP 1	A INH	35		1	3					_			_
SHB	Posti Bionto Stack	B-54.5P SP 1	B INH	37		Ti	3			-		_			_
SHX	Fush X onto Stack (Lo First)	IX-SIL SP SP 7	INH	3C		1	4		_				_		
SHY	Push Y unto Stack Lo Firsti	17-51 5P SP 2	II-H	1º 3C	i	2	5		-						
ULA	Pip A from Stall	SP SP 1.4-5th	A INH	3.7		11	37					_		_	•
ULP	P. p. P tro. 5 St. r	SE SP. 18-54	P With	33		1 !	Ξľ					_			_
ULY	Path from Stark in Eart-	SP CP. " 17 Cn	tten	.79		1]	5								
JLY J	Fig. 4 from Stark History	5P SP-20-10	INH	18, 38		: 7	5								

.

																_	
HUL (opt	Hotale Left	1	EXT	l h		,	T	6	7				7				
1	1		IND.X	j 69			12	16	1								
	4	C 67 - 10 C	IND,Y	18 53			3	11	1								i
ROLA	-1	+	A IfIH	1 47	£		11	2	ł								
ROLB	 	·	BINH	59			11	2	-				_	_			_
HCH (opt)	Rotate Right	1	EXT	16	tib	li.	3	16	1				i	i	i	!	.
1	}		IND,X	66] ff		2	16	Į								Į
L	1	C 67 - 60 C	181D, Y	18 66	H		3	17	l								- 1
RUPA]	C 87 - 80 C	A INH	46	l		1	2	ł								Ì
RORE			BINH	56	L.		[1	Į Ž	L	_		_		_			J
ATI	Return from Interrupt	See Special Ons	WH	38			11	17	1	1		i	1	1	1	1	
RTS	Return from Submoutine	See Special Ops	INH	39			1	5					-	·			Ï
SBA	Subtract B from A	A B-A	INH	10	1		11	2	1		Ξ		1	Ī	Ī	1]
SBCA Inpri	Subtract with Carry from A	A M C-A	A IMM	82			12	2	Γ	-			1	1	1	1	7
	l	1	A DIR	92	Иd		12	1	l								-1
	ł	1	A EXT	B2	hh	11	3	4	1								ł
		1 1	A IND,X	A2	11		2	4	l								}
			A IND, Y	18 A2	Ħ		3	5	L	_	_			_	_		J
SBCB ropri	Subtract with Darry from B	B-M C-8	BIMM	C2	н		2	2					1	1	ı	ì	1
		1	B DIR	D2	¢đ		2	3									1
		1 1	B EXT	F2	hh	B	3	4									ĺ
ſ		{	B IND.X	£2 J	ff		2	4									1
- 1] [B IND.Y	18 E2	#		3	5 j									1

rain est a comprehensation and estimates and the second of

Source		Boolean	Addressing Mode for Operand	Machine Coding (Hexadecimal)			e lo	Condition Codes							
Formisi	Operation	Expression		Opcode	Operandist	e,	ú	S	X	Ħ	ı	M	2	٧	C
SEC	Set Carry	1-C	#VH	0D	i	Т	2	T							ī
SE:	Set Interrupt Wash	1-1	INH	Of		1	7	Γ			1	-	_	_	
SEV	Ser Overton Flag	1 V	DH	08		7	12							7	
STAA (ggs*)	Store Accumpator A	Λ ΙΑ	A DIR	97	101	7	1					7	T	1)	_
	!	1	A EXT	B7	th II	3	4								
	1		A II D,X	A7	H !	2	4	l							
		1	A IND Y	18 A7	ff	3	5								
STABlepil	Store Accumulator B	B → M	B DIR	D7	dit	2	3					ī	ī	0	-
	1	1	B EXT	F7	bb 1i	3	4								
			B IND,X	£7	H	2	4								
	ĺ		B IND,Y	18 E7	[#	3	5								
STD (opr)	Store Accomulator D	A → M, B → M + 1	DIA	- 00	dd	2	4					ī	1	0	_
	ĺ	1	EXT	₹D	hh II	3	5								
			IND,X	£D.	11	2	5								
		}	IND, Y	18 ED	н	3	6								
STOP	Stop Internal Clocks		INH	CF		1	2								_
STS (opr)	Store Stack Pointer	SP-MM+1	DIR	91	dd	2	4					T	ī	0	
		1	EXT	BF	hh II	3	5								
	1	1	IND,X	AF	#	2	5								
		ſ	IND,Y	18 AF	Ħ	3	6								

STX form	Store Index Register X	[1x → 55 15 - 1	DIR	DE	4	;	7.2	14	1."		1	1	'n	
	1	į .	£XT	1 11	10	9.9	- 13	1/2	ì					
	1	j	IND.X	1 11	10		i	1.	1					
	1	1	IND.Y	CDII	Įυ		13	1.	1					
ST (tape)	Store Inde - Register Y	1Y \$1 M + 1	DIR	18 DF	de	1	î î	15	-		1	1	0	
	1	1	EXT	18 FF	116	- 5	4	6	1			·		
		ì	SND,X	1A EF	Ħ		13	6	1					
	1	}	IND Y	18 EF	111		3] f,	j					
UBA lope	Subtract Memory from A	A M -A	A iMM	80	9		12	12	1		1	ī	ī	ī
	ĺ	i	A DIR	90	dd		2	13	ĺ					
	ļ	1	A EXT	B0	ħħ	ß	3	14	1					
	}	1	A IND, X	0A	11		2	4	Į					
	İ	_L	A 1140,Y	18 A0	11	!	3	5	<u> </u>					_ '
CER topo	Subtract Memory from B	8 - # - 8	B IMM	CO			2	2	,		.1	Т	1	ī
	ł	1	8 DtR	D0	dt		2	3	l					
	j	ì	BEXT	FO	hh	11] 3	4	ì					j
)	1	BINDX	EO	н		2	4	ļ					- 1
		l	B IND, Y	18 EO	Ħ		3	5						
JBD lopri	Subtract Memory from D	D-MM+1-D	IMM	83	n	**	3	1			1	;	1	1
	ļ	1	DIR	93	dd		2	5						Į
		1	EXT	83	hh	R	3	6						1
		1	IND,X	£3	Ħ		2	6						- 1
		1	110.Y	18 A3	Ħ		1	7						
70	Set-ware Internact	See Special Ops	INH	35			1	14		1				7

INH

18 8ř

2 1 1 1 -

XGDY

Exchange D with Y

1Y-0,0-1Y

Addressing

Machine Coding

Hardware Control Registers and Bits

Address Bit 7 88 6 Bit 5 Bit 4 Bit 2 Bit 2 Bit 1 Bit 0 Nation President													
STODE		Address	Bit 7	916	845	Bit 4	Bit 3	Bit 2	8# 1	Dit O	NIID	Chazagian	
S102 STAF STAI CV/OM FINDS OIN PLS EGA INVB FCC Feedad O Control Peysor S1003	į	\$1920		I -			Ι = .			L=_	FORIA	LO Port A	
S1003	1	\$1001		I			<u> </u>	1]	l	Historical	
\$1008	i	\$1002	STAF	STAI	CWOM	HNDS	DIN	PLS	EGA	INVB	FICE	Parallel I O Control Registe	×
\$1005	1	\$1693		L =:	L=_		L	I		I=	PCHIC	1D1refC	
S1006	i	31004 (L_=	$\Gamma = \Gamma$			FORTB	Output Post ()	
S1007	1	\$1005 [匚三	$\Gamma = 1$	_=		FORTICE	Alternate Later and Port C	
S1028	į	\$1006					1					Fire waters	:
STOON		\$1007									DOM	Distribute, Scar for Post C	
\$1004	į	\$100a			_=_						CHD	ChA1Ct	
STOCK FOCT FOCT FOCT FOCT O 0 0 0 CCCC Competition HISTORY STOCK OCCUPY		\$1009									CC/ EX	Distribution for Port D	4
STORE OCIME OCIME OCIME OCIME OCIME O O O OUM OFTENDER		\$100A			_=_1			= 7			PORE	tread that E	
Part 1 and 1		\$106H (FOC1	FOC2	FOC3	FOC4	FOCS	0	0	. 0 .]	cice:	Consequent car estimated 4	
STOOD OCTO7 OCTO6 OCTO5 OCTO4 OCTO3 O O O COO COOTA SOLANDE STANDE	i	နာဟုဆ ြ	OC 1147	UC11-16	OC 1MS	OC1M4	OC 1613	. 0	, o .	. 0	O TIM	(P) Committee of Figure	÷
		S100D	OC:107	00106	OC IDS	OC104	OCIDO	0	υ	0	Cepto	(%3) A scottass (Fagetier	

	,									
Address	Ba 7	Ørt 6	B15	Bil 4	B4 3	Bit 2	Bit 1	(3:1 D	fine	Derayates
\$100E			T -		· /			1 = 1	TCNT	Terror Countar Regulater
\$100F		./	1 -	1. ==	1	T		T	J	
\$1010		1	-1	T	I -		-	A . =	18.25	kanif Coar in sprace
\$1011	L			L=	1.=	1 =		I	f	
S1D12		7	T	7	T	I		1	TK.22	Agus Copare 2 Royaler
\$1013		L=		L		L =		<u> </u>	.	
\$1014		T -		1	1	7 == :	1		TICE	Input Capture 3 Florgatur
\$1015	[_=	1	. I	1	1	7-	-		1	·
\$1016	r –	1		Γ-=	1	r	·	1 = .	icei	Currier Conservo 1 Florgestor
\$1017]	1_=_			1	17-	1	İ	
\$1018	Γ	1-2-	1	1	1"	1	1 12 1	1	1002	Chang Contains 2 Firth acr
\$1019			L	L_=_	L <u></u>	I	1 -	l	j	
\$101A		I	1	I	1 '	1 ~= 1	i	i '	10000	Outsid Contactor 3 Firegraps
\$1018	=		1=	L	l	1	1		j	•
\$101C		T -	1		Γ	T	Γ	1	1004	Output Context to 4 Heighter
\$101D	=]	1==	I =	I	1	-	-	ł	
\$101E						I	1	1 1	1025	Out as Correspo 5 Register
\$101F						L_=_				
\$1020	Ot.12	01.2	0143	OL3	01.14	OL4	CHAS	OLS	icit.)	lates Considiry and 1
\$1021	0	0	EDGIB	EDGIA	EDG2B	EDG2A	презв	EDGTA	tenz	feran Control (og. 2a. 2
\$1022 [0011	OC2I	0031	OC41	OCSI	IC 11	l icai	IC3I	TALK!	Terms information and long 1
\$1023 [OC1F	OC2F	OC3F	OC4F	OFF	IC1F	IC2F	icar.	III.G1	Ference intermed Flag Flag 1
\$1024	TOI	ATH	PAOVI	PAII	0	0	PB1	PRO	DATE	Tries from printing Hig 2
\$1025	10F	RTIF	PAOVE	PAIF	0	0	0_	Ü	n/os	lates becompalising they?
\$1026	DDRAZ	PAEII	PAMOD	PEDGE	D]	0	Bibi	nino	HWJIL	Pieso Autoricados Control Feg
\$1027					_=_1		L = 1		esc211	Pote Axund do Coast log

.

Γ	Hardware Control Registers and Bits													
	L 1848	Bit 7	Bit 6	Ba 5	Bit 4	Brt 3	Bit 2	Bit 1	Bit O	Nate	Description			
	S1026	SPIE	SPE	DWOM	MSTR	CPOL	CPHA	SPRI	SPRO	SPOR	SPI Control Houseler			
	\$1029	SPIF	WCOL	0	MODE	0	_0]		_0	SPEA	Sin Santa I Lagrage			
	\$102A									SPER	SPI Data Firegradi			
	\$1028	1CLR	0	SCP1	SCPo	нскв	SCILL	scm	SCRO	[MID	SCHEMATICAL CAMEA			
	\$102C	R8	78	0	м	WAKE	0	0	0	SOORI	SCI Control Register 1			
	\$1020	TIE	TCIE	RIE	ILIE	7E	RE	RWU	SUK	sone	SCI CaleMin Falks 2012			
Ì	S102E	TORE	TC	RDRF	IDLE	cn	NF	FE	0	SCSFI	SCI SLAUS FIGURACE			
١	S102F		_=_							SOLH	SCIENCE (FURDIVENTER)			
!	\$1030	CCF	0	5CAN	MULT	CD	сс	СВ	CA	ADOIL	AD Control Regular			
	\$1031	C=1	_=_	I_=_	_=	T	=	- 1	-	ARI	ADHUMER (FIRST			
	\$1032		==	L <u></u> -	_=	L		المائد جيدائيا	i. – .	ADEC	ADTerantic part			
	51033	[<u>=</u>]				1. – 1	ī 	· · · · · ·	·	ALT U	AD Brand Bay and			
ı	S1034			I <u> </u>	L = .	L =	<u> </u>	L =	1	ALF	AD Down Region 4			
	\$1035 to \$1038									i i	forum et			
;	\$1039	ADPU	CSEL	IROE	DLY	CLIE	0	CHI	ÇRO	COURT	System Contegration Obstens			
ì	\$103A	[1 =	L = .	<u>L-</u>		İ. 25.		(X.11.3)	Actually and development Country			
:	\$1038	000	EVEN	0	BYTE	BOW	EHASE	ECLAT	ELFOR	H11613	PEPPER Personnen Control			
:	\$1030	HUOOT	SMOD	MDA	IRV	PSEL3	PSELD	PSELI	PSLLO	11122	to person howevery high and constitution			
i	\$:030	HAME	HAM2	RAMS	RAMO	REG3	HEGS	BEG1	l ndon	rat	Fordit is early a talking a map the grant			
	\$105E	TILOP	0	ОССП	CBYP	:JISR	FCM	FCOP	10014	Hatt	For the Police t Control of Borgons			
1	5103F	0_	0	0	9	NOSEC	носог	HOMOR	EFON) oceana	CORNOR FEED WENDER			

BIELICKIRAPIA

MICROCOMPUTER ENGINEERING

Gene H. Miller Ed. Prentice-Hall, Inc. A Simon & Schuster Company Englewood Cliffs. New Yersey 1993

DATA ADQUISITION AND PROCESS CONTROL WITH THE M68HC11

Frederick F. Driscoll Ed. Mc. Millan 1992

CRITERIO DE PLANTAS TERMOELECTRICAS

Martiano Aguilar R. Ed. Limusa 1982

DESIGN WITH MICROCONTROLLERS

Jhon B. Peatman Ed. Prentice-Hall 1992

EVALUATION BOARD USER'S MANUAL

Motorola Inc. NGSHC11EVBU/AD1

REFERENCE MANUAL

Meterola Inc. U.S.A. 1991

PRINCIPIOS DIGITALES

Resert L. Tribein. Ris. Mc Opins Hill 1982

CIRCUITOS LINEALES Y AMPLIFICADORES OPERACIONALES

Frederick F. Oriscolt Ed. Mc. Graw Hill 1990

DIGITAL ISOLATION ASSY

Jhon Fluke Mountlake Terrace, Wa. MFG. CO. INC. 1981

SEQUENCE OF EVENT OPTION

Jhon Fluke Mountlake Terrace.Wa. MFG. CO. INC. 1981

CHANNEL INPUT CONECTOR

Jhon Fluke Mountlake Terrace.Wa. MFG. CO. INC. 1981