

64
71



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

**FACULTAD DE ESTUDIOS SUPERIORES
CUAUTITLÁN**

**“ DISEÑO DE UN SISTEMA MÍNIMO BASADO
EN EL MICROPROCESADOR 8088 ”**

T E S I S

**QUE PARA OBTENER EL TÍTULO DE
INGENIERA MECÁNICA ELECTRICISTA**

P R E S E N T A N

MA. DE LA CRUZ GARCÍA CONTRERAS

LUCÍA GARCÍA SOTO

ASESOR: ING. JORGE BUENDÍA GÓMEZ

CUAUTITLÁN IZCALLI, EDO. DE MÉX.

**TESIS CON
FALLA DE ORIGEN**

1997



Universidad Nacional
Autónoma de México



UNAM – Dirección General de Bibliotecas
Tesis Digitales
Restricciones de uso

DERECHOS RESERVADOS ©
PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis esta protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.



UNIVERSIDAD NACIONAL
AVENIDA DE
MEXICO

FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN
UNIDAD DE LA ADMINISTRACION ESCOLAR
DEPARTAMENTO DE EXAMENES PROFESIONALES

U. N. A. M.
FACULTAD DE ESTUDIOS
SUPERIORES-CUAUTITLAN

ASUNTO: VOTOS APROBATORIOS



DEPARTAMENTO DE
EXAMENES PROFESIONALES

DR. JAIME KELLER TORRES
DIRECTOR DE LA FEB-CUAUTITLAN
P R E S E N T E .

AT'N: Ing. Rafael Rodríguez Ceballos
Jefe del Departamento de Exámenes
Profesionales de la F.E.S. - C.

Con base en el art. 28 del Reglamento General de Exámenes, nos permitimos comunicar a usted que revisamos la TESIS TITULADA:
"Diseño de un Sistema Mínimo basado en el Microprocesador 8098"

que presenta la pasante: María de la Cruz García Contreras
con número de cuentas: 8324964-0 para obtener el TITULO de:
Ingeniera Mecánica Electricista

Considerando que dicha tesis reúne los requisitos necesarios para ser discutida en el EXAMEN PROFESIONAL correspondiente, otorgamos nuestro VOTO APROBATORIO.

A T E N T A M E N T E .
"POR MI RAZA HABLARA EL ESPIRITU"
Cuautitlan Izcalli, Edo. de Mex., a 28 de Agosto de 1996

PRESIDENTE	Ing. Antonio Herrera Mejía	
VOCAL	Ing. José Luis Rivera López	
SECRETARIO	Ing. Jorge Buendía Gómez	
PRIMER SUPLENTE	Ing. José Ubaldo Ramírez Urizar	
SEGUNDO SUPLENTE	Ing. Blanca Gisela de la Peña Valencia	



UNIVERSIDAD NACIONAL
AUTÓNOMA DE
MÉXICO

FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLÁN
UNIDAD DE LA ADMINISTRACIÓN ESCOLAR
DEPARTAMENTO DE EXÁMENES PROFESIONALES

U.N.A.M.
FACULTAD DE ESTUDIOS
SUPERIORES-CUAUTITLÁN



DEPARTAMENTO DE
EXÁMENES PROFESIONALES

ASUNTO: VOTOS APROBATORIOS

DR. JAIME KELLER TORRES
DIRECTOR DE LA FES-CUAUTITLÁN
P R E S E N T E .

AT'N: Ing. Rafael Rodríguez Ceballos
Jefe del Departamento de Exámenes
Profesionales de la F.E.S. - C.

Con base en el art. 28 del Reglamento General de Exámenes, nos permitimos comunicar a usted que revisamos la TESIS TITULADA:

"Diseño de un Sistema Mínimo basado en el Microprocesador 8088"

que presenta la pasante: Lucía García Soto
con número de cuenta: 8225914-5 para obtener el TÍTULO de:
Ingeniera Mecánica Electricista

Considerando que dicha tesis reúne los requisitos necesarios para ser discutida en el EXÁMEN PROFESIONAL correspondiente, otorgamos nuestro VOTO APROBATORIO.

A T E N T A M E N T E .
"POR MI RAZA HABLARA EL ESPIRITU"

Cuautitlán Izcalli, Edo. de Mex., a 28 de Agosto de 1995

PRESIDENTE	Ing. Antonio Herrera Mejía	
VOCAL	Ing. José Luis Rivera López	
SECRETARIO	Ing. Jorge Buesdía Gómez	
PRIMER SUPLENTE	Ing. José Ubaldo Ramírez Urizar	
SEGUNDO SUPLENTE	Ing. Blanca Gisel de la Peña Valencia	

A Dios:

**Gracias por haberme permitido realizar uno de mis más grandes
anhelos.**

Gracias porque nunca te has alejado de mí.

A mis padres con mucho cariño y respeto:

Cruz y Miguel

**Gracias por todo el cariño que me han brindado siempre.
Gracias por todos sus sacrificios.
Gracias por todo el apoyo que han ofrecido.
Gracias por darme la vida.**

A mis hermanos:

Ricardo, Araceli y Eduardo

Gracias por todo su cariño y apoyo que siempre me han brindado.

Los quiero.

MARICRUZ

A mi esposo:

Benjamín

Gracias por todo tu amor, ternura y paciencia.

Te amo.

MARICRUZ

AL ING. UBALDO RAMIREZ URIZAR:

Gracias por su apoyo, su confianza y su amistad.

MARICRUZ

**DEDICO ESTE TRABAJO CON CARÍO A MI MADRE PORQUE GRACIAS A SUS SACRIFICIOS HE
CAMINADO FELIZ Y A SU EJEMPLO QUE ME HA SERVIDO DE INSPIRACIÓN.**

**AGRADEZCO A MIS HERMANOS RUBÉN Y GABRIELA, POR EL APOYO QUE ME HAN
BRINDADO.**

A MI FAMILIA POR SU AYUDA Y CONFIANZA.

A AGUSTÍN POR SU AMOR Y PACIENCIA.

LUCÍA GARCÍA SOTO

**Gracias a todos nuestros amigos y compañeros del Grupo de
Desarrollo por su interés y por toda la ayuda brindada para la
realización de este proyecto.**

Encomienda tus obras a Dios y tus proyectos se llevarán a cabo.

Proverbios 16 : 3

INDICE

Indice	1
Capítulo 1 Introducción.....	1
Capítulo 2 Principales características del Microprocesador 8088	5
PARTE 1. DISEÑO DEL HARDWARE	29
Capítulo 3 Especificación de un Sistema Mínimo	
Capítulo 4 Circuito de reloj	
Capítulo 5 Unidad Central de Proceso	
Capítulo 6 Bus de datos y direcciones	
Capítulo 7 Señales de control	
Capítulo 8 Unidad de memoria	
Capítulo 9 Puertos de entrada y salida	
Capítulo 10 Periféricos	
PARTE 2. DISEÑO DEL SOFTWARE	98
Capítulo 11 Especificaciones del Software	
Capítulo 12 Conversión de un programa en C a un archivo binario	
Capítulo 13 Modificación de librerías de C	
PARTE 3. INTEGRACION Y OPERACION DE HARDWARE Y SOFTWARE ..	144
Capítulo 14 Integración de Hardware y Software	
Capítulo 15 Cufa de usuario	
Capítulo 16 Conclusiones	
APENDICE Y BIBLIOGRAFIA	181
A HOJAS DE ESPECIFICACIONES DE CIRCUITOS INTEGRADOS	
B DIAGRAMAS	
C CODIGOS DE MAQUINA Y JUEGOS DE INSTRUCCIONES	
D LIBRERIAS DE LENGUAJE "C"	
E LISTADO DEL PROGRAMA ROMLDR.C	
BIBLIOGRAFIA	

CAPITULO 1

INTRODUCCION

1.1 INTRODUCCION

Las computadoras se han venido utilizando de forma general desde los años 50's. En un principio las computadoras digitales eran máquinas grandes y caras. El tamaño y forma de la computadora digital ha cambiado gracias a un nuevo dispositivo denominado microprocesador. El microprocesador es un Circuito Integrado que tiene la mayoría de las capacidades de procesamiento de las grandes computadoras. El microprocesador es un pequeño pero extremadamente complejo, dispositivo LSI programable.

Al adoptar IBM el Intel 8088 para entrar en el mercado de las microcomputadoras se produjo una gran aceptación para un CPU. Debido a su bus externo de ocho bits el 8088 puede utilizar, como soporte, chips de 8 bits. La característica del chip como un 8/16 se desprende de su bus de datos de ocho bits. Este chip tiene un bus de direcciones de 20 bits que permite un espacio de direccionamiento de 1 Megabyte.

Evolución de los microprocesadores de Intel

Intel lanzó en 1971 su primer microprocesador: el 4004, de 4 bits que contenía un conjunto de instrucciones que ofrecían sólo 45 instrucciones y el 8008 de 8 bits. Más tarde introdujo el microprocesador 8080 que maneja

palabras de datos de 8 bits y tiene 16 líneas de dirección y un puntero de pila de 16 bits. El 8085 es una versión mejorada del 8080, integra el reloj, control del sistema y prioridad de las interrupciones en el microprocesador, reduciendo así el número de circuitos integrados utilizados en la mayoría de los sistemas.

Una tendencia en la evolución de los microprocesadores ha sido integrar más funciones en menos Circuitos Integrados.

El 8086 fue el microprocesador de 16 bits. Se diseñó para que fuese compatible con los microprocesadores 8080/8085 de 8 bits. La compatibilidad permite que los programas del 8080/8085 sean convertidos fácilmente para que puedan correr en el 8086. El 8088 se introdujo un tiempo después que el 8086 y, funcionalmente, es el mismo, pero caracteriza un bus de datos de 8 bits en lugar del bus de datos de 16 bits que se encuentra en el 8086.

El 8088/8086 y sus parientes de 16 bits (80186, 80286) y 32 bits (80386, 80486) se han convertido en algunos de los microprocesadores de propósito general más ampliamente utilizados en el mundo.

1.2 PLANTEAMIENTO DEL PROBLEMA

El presente trabajo surgió de la opción de contar en el laboratorio de la escuela con una microcomputadora basada en el microprocesador 8088.

1.3 ALCANCES, LIMITACIONES Y OBJETIVOS

Dentro de los objetivos principales de este trabajo es presentar los aspectos esenciales del microprocesador, sus características y su funcionamiento dentro de una microcomputadora.

En la presente tesis se desarrolla el diseño y construcción del prototipo de un sistema mínimo de propósito general.

Este sistema mínimo permite la entrada de información desde un teclado, muestra la información en un display de 7 segmentos. El usuario tiene acceso a los programas grabados en una memoria EPROM. El programa principal grabado en la EPROM del sistema es el programa monitor, que contiene las funciones básicas del sistema.

1.4 ORGANIZACION DEL TRABAJO

El diseño del sistema mínimo se dividió en dos partes principales: diseño del hardware y elaboración del software. El diseño del hardware consiste en la conexión de los componentes físicos para obtener el sistema mínimo deseado. El diseño de la programación trata del desarrollo de los programas para una aplicación particular. En la elaboración de programas para la operación del microprocesador se debe estar familiarizado con la configuración de los componentes que conforman el sistema mínimo, además de tener en cuenta los problemas asociados con la aplicación particular.

Cap. 1 Introducción

Para armar el prototipo se optó por utilizar la técnica conocida como WIRE WRAP. Esta es una técnica muy versátil y provee de una buena firmeza en las conexiones. Tal técnica requiere de una tarjeta con una matriz de orificios tipo estándar, un alambrador, cable y bases para circuitos integrados, adecuados para trabajar con dicha técnica.

El software desarrollado permite la interacción del sistema con el usuario, ofreciendo las siguientes opciones:

- ▣ Escritura
- ▣ Ejecución
- ▣ Despliegado

La presente tesis está dividida en tres partes:

En la parte 1 se presenta el diseño del hardware, el cual se divide en etapas para describir el diseño del sistema mínimo, así como los componentes, su función y operación dentro del sistema.

En la parte 2 se desarrolla el diseño del software. Se mencionan las diferentes formas de programar el 8088, así como el procedimiento utilizado para este trabajo.

En la parte 3 se verifica el funcionamiento del sistema observando las señales de operación y los programas de prueba, así como se integra la guía del usuario en la cual se dan los pasos para operar adecuadamente el sistema.

CAPITULO 2

CARACTERISTICAS DEL 8088

2.1 INTRODUCCION

En esta sección se describe la función de las terminales del microprocesador, la arquitectura interna y su modelo de programación.

2.2 PRINCIPALES CARACTERISTICAS DEL 8088

EL microprocesador 8088 es un procesador de alta ejecución, maneja 8 - 16 bits por lo que es compatible con microprocesadores que manejan 8 y 16 bits.

Características principales:

- ❑ **Interface del bus de datos de 8 bits.**
- ❑ **Arquitectura interna de 16 bits.**
- ❑ **Acceso directo a memoria para manejar 1 Mbyte.**
- ❑ **Modos de operación de direccionamiento.**
- ❑ **Operaciones de byte, palabra y bloques.**
- ❑ **8 y 16 bits para operaciones aritméticas con signo y sin signo en binario o decimal incluyendo multiplicación y división.**

El 8088 requiere de una alimentación de +5 V cd con una tolerancia de +/- 10%, tiene un consumo máximo de corriente de 340 mA.




FIGURA 2-1 Terminales del 8088.

2.2.1 TERMINALES DEL 8088

Existen varios grupos de señales de control y señales de estado. Que se mencionan con más detalle a continuación :

AD7 - AD0 (Datos y direcciones). Estas líneas constituyen las direcciones de memoria de E/S y datos multiplexados en tiempo.

Estas líneas se activan en alto y flotan al 3er. estado durante un reconocimiento de interrupción y a una petición local de bus.

A15 - A8 (líneas de direcciones). Estas líneas proveen los bits de direcciones del 8 al 15.

A19/S6, A18/S5, A17/S4, Y A16/S3. (Direcciones de Estado). Terminales de direcciones/estado multiplexadas que contiene los bits del bus de direcciones A16-A19 y también contiene los bits de status S6-S3.

El bit de estado S6 siempre permanece en 0 lógico, el bit S5 indica que la condición del bit de bandera de interrupción, y los bits S4 y S3 indican que segmento es accesado durante el ciclo del bus. En la tabla 2-1 muestra los códigos de S4 y S3.

S4	S3	FUNCION
0	0	Segmento Extra
0	1	Segmento Stack
1	0	Segmento código o no segmento
1	1	Segmento de datos

TABLA 2-1

RD (Lectura). Esta señal indica que el procesador está ejecutando un ciclo de lectura con la memoria o entrada/salida, dependiendo del estado de la

terminal IO/M. Esta señal se usa para leer los dispositivos que reciben o están conectados en el bus local del 8088.

READY (Listo). Esta terminal de entrada que cuando se controla se puede emplear para introducir estados de espera en la temporización del microprocesador. Si esta terminal tiene un nivel alto (1), no tiene efecto en el funcionamiento del microprocesador. Si lleva un 0 lógico, el microprocesador introduce estados de espera y permanece en el mismo ciclo del bus.

INTR (Petición de interrupción). Se emplea para solicitar una interrupción por hardware.

TEST (Prueba). Esta entrada es examinada por la instrucción WAIT. Si la entrada TEST es baja la ejecución continúa, de otra manera el procesador espera un estado inactivo hasta que TEST tenga un estado bajo. Esta señal se sincroniza internamente durante cada ciclo de reloj en el flanco de subida .

NMI (Interrupción no mascarable). Es una señal disparada por nivel, la cual provoca una interrupción.

RESET (Reinicialización). Señal de entrada provoca que el procesador inmediatamente termine su actividad para realizarla nuevamente. La señal debe estar en alto por lo menos 4 ciclos de reloj, y se reinicia la ejecución cuando el reset vuelve a nivel bajo y se va a la dirección FFFFH y esta terminal se sincroniza internamente.

CLK (Reloj). Una entrada que da la temporización básica para el microprocesador y controlador de bus, ésta es asimétrica con un 33% para que sea una temporización interna óptima.

IO/M (Memoria o entrada/salida). Esta terminal indica cuando el bus de direcciones contiene una dirección de memoria o una dirección de entrada o salida. Esta salida flota en alta impedancia durante un reconocimiento de H&A.

WR (Escritura). Señal de salida que indica cuando el bus de datos contiene datos válidos para ser almacenados en memoria o en E/S.

INTA (Reconocimiento de interrupción). Es el reconocimiento de interrupción, es decir, la respuesta durante una petición de interrupción.

ALE (Habilitación de la dirección). Esta terminal es usada para indicar que el bus de datos y direcciones contienen una dirección de memoria o una dirección de E/S.

DT/R (Transmitir y recibir datos). Esta terminal de entrada es usada para controlar la dirección de datos que fluye a través de los buffers del bus de datos conectado externamente.

DEN (Habilitador del bus de datos). Esta señal de salida indica que el bus de datos y direcciones contiene un dato válido.

HOLD (Retener). Es una entrada usada para solicitar un acceso directo a memoria (DMA). Cuando HOLD está activado el 8088 flotará sus líneas de direcciones, datos y control.

HLDA (Reconocimiento). Es una señal de salida que es usada para indicar que el bus está libre.

SSO (Líneas de estado). Esta línea determina, en combinación IO/M y el DT/R, el estado en que se encuentra el microprocesador (en obtención de código, escritura en memoria, lectura de memoria, escritura en puertos E/S, lectura de un puerto de E/S).

A continuación se muestra la tabla 2-2 de estados del microprocesador:

IO/M	DT/R	SSO	FUNCION
0	0	0	Indica un reconocimiento de interrupción.
0	0	1	Indica lectura de memoria.
0	1	0	Indica escritura de memoria.
0	1	1	Indica un alto.
1	0	0	Indica acceso a código.
1	0	1	Indica lecturas a puertos E/S.
1	1	0	Indica lectura a puertos E/S.
1	1	1	Permanece pasivo.

Tabla 2-2

2.3 ARQUITECTURA BASICA

A continuación se menciona una breve descripción de la arquitectura básica del 8088.

2.3.1 ARQUITECTURA BASICA INTERNA

El 8088 busca sus instrucciones en la memoria. La figura 2.2 ilustra la secuencia de eventos para el 8088. Se observa que el bus está casi siempre ocupado (algunas veces el bus está libre, pero no frecuentemente). Este microprocesador contiene dos unidades internas EU (Unidad de Ejecución) y BIU (Unidad de Interface del bus). La BIU es responsable de traer una instrucción o el operando de una instrucción o datos desde la memoria, y la EU es responsable de ejecutar las instrucciones.

En la figura 2.2a muestra La operación normal de un 8085 el cual es típico del microprocesador de 8 bits. Las instrucciones se recuperan de la memoria por una operación de lectura. Mientras el 8085 ejecuta la instrucción el sistema de memoria está ocioso. El 8088, figura 2.2b, hace uso de este tiempo ocioso de memoria para realizar la "pre-búsqueda" de la siguiente instrucción mientras se ejecuta la actual.



FIGURA 2-2. Actividad del bus.

La figura 2-3 muestra el diagrama a bloques de la estructura interna del 8088 y la comunicación entre ellos.

El 8088 está habilitado para utilizar el bus con la máxima eficiencia porque contiene la memoria interna en forma de una cola o "FIFO" (Primera entrada - Primera salida) de memoria.




FIGURA 2-3 Estructura interna del 8088 EU y BIU.

La figura 2-4 ilustra la EU y la BIU en la cual la cola es localizada. El microprocesador tiene una cola de 1 byte de ancho que es de 4 bytes. Esta cola lleva las instrucciones mientras que la EU está ocupada ejecutando otras. Esto lleva al microprocesador a tener un sistema de memoria más eficiente que sus antecesores.




FIGURA 2-4

La BIU contiene una cola llamada "prefetch", un controlador de bus, registros de segmento y el apuntador de instrucciones (IP). El propósito principal de la BIU para guardar la cola "prefetch" llena con instrucciones, es para generar y aceptar las señales del sistema de control, para proveer el sistema con un direccionamiento de memoria o número de puerto E/S, y para actuar como una ventana entre la EU y la memoria para datos.

La BIU asegura que la cola está llena con instrucciones llevando el siguiente simple byte de una instrucción si la cola tiene espacio. El prefetch o "prelevado" permite a la EU obtener la siguiente instrucción directamente desde la BIU en vez de la memoria. Como los viejos microprocesador de 8 bits. El microprocesador ejecuta el software mucho más rápido que si cada instrucción fuera llevada directamente desde la memoria.

El propósito de la EU es de llevar fuera instrucciones que son traídas desde la cola "prefetch". La unidad de ejecución contiene una ALU, un registro de instrucción y un arreglo de registros. La ALU ejecuta operaciones aritméticas y lógicas en memoria o datos de registros. El registro de instrucción recibe las instrucciones desde la cola prefetch, a cualquier tiempo son decodificados directamente a la operación de la EU. El arreglo de registro, una memoria portapapeles, retiene información temporalmente. También contiene apuntadores o registros de índice utilizadas para direccionar la operación de datos localizada en la memoria. Los operandos de datos son también direccionados y transferidos a través de la BIU.

2.3.2 ARQUITECTURA DEL SISTEMA

La figura 2-4 ilustra la arquitectura del sistema. La comunicación del sistema realiza a través de tres buses: datos, direcciones y control. El bus de direcciones provee una dirección de memoria para el sistema de memoria y también direcciones de E/S para los dispositivos del sistema de E/S. El bus de datos transfiere datos entre el microprocesador y la memoria e E/S definidos

para el sistema. El bus de control provee señales de control que causa la memoria o E/S para ejecutar una operación de RD o WR.




FIGURA 2-5

2.3.3 MEMORIA

El 8088 direcciona 1 MByte (1,048,576 bits) de memoria.




FIGURA 2-6

Existen dos tipos de memoria referida a la memoria del microprocesador: La memoria física y memoria lógica.

La memoria lógica es aquella que los programadores definen a través del software y la física en el sistema la cual está definida por la organización de la memoria que el diseñador establece.

Para el microprocesador 8088 la memoria física y la memoria lógica es la misma, inicia en la localidad 00000H y termina hasta la FFFFFH. La memoria es de 8 bits y el rango de direccionamiento especificado de 1 MByte de memoria disponible en el sistema. Una palabra de direccionamiento y se extiende para 2 bytes consecutivos. Por ejemplo: la palabra se localiza 00122H es almacenada en los bytes 00122H y 00123H, con el byte menos significativo almacenado en la localidad 00122H.

2.4 REGISTROS

En esta sección se describe la estructura de los registros internos del 8088 y se explica como la memoria es direccionada por los registros de segmento.

La figura 2-7 muestra el orden de los registros internos del 8088. Este arreglo consiste de tres grupos de registros: los de propósito general, los de puntero e índice y los registros de segmento. En adición a estos grupos existe un registro de bandera, que indica las condiciones de operación de la ALU.



FIGURA 2-7

A) Registros de Propósito General

Estos se utilizan de acuerdo a lo que se desee programar. Cada registro está direccionado a un registro de 16 bits (AX, BX, CX y DX) a dos registros de 8 bits (AL, AH, BH, BL, CL, CH, DH, DL). Algunas de las instrucciones realizan tareas específicas que se describen en el capítulo 3. Estos son: el Acumulador, Base, Contador y Datos. En el lenguaje ensamblador el registro de propósito general está siempre definido a una combinación de letras. Las funciones principales de los registros de propósito general incluyen:

AX (Acumulador). Se utiliza para retener temporalmente el resultado después de una operación lógica o aritmética.

BX (Base). Se utiliza para retener la dirección en base a un dato localizado en la memoria.

CX (Contador). Contiene el conteo de ciertas instrucciones.

DX (Dato). Un registro de propósito general que además retiene la parte más significativa del producto de una multiplicación de 16 bits y la parte más significativa del dividendo antes de una división y el número de puerto E/S para un instrucción E/S variable.

■ Registros Puntero e Índice

Aunque los registros de puntero e índice son además de propósito general en naturaleza, son más frecuentemente utilizados para indexar y apuntar a la localidad de memoria que retiene el dato del operando para muchas instrucciones.

Estos registros incluyen:

SP (Puntero de Almacenamiento). Utilizado para direccionar datos en una memoria de acumulador tipo LIFO (última entrada - primera salida). Esto ocurre frecuentemente cuando las instrucciones PUSH y POP son ejecutadas o cuando una subrutina es llamada (CALL) o regresada (RET) del programa.

BP (Puntero de Base). Un puntero de propósito general usado para direccionar un arreglo de datos en una memoria de almacenamiento.

SI (Índice Fuente). Se usa para direccionar una fuente de datos indirectamente para utilizarla con la cadena de instrucciones.

DI (Índice Destino). Utilizado para indirectamente destinar la dirección de datos y utilizarla con cadenas de instrucciones.

IP (Puntero de Instrucción). Utilizado para direccionar la siguiente instrucción a ejecutarse por el 8088, la localización real de la siguiente instrucción está formada al sumarle el contenido del IP a CS X 10H como se describe en el capítulo 3.

Los datos son direccionados indirectamente a través de cuatro de los cinco registros de 16 bits, pero nunca por un puntero de instrucción.

C) Registros de Segmento

Los registros de segmento son diseñados para poder direccionar los 20 bits de dirección, esto es, ya que los registros de índice y puntero son de 16 bits de ancho, y la memoria en el 8088 es de 1 MByte, el cual requiere direccionar 20 bits.

Un segmento de memoria es un bloque de 64 Kbytes de memoria (ver figura 2-8), direccionado por un registro especial llamado *registro de segmento*. Cuatro segmentos están simultáneamente en el espacio de

memoria: El segmento de código, segmento de datos, segmento de almacenamiento y el segmento extra.




Figura 2-8

Los datos son indexados o punteados a un segmento por el registro índice, puntero base o de instrucción.

Cada registro de segmento retiene una porción de 16 bits de los 20 bits de la dirección de inicio de un segmento de 64 Kbyte de memoria. La dirección de 20 bits se forma al anexas los registros de segmento con un 0000H colocados en el número menos significativo en el registro de segmento. La tabla 2.3 muestra ejemplos de los contenidos de registros de segmentos y las direcciones indirectamente direccionadas por ellos.

REGISTROS DE SEGMENTO	RANGO DE DIRECCIONAMIENTO DE MEMORIA
0100H	01000H - 10FFFH
0101H	01010H - 1100FH
1234H	12340 - 2233FH
2000H	20000H - 2FFFFH

TABLA 2-3

D) Registros de Bandera

Son llamados también registros de estado o palabras de estado o estado de programa que es un registro de 16 bits. Los 8 bits más altos contienen las banderas C, P, A, Z y S y los 8 bits más bajos contienen las banderas T, I, D y O.

La figura 2-9 ilustra las posiciones de bit relativo de cada bit de bandera y la designación utilizada para identificar cada bit de bandera.

Los bits de bandera son:

C (Acarreo). Indica llevando fuera o tomando dentro de la posición de un bit menos significativo siguiendo una operación lógica o aritmética.

P (Paridad). Se refiere a la paridad del resultado de una operación lógica o aritmética. Si el resultado contiene un número de 1s. el bit de paridad está

activado para indicar paridad, es decir; es limpiado para indicar una paridad impar.

A (Acarreo Auxiliar). Representa llevando o tomando prestado entre byte de una operación lógica o aritmética de 8 bits utilizando el registro AL.

Z (Cero). Indica que el resultado de una operación lógica o aritmética es cero. Si Z01 el resultado es cero.

S (Signo). Indica el signo del resultado de una operación. Si un 1 lógico aparece, el resultado de la operación es negativo.

T (Trampa). Provoca que el 8088 entre dentro de un modo de paso simple de operación.

I (Habilitador de interrupciones). Habilita o deshabilita la terminal INTR (Interrupt Request). Si I=1 entonces INTR es habilitado.

D (Dirección). Selecciona el modo de autoincremento o decremento de operación para el índice destino (DI) y el índice fuente (SI) en las operaciones de cadena.

O (Sobreflujo). Indica un sobreflujo aritmético después de realizar una operación.




FIGURA 2-9 Banderas de estado

2.5 ESTRUCTURA DE MEMORIA DE SEGMENTACION

Los registros de segmento del 8088 fueron diseñados para resolver un problema peculiar de este microprocesador. Este problema está dado porque los registros de índice y apuntadores tienen un ancho de 16 bits, y la memoria en el microprocesador es de 1 Mbyte, el cual requiere direcciones de veinte bits, los registros índices y apuntadores no son lo suficientemente anchos para poder direccionar directamente cualquier localidad de memoria de 20 bits.

Un segmento de memoria es un bloque de 64 Kbytes de memoria direccionada por un registro especial llamado registro de segmento. Cuatro registros de segmento independientes pueden existir simultáneamente en el espacio de memoria: segmento de código, segmento de datos, segmento de pila y segmento extra. Los datos son apuntados o indexados en un segmento por los registros índices, registros apuntadores, registro base o apuntador de instrucciones.

Cada registro de segmento almacena 16 bits de los 20 bits de la dirección de inicio de 64 Kbytes de memoria. Los 20 bits de direcciones se forman

anexando al registro de segmento 0000₂ (0h) colocados en la posición menos significativa del registro del segmento.

Cada registro de segmento tiene una función especial y es asociada con uno o más registros índices o apuntadores. Para generar una localidad de memoria, el contenido de un registro de segmento, que es la dirección del segmento, se suma a un registro índice o apuntador, siendo éste el offset de la dirección.

La dirección real es la suma de la dirección del segmento y el offset de la dirección. Por ejemplo, si el segmento de datos (DS) tiene 1000H, entonces el segmento inicia en la localidad de memoria 10000H ya que se multiplica por 10. Entonces si el offset de la dirección contenida en el registro de base (BX) es 0010H, la dirección real es:

$$10010H = 1000H * 10H + 0010H.$$

En la siguiente figura 2-10 se ilustra con un ejemplo el cálculo de la dirección real:

SEGMENTO	DX	1000H
OFFSEET	BX	0010H
DESPLAZAMIENTO		10000H
(*10)		
+	OFFSEET	+ 010H
		10010H

FIGURA 2-10

2.6 MODOS DE DIRECCIONAMIENTO

El 8088 utiliza nueve modos de direccionamiento para realizar operaciones sobre datos, memoria y dispositivos de E/S.

Modo Inmediato, el operando sigue inmediatamente al código de operación en la memoria del programa.

El direccionamiento de registro es rápido, ya que el operando puede estar en cualquiera de los cuatro registros de propósito general.

En el direccionamiento directo la dirección de la memoria del operando se da inmediatamente después del código de operación en la memoria de programa.

El direccionamiento basado en la dirección del operando se calcula tomando el contenido del registro BX, o BP, y sumándole el desplazamiento que sigue al código de operación del programa. El uso del registro BX implica indexación a través del segmento de datos, mientras que el uso del registro BP implica indexación a través del segmento de pila.

El direccionamiento indexado es similar al direccionamiento basado excepto que el desplazamiento se suma al contenido del registro SI, o DI, y siempre implica el uso del segmento de datos. Suman el contenido del registro BX, o del BP, al contenido del registro SI, o del DI, y al desplazamiento que sigue

al código de operación para encontrar la dirección del operando se denomina direccionamiento indexado basado.

El direccionamiento de cadena es un modo que se utiliza cuando las operaciones son realizadas sobre cadenas de datos. Dos direcciones, una fuente y otra destino, se calculan utilizando los registros SI y DI junto con los registros DS y ES. Los dispositivos de entrada y salida pueden ser accedidos utilizando el modo de direccionamiento de E/S; este modo de direccionamiento utiliza el registro DX para sacar al bus de direcciones una dirección de E/S de 16 bits.

El 8088 tiene 25 modos diferentes de direccionamiento o reglas para localizar un operando de una instrucción. Para una misma operación se puede encontrar varios modos de direccionamiento, la operación puede referirse a un registro, a un operando inmediato o a un operando específico para una dirección de memoria, si ésta se declara de modo diferente.


Los modos de direccionamiento más comunes son:

- Modo implícito.
- Modo de registro.
- Modo indirecto de registro.
- Modo inmediato.
- Modo de direccionamiento directo.
- Direccionamiento de la página cero.
- Direccionamiento de la página presente.
- Direccionamiento relativo.

- **Direccionamiento indexado.**
- **Direccionamiento de registro base.**
- **Direccionamiento indirecto.**
- **Direccionamiento indirecto indexado.**

Estos modos utilizan hasta cuatro cantidades para obtener la dirección de un operando en memoria:

- **Dirección de segmento.**
- **Dirección de la base.**
- **Desplazamiento del índice.**
- **Desplazamiento constante.**



DISEÑO DEL HARDWARE

CAPITULO 3

ESPECIFICACION DE UN SISTEMA MINIMO

3.1 INTRODUCCION

Esta primera parte abarca los aspectos del hardware del sistema mínimo. Se definen como primer punto los componentes del sistema y la forma como se comunican entre sí; la organización del microprocesador y sus operaciones internas y externas.

¿ En qué consiste un sistema mínimo ?

Un sistema mínimo esta formado por un microprocesador, memoria e interconexiones de E/S. Los diferentes componentes que forman el sistema están enlazados por medio de buses que transfieren instrucciones, datos, direcciones e información de control entre los componentes.

El esquema de la figura 3-1 muestra el diagrama a bloques de un sistema mínimo. Este sistema solo tiene un microprocesador 8088. Una memoria RAM y una ROM que combinadas forman el tamaño de memoria. Las unidades de interconexión se comunican con dispositivos externos a través del bus de E/S. El microprocesador selecciona una de las unidades por medio del bus de direcciones. Los datos se transfieren de la unidad seleccionada al microprocesador vía el bus de datos. La información de control se transfiere por medio de líneas individuales, cada una especificando una función de control particular.

El microprocesador es la CPU (Unidad Central de Proceso) que interpreta códigos de instrucción recibidos de la memoria y ejecuta operaciones aritméticas, lógicas y de control basadas en datos almacenados en registros internos, palabras de memoria o unidades de interconexión. El microprocesador contiene un número de registros, una unidad lógica aritmética, una unidad de tiempo y una lógica de control. Externamente, éste entrega un sistema de buses para transferir instrucciones, datos e información de control hacia los módulos conectados con él.




FIGURA 3-1

La unidad de memoria está formada por una RAM y una ROM. La RAM se utiliza para almacenar datos, parámetros variables y resultados intermedios que necesitan renovación y que están sujetos a cambio. La ROM se utiliza para almacenar programas y constantes que no están sujetas a cambios.

Las unidades de interconexión presentan los caminos necesarios para transferir información entre el microprocesador y los dispositivos externos de entrada/salida conectados al bus de E/S. El microprocesador recibe información de condiciones y datos de los dispositivos externos por medio de interfaces, que más adelante se explican.

La comunicación entre el microprocesador, memoria y demás dispositivos externos se lleva a cabo a través del bus de datos y el de direcciones. El bus de direcciones es unidireccional desde el microprocesador a otras unidades. La información que el microprocesador coloca en el bus de direcciones especifica una palabra de memoria particular en la RAM o ROM. El bus de direcciones se utiliza para seleccionar una de las diferentes unidades interconectadas al sistema o a un registro particular de una interface.

El bus de datos transfiere los datos del microprocesador a la memoria o interface y viceversa, la cual es seleccionada por el bus de direcciones. El bus de datos es bidireccional, lo cual significa que la información puede fluir en cualquier dirección.

3.2 DESCRIPCIÓN DEL SISTEMA MÍNIMO

El sistema mínimo desarrollado en la presente tesis está basado en un microprocesador 8088 que se interrelaciona con otros dispositivos.

El sistema mínimo está formado por: Microprocesador, Generador de reloj, Dispositivos de memoria, Puertos de entrada y salida, Decodificador de direcciones.

En la figura 3-2 muestra el diagrama a bloques de los componentes del sistema mínimo: Microprocesador 8088 (1), bus de datos (2), bus de direcciones (3), bus de alimentación (4), señales de control (5), generador de reloj (6), dispositivos E/S (7), interfaces de E/S (8), unidad de memoria (9).

La operación adecuada de un microprocesador requiere que se presenten ciertas señales de control y de tiempo para lograr funciones específicas y que otras señales de control sean medidas para determinar el estado del microprocesador.

El bus de alimentación hace llegar la corriente proveniente de la fuente de alimentación a los diversos circuitos integrados del sistema. El bus de alimentación suministra un voltaje de +5v cd.




FIGURA 3-2

La unidad de memoria está formada por 2 tipos de memorias: RAM y EPROM.

El sistema mínimo cuenta con un teclado como dispositivo de entrada, conectado a su interface de comunicación con el resto del sistema. Esta interface está a cargo principalmente del 8279 y se encarga de almacenar y coordinar las entradas del teclado.

El sistema cuenta además con un visualizador (display) que trabaja como dispositivo de salida, su interface, al igual que el teclado, está a cargo del 8279.

Además de las interfaces de entrada y salida del teclado y display, el sistema tiene otro dispositivo de entrada/salida: el 8255 llamado PPI (Interface Periférica Programable), que proporciona los puertos del sistema.

Debido a que el sistema está formado por componentes que realizan funciones importantes para el sistema, éste se dividió en etapas para la descripción de cada una de las secciones principales, su función y actividad dentro del sistema mínimo.

Estas etapas son las siguientes:

- ETAPA 1. Circuito de reloj.
- ETAPA 2. Unidad Central de Proceso.
- ETAPA 3. Bus de datos y direcciones.

- ETAPA 4** Señales de control.
- ETAPA 5** Unidad de memoria.
- ETAPA 6** Puertos de E/S.
- ETAPA 7.** Periféricos.

ETAPA 1. Circuito de reloj.

En esta etapa se generan las señales de reloj que requiere el sistema: PCLK y CLK además de activar la señal RESET.

ETAPA 2. Unidad Central de Proceso.

Esta etapa forma el Microprocesador 8088, que se encarga de organizar a los dispositivos que forman parte del sistema mínimo.

ETAPA 3. Bus de Datos y Direcciones.

Los buses de datos y direcciones juegan un papel importante para la comunicación y operación de todas las partes del sistema.

ETAPA 4. Lógica de control.

Las señales de control llevan información sobre temporización, órdenes de activación de memorias u otro dispositivo, dirección de datos (lectura o escritura), etc.

ETAPA 5. Unidad de memoria.

La memoria es otra etapa importante del sistema. Su misión consiste en almacenar datos y programas.

ETAPA 6. Puertos de entrada y salida.

Los puertos de entrada y salida se encargan de transferir datos de o hacia el microprocesador a un dispositivo periférico.

ETAPA 7. Periféricos.

Son dispositivos externos que se encuentran conectados al sistema a través de una interface.

CAPITULO 4

CIRCUITO DE RELOJ

4.1 INTRODUCCION

El sistema mínimo basado en el microprocesador 8088 requiere de una lógica adicional encargada de generar las señales de sincronización para todo el sistema.

La sincronización es muy importante para el sistema, ya que los eventos deben suceder en el tiempo exacto y en el adecuado para la ejecución de tareas y correcta coordinación de todo el sistema.

Para generar esta señal Intel diseñó el 8284A, un chip que genera los pulsos de reloj que se acopla perfectamente al 8088. Este chip además proporciona un inicio completamente sincronizado y un reinicio (reset) manual.

4.2 EL GENERADOR DE PULSOS DE RELOJ

El generador de reloj es un componente adicional para los microprocesadores 8086 y 8088. Si no hubiera un generador de reloj, se necesitarían muchos circuitos adicionales para generar la señal de reloj (CLK) en un sistema basado en el 8086/8088. El generador 8284A produce las siguientes funciones o señales básicas: generación de reloj,

sincronización de reinicialización, sincronización de la señal READY y señal periférica de reloj de nivel TTL.

Este generador de pulsos de reloj, 8284A de Intel, junto con un cristal oscilador externo, es un chip diseñado específicamente para estas tareas.

El 8284A, figura 4-1, es un chip con 18 terminales que se utiliza para generar los pulsos de reloj para el 8088 y sus periféricos (ver Apéndice A). Los pulsos de reloj determinan la velocidad de funcionamiento del sistema.




FIGURA 4-1

El generador de pulsos 8284A necesita un cristal oscilador, o una señal lógica externa como fuente de frecuencia. La opción se especifica conectando una de sus terminales o bien a tierra, o bien a la fuente de alimentación de 5 volts. La fuente de frecuencia proporciona una

frecuencia triple de la señal resultante del 8284A, es decir; la señal del oscilador debe ser 3 veces mayor que la señal de reloj deseada.

Para conseguir un rendimiento óptimo de los procesadores, los pulsos de reloj generados por el 8284A se mantienen a tensión alta durante un 33 % del período.




FIGURA 4-2

a) **Terminales del C. I. 8284A**

AEN₁ y **AEN₂** (terminales 3 y 7). Habilitadores de direccionamiento. Estas terminales de entrada habilitan el bus de las señales ready **RDY1** y **RDY2**, estas son usadas para provocar estados de espera a través de estas dos entradas.

RDY1 y **RDY2** (4 y 6). Bus listo. Las terminales de entrada en conjunción con las terminales **AEN1** y **AEN2** provocan estados de espera en el sistema.

ASYNC (15). Selector de sincronización disponible. Terminal de entrada usada para seleccionar uno o dos estados de sincronización para las entradas RDY1 y RDY2.

READY (5). Listo. Esta terminal es conectada a la señal Ready del 8088 además está sincronizada con RDY1 y RDY2.

X1 y X2. (17 y 16). Entradas del cristal. En estas dos terminales de entrada se conectan un cristal externo usado como generador de reloj.

F/C (13). Frecuencia/cristal. Esta terminal de entrada es usada para seleccionar la fuente de señal para el 8284A. Si la terminal es enviada a alto indica que un reloj externo es proporcionado por la terminal EFI. Si esta terminal se conecta en bajo indica que se conecta un cristal en las terminales X1 y X2.

EFI (14) Entrada de frecuencia externa.

CLK (8). Clock. Terminal de salida que proporciona la señal de reloj para el 8088 con un frecuencia de 4.77 MHz.

PCLK (2). Reloj periférico. Terminal de salida que proporciona una señal de reloj que es una sexta parte del cristal o de la entrada EFI de frecuencia y que tiene un 50 % de duración del ciclo.

OSC (12). Salida del oscilador. Esta señal que tiene la misma frecuencia que la entrada del cristal o de EFI proporciona una señal a otros generadores.

RESET (10). Salida reset. Esta señal es conectada a la entrada de la terminal RST del 8088.

RES (11). Entrada reset. Esta terminal es conectada a un circuito RC para proveer la señal de reinicio.

CSYNC. Es una terminal usada siempre que la entrada EFI proporcione sincronización a sistemas con varios procesadores, si el OSC interno del cristal es usado esta terminal debe ser aterrizada.

b) Operación del 8284A

La figura 4-3 muestra el diagrama a bloques de la operación del 8284A.

Funcionamiento de la sección de reloj. La mitad superior del diagrama lógico representa la sección del reloj y de sincronización de reinicialización del 8284A. Como se ve en el diagrama, el oscilador del cristal tiene dos entradas: X1 y X2. Si se agrega un cristal a X1 y X2, el oscilador genera una señal de onda cuadrada a la misma frecuencia que la del cristal. La señal de onda cuadrada se alimenta a una compuerta AND y también a un inversor acoplador que produce la señal de salida OSC; ésta, a veces, se emplea como entrada EFI para otros 8284A.

Analizando la compuerta AND revela que cuando F/C es un 0 lógico, la salida del oscilador se dirige hasta el contador de dividir entre 3. Si F/C es un 1 lógico, entonces se envía EFI hacia el contador.

La salida del contador divisor entre 3 genera la temporización para la señal RDY; una señal a otro contador (divisor entre 2) y la señal CLK para el microprocesador. La señal CLK también se acopla para aumentar su capacidad de corriente antes que salga del generador de reloj. Los dos contadores en cascada producen la salida dividida entre 6 en PCLK, la salida del reloj periférico.

Funcionamiento de la sección de reinicialización. La sección de reinicialización consiste de un disparador Schmitt y un solo circuito flip-flop del tipo D; éste garantiza que se cumpla con los requisitos de temporización de la entrada RESET. Este circuito aplica la señal reset en el flanco negativo (transición de 1 a 0) de cada ciclo de reloj.




FIGURA 4-3

Existen 3 opciones para generar la señal de reloj con el 8284A. Se puede colocar un cristal en dos de sus terminales, con una señal generada externa, o con algún esclavo 8284A.

Las entradas X1 y X2, son las entradas del oscilador de cristal interno. La salida del oscilador es dividida entre 3 y sale a través del buffer. El reloj dividido también entre dos y se va a otro buffer.

La salida PCLK, proporciona una frecuencia que es la mitad de la salida CLK con 50 % del ciclo.

4.3 DISEÑO DEL CIRCUITO DE RELOJ




FIGURA 4-4

El "latido" del 8088 es un reloj 4.77 MHz proporcionado por el 8284A con los elementos correspondientes.

Este circuito utiliza un oscilador de cristal, por lo que la terminal F/C se conecta en bajo y EFI es ignorada.

Debido a que el oscilador interno es similar a un amplificador, se debe mantener la resistencia del circuito del cristal lo más baja posible y la ganancia del oscilador no decaiga. Se conectó un capacitor en serie con el cristal. Esto tiende a cancelar los efectos de defasamiento del oscilador. El valor del capacitor depende de la frecuencia del cristal, que para este caso la frecuencia es de 14.77 MHz. Se utiliza un capacitor de 12pf.

Las dos resistencias de 510Ω reducen el cambio de frecuencia debido a efectos presentes en el sistema, como excesiva capacitancia permanente en la tableta, variación de temperatura y fluctuaciones de voltajes, como se recomienda en el apéndice A.

Después de que el 8284A corra la entrada RES a través de un Schmit trigger antes de que haga cualquier cosa, se colocará un simple circuito RC y la longitud del pulso será el producto de RC. En este circuito se utilizó un capacitor de $4.7\mu\text{f}$ y la resistencia es de $10\text{K}\Omega$. El diodo opera como una válvula de seguridad para el circuito, de igual manera como se utiliza en una fuente de alimentación.

El 8284A provee una manera conveniente de generar pulsos de alimentación y de reset para el 8088.

El mínimo ancho de pulso que el 8088 requiere es de 50 μ seg.

El reset manual se encuentra provisto de un push button. Cuando éste es presionado, RES se va a tierra (nivel de 0v) y el 8284A envía un pulso de reset al 8088.

El circuito RC provee un 0 lógico hacia la entrada RES va un 1 lógico porque el capacitor se carga hasta +5V a través de la resistencia de 10k Ω .

Se utiliza un push button, éste lleva al microprocesador la señal reset por el usuario.

El tiempo correcto de reset requiere que la entrada reset vaya a 1 lógico no después de 4 ciclos de reloj después que el sistema de alimentación es aplicado y retenido en alto hasta después de 30 μ seg. El flip flop se encarga de que el reset vaya a alto en 4 ciclos y la constante de tiempo asegura que permanezca en alto hasta después de 50 μ seg.

CAPITULO 5

UNIDAD CENTRAL DE PROCESO

5.1 INTRODUCCION

En esta sección se describe la operación de las terminales que participan en la configuración para modo mínimo del 8088 y su función como Unidad Central de Proceso.

El microprocesador es un circuito electrónico de alto grado de integración de componentes, el cual es capaz de reconocer y ejecutar instrucciones propias de un CPU.

5.2 FUNCIONES DEL CPU

El CPU contiene los elementos de memoria denominados registros y circuitería computacional denominada unidad aritmética y lógica (ALU). También contiene circuitería de decodificación de instrucciones y una sección de temporización y control, además de las conexiones necesarias de entrada y salida.

Las funciones principales del CPU son:

1. Buscar, decodificar y ejecutar instrucciones del programa en el orden adecuado.
2. Transferir datos entre memoria y las secciones de entrada/salida.

3. Responder a las interrupciones externas.
4. Proporcionar señales de temporización y control del sistema completo.

La mayoría de los CPU de los microprocesadores contienen como mínimo los elementos mostrados en la figura 5-1. Las secciones principales incluyen diversos registros, la unidad lógica aritmética, el decodificador de instrucciones y la sección de temporización de control junto a las entradas y salidas.




FIGURA 5-1

La Unidad lógica aritmética (ALU) del CPU realiza operaciones como sumar, desplazar, comparar, incrementar, decrementar, negar, etc. Algunas de las secciones funcionales de una ALU típica se muestran en la figura 5-2. La ALU contiene un sumador y desplazador, que está conectado al acumulador, vía bus interno de datos.

El registro de estado localizado en la ALU es también llamado registro de códigos de condición o de señalizadores. El registro es realmente un grupo de flip flops individuales que pueden ser puestos a 1 o 0 según las condiciones creadas por la última operación de la ALU. Los flip flops individuales, o señalizadores, incluyen indicadores para cero, resultados negativos, arrastres des el MSB, etc. Los señalizadores son utilizados para tomar decisiones cuando posteriormente se emplean instrucciones de bifurcación.




FIGURA 5-2

La sección de Temporización y Control de la figura 5-1 es la sección más compleja del CPU. Maneja todos los eventos del CPU.

Por su actividad se dividen en 3 grupos: terminales de control, de direccionamiento y datos y de alimentación y reloj.

a) TERMINALES DE CONTROL

Estas señales envían las instrucciones de operación a todos los dispositivos involucrados.




FIGURA 5-3

b) TERMINALES DE DIRECCIONAMIENTO

Las terminales de direccionamiento del 8088 están divididas funcionalmente en 3 grupos: ADO a AD7, A8 a A15 y A16 a A19. El primer grupo, de ADO a AD7 es el más versátil. Durante la primera parte de un ciclo de instrucción, el 8088 pone la parte menos significativa de la dirección en estas terminales. Tan pronto como el

CPU obtiene la segunda parte de ciclo de instrucción, aparta esta dirección de la línea y flotan en tercer estado para obtener la lectura de siguiente trabajo. Cuando el 8088 llega a la tercera parte de este ciclo de instrucción, es usada esta terminal para la línea de datos. Estas terminales tienen la capacidad de ser bidireccionales durante este estado del ciclo de instrucción.

El segundo grupo, de A8 a A15, son un conjunto de direcciones, con estado válido para el ciclo de instrucción completo.

El último grupo, de A16 a A19, estas líneas llevan datos válidos de dirección al mismo tiempo que el primer grupo de direcciones (el inicio de cada ciclo de instrucción), y después lleva señales de estado los cuales indican el segmento de dirección en uso actual, (S3 y S4), el estado de la bandera de interrupción habilitada, (SS), y una bandera que indica que el 8088 tiene control del bus, ver figura 5-4.




FIGURA 5-4 Terminales de direcciones y datos.

c) TERMINALES DE ALIMENTACION Y RELOJ

Existen dos terminales de tierra (GND). El voltaje VCC debe ser 5VCD \pm 10 % de tolerancia. Es conveniente conectar un pequeño capacitor de bypass (0.1 μ F). Esto es importante porque ambas tierras no estan electricamente conectadas en el chip, (ver figura 5-5).




FIGURA 5-5

Terminales de reloj. Se obtienen tres seales del Generador de Pulsos de Reloj 8584 hacia el procesador. Estas tres seales son CLK (seal de reloj), RESET y la READY. Las dos ultimas seales estan sincronizadas con CLK.

La misión de la señal RESET es la de reinicializar los valores del sistema como si ésta se hubiese apagado y vuelto a encender. Esta señal imprescindible para solventar los casos en que un programa se mete en un ciclo infinito.

La función de la señal READY es la de sincronizar el procesador con los dispositivos externos más lentos. La señal READY va desde el dispositivo externo al procesador, pasando a través del generador de pulsos de reloj. Cuando el procesador quiere acceder a un dispositivo que no está preparado para la transferencia, el dispositivo envía un 0 por la línea READY. Por el procesador recibe esta señal, entra en un ciclo de espera hasta que aparece un 1 por dicha línea.

El 8284A produce otra señal, PCLK (reloj periférico), que funciona a la mitad de la frecuencia de CLK, con un ciclo de trabajo al 50% (un 50% a nivel de tensión alta y un 50% a nivel 0).

La figura 5-6 muestra las conexiones de tiempo y alimentación hacia el 8088.






FIGURA 5-6 Diagrama del circuito de reloj hacia el 8088.

CAPITULO 6

BUS DE DATOS Y DIRECCIONES

6.1 INTRODUCCION

El bus de datos/direcciones del 8088 es multiplexado para tener el menor número de terminales requeridas para el integrado del microprocesador. Por lo que se tiene la tarea de demultiplexar o extraer la información contenida en las terminales multiplexadas.

Antes de conectar el 8088 con las interfaces de memoria y de I/O, es necesario demultiplexar los buses de datos y de direcciones.

6.2 LOS BUSES DEL 8088

El sistema tiene tres buses: (1) un bus de direcciones que dispone a la memoria e I/O con la dirección de la memoria o con el número de puerto I/O, (2) un bus de datos que transfiere datos hacia y desde la memoria e I/O del sistema, y (3) un bus de control que proporciona la información de control a la memoria e I/O.

6.3 DEMULTIPLEXION DE LOS BUSES

Para demultiplexar los buses se utilizan dos 74LS373 (Latches

transparentes) son utilizados para demultiplexar las conexiones del bus de direcciones/datos AD0-AD7 y las conexiones multiplexadas de dirección/datos A19/S6 - A16/S3.

Estos latches transparentes los cuales son como alambres, cuando los latches de dirección son habilitados por la terminal ALE van a 1 lógico y pasan las entradas a las salidas. Después, ALE regresa a la condición de 0 lógico lo cual provoca que los latches recuerden las entradas al mismo tiempo que cambian a 0 lógico. En este caso, A7 - A0 son recordadas en la parte baja del latch y A19 - A16 en la parte alta del latch. Esto produce un bus de direcciones separado con conexiones independientes de A19 a A0, éstas llevan al 8088 a manejar 1 Mbyte de espacio de direccionamiento de memoria.




FIGURA 6-1

AD0 - AD7 y A16 - A19 son conectados a las entradas de los 373's. La señal ALE se utiliza para habilitar éstos. La información de las direcciones, es retenida en la salida de los latches después de que ALE está en bajo.

El 8088 puede controlar directamente los 373's que son latches con la señal ALE. Una vez que esta señal se encuentra activa, en alto, la terminal #1 de los 373's es habilitado. Si conectamos esas líneas juntas los 373 latcharán las direcciones cuando el 8088 indique que el bus de direcciones tiene una dirección válida. La otra terminal de control es el control Output Enable (terminal #1), esta es una señal activa en bajo, que está conectada en todo momento a tierra.

El 74245 se utiliza como un fusible octal. Está aislado el bus de datos del 8088 del resto del circuito y, como el 373, tiene salidas que pueden estar en tercer estado. Las entradas y salidas del 245 son activadas con el control de dirección (terminal #1 DIR). Cuando esta línea se encuentra en alto el 245 transmite datos desde las terminales A a las terminales B y si esta línea está en bajo la dirección podría ser revertida.

El 8088 desde DT/R siempre dejará conocer si el 8088 quiere transmitir o leer datos en el bus. Conectando las entradas A del 245 a las salidas de datos del 8088 y usando DT/R para controlar la señal DIR del 245, los buffers del 245 estarán siempre apuntando a la dirección correcta. El control OE en el 245 es exactamente el mismo como en el 373, pero es

manejado directamente con DEN. Cuando la línea DEN del 8088 es activa es una indicación de que la dirección es demultiplexada y las líneas de datos (terminal #9 a la terminal # 16) están siendo utilizadas para datos. Esta señal controla las salidas del 245 significa que las salidas del 245 sólo serán habilitadas cuando el 8088 va a esperar a recibir datos o transmitirlos.

Una vez que el bus de datos esta demultiplexado, puede ser conectado a algún dispositivo periférico o a un componente de memoria.

CAPITULO 7

SEÑALES DE CONTROL

7.1 INTRODUCCION

Las unidades de interconexión presentan los caminos necesarios para transferir información entre el microprocesador y los dispositivos externos de entrada y salida conectados al bus de I/O. El microprocesador recibe información de condiciones y datos de los dispositivos externos por medio de la interconexión. Este responde, a su vez, enviando información de control y datos para los dispositivos externos.

7.2 PRINCIPALES SEÑALES DE CONTROL

La operación adecuada de un microprocesador requiere que se presenten ciertas señales de control y tiempo para lograr funciones específicas y que otras señales de control sean medidas para determinar el estado del microprocesador.

La figura 7-1 muestra un diagrama funcional completo de todas las señales de control, el bus de datos, bus de direcciones y alimentación.




FIGURA 7-1 Señales de control.

La terminal de entrada de petición del bus es una solicitud al microprocesador para suspender su operación y llevar todos los buses a su estado de mayor impedancia. Una vez reconocida la solicitud, el microprocesador responde habilitando la línea de salida de control del bus. Así cuando un dispositivo externo desea transferir la información directamente a la memoria, éste solicita que el microprocesador abandone el control del bus común. Una vez que el bus sea inhabilitado por el microprocesador el dispositivo que originó la petición toma el control sobre el bus de direcciones y datos para conducir las transferencias de memoria sin la intervención del procesador. Esta característica se llama *acceso directo a memoria (DMA)*.

Lectura y escritura son líneas de control que informan el componente seleccionado por el bus de direcciones de la dirección de la transferencia esperada en el bus de datos. La línea de escritura indica que el procesador está en el modo de salida y que los datos válidos están disponibles en el bus de datos.

El sistema requiere de la combinación de señales para el control de los dispositivos.

Las secciones que requieren de la combinación de señales para controlar su operación son la unidad de memoria y la unidad de E/S.

7.3 CIRCUITERIA DE CONTROL PARA LA UNIDAD DE MEMORIA

El 8088 no sabe que memoria tiene en su mapa de direcciones. Se puede poner la RAM, ROM u otro dispositivo de I/O en cualquier posición en el bus pero se necesita algún método para generar las diferentes combinaciones de las señales de control que se necesitan para cada tipo diferente de memoria.

La primera consideración es habilitar la RAM en un solo tiempo cuando el 8088 quiere utilizarla, las terminales que participan son las líneas de direccionamiento de la A11 a A19. Considerando la distribución del mapa de memoria esas líneas estarán en bajo cuando se comunique con la RAM y en alto en comunicación con la ROM. Conmutando la línea A19 la línea

más significativa, cuando esta línea se encuentra en bajo direcciona la parte alta de 512k de espacio de direccionamiento del 8088. y los otros 512k direccionan a la ROM .

Ya definida la habilitación para el acceso de la RAM. La línea IO/M indica que tipo de operación se realizará, si ésta línea se encuentra en alto se realiza operación de entrada/salida y si la línea se encuentra en bajo realiza una operación de la memoria.

Se toman en cuenta otras dos líneas que realizan operaciones importantes éstas son WR escritura, RD lectura.

Como resultado de las señales más importantes obtenemos la siguiente tabla de verdad.

TABLA DE VERDAD PARA LAS SEÑALES DE CONTROL									
ENTRADAS				SALIDAS					
IO/M	A19	WR	RD	RAMSEL	RAMRW	ROMSEL	ROMRD	IOSEL	ACTIVIDAD
L	L	H	L	L	H	H	L	L	RAMRD
L	L	L	H	L	L	H	H	L	RAMWR
L	H	H	L	H	H	L	L	L	ROMRD
L	H	L	H	H	L	L	H	L	--
H	X	X	X	H	H	H	H	H	IOSEL

TABLA No. 7-1

Para seleccionar la RAM se obtiene la señal RAMSEL se activa cuando la línea A19 y IO/M se encuentren en bajo. Para activar la ROM se obtiene mediante la señal ROMSEL será cuando IO/M se encuentre el bajo y A19 en alto.

Como resultado de la tabla de verdad anterior se obtiene la siguiente circuitería de control.




FIGURA 7-2 Lógica de control.

7.4 CONTROL ENTRADAS/SALIDAS

El primer paso en el diseño de la circuitería de control es decodificar las señales provenientes del 8088 y obtener dos señales importantes. Las señales que se requirieron son IORD e IOWR, lectura y escritura respectivamente para I/O.

TABLA DE VERDAD PARA LA LOGICA DE CONTROL I/O					
ENTRADAS			SALIDAS		
IOSEL	RD	WR	IORD	IOWR	ACTIVIDAD
LOW	HIGH	LOW	HIGH	LOW	IOWR
LOW	LOW	HIGH	LOW	HIGH	IORD
LOW	LOW	LOW	---	---	No Importa
LOW	HIGH	HIGH	---	---	Estado imposible
HIGH	X	X	HIGH	HIGH	Operación de memoria

TABLA No. 7-2

La manera de realizar la lógica combinacional se realiza de la misma manera que para las señales de control para la unidad de memoria.

Para obtener estas señales se realizó la lógica combinacional mostrada en la tabla 7-2.

Las compuertas OR generan las dos señales que se necesitan (ver figura 7-3).
Se generarán sólo cuando el 8088 haga una solicitud de puerto de E/S.




FIGURA 7-3 Lógica de control para E/S.

CAPITULO 8

UNIDAD DE MEMORIA

8.1 INTRODUCCION

Una unidad de memoria es una colección de registros de almacenamiento que conjuntamente con los circuitos asociados transfieren información adentro y afuera del microprocesador.

8.2 UNIDAD DE MEMORIA

La memoria es otro dispositivo que forma parte del sistema. Su misión consiste en almacenar, básicamente datos y programas. La memoria puede verse como una colección de celdas individuales, las cuales llevan asociado un número al que se le da el nombre de dirección. La celda no almacena su dirección; sino el microprocesador y los circuitos de control se sirven de la dirección para localizar y seleccionar una celda particular en la memoria. Todas las transferencias de información de celda a celda o entre celdas y el microprocesador se hacen vía del bus de datos, utilizando el bus de direcciones para seleccionar las celdas y el bus de control para iniciar y realizar el proceso.

8.3 TIPOS DE MEMORIAS

En los sistemas con microprocesadores se utilizan dos tecnologías principales de memoria. La memoria activa RAM es una memoria de lectura/escritura. Su contenido puede leerse o modificarse en cualquier momento. Su principal inconveniente es su volatilidad: cuando se interrumpe la alimentación se pierde el contenido de la memoria. La memoria activa se utiliza pues esencialmente para almacenar datos.

El segundo tipo de memoria usado es la memoria pasiva (ROM), que es una memoria de sólo lectura. Una vez definido el contenido de esta memoria no puede modificarse. Siempre es posible leerla, pero no puede escribirse una vez grabada la información. No es volátil y se utiliza para almacenar programas.

A) MEMORIA RAM

La RAM (Memoria de Acceso Aleatorio) opera como dispositivo de almacenamiento temporal de lectura/escritura.

La memoria activa se designa por RAM "Memoria de Acceso Aleatorio". Dos son las tecnologías usadas en la fabricación de memorias activas: la estática y la dinámica.

La memoria RAM estática emplea un flip flop para almacenar cada bit de información. Su contenido permanece estable indefinidamente hasta mientras no se corte la alimentación.

La memoria dinámica almacena los diferentes bits de información en forma de cargas eléctricas. Para poder retener la información almacenada en la RAM dinámica hay que proceder a refrescar la memoria cada 1 o 2 milisegundos.

B) MEMORIA ROM

Una memoria ROM es esencialmente un dispositivo en el cual se almacena un conjunto fijo de información binaria. La información binaria debe especificarse por el usuario; ésta, viene con enlaces internos especiales que pueden estar fusionados para formar los caminos del circuito necesarios.

La memoria ROM almacena permanentemente programas que son residentes para el sistema y no cambian cuando el circuito es desconectado.

La ROM es disponible en varias formas: La EPROM (Memoria Programable de Solo Lectura Borrable), es más comúnmente utilizada cuando el software almacenado puede ser cambiado. Las EPROM's pueden ser programadas en un dispositivo llamado programador de EPROM's. Estas memorias pueden ser borradas exponiéndolas a rayos ultravioleta en alta densidad alrededor de 30 minutos o menos,

dependiendo del tipo de EPROM. Las PROM (memorias Programables de sólo lectura) pueden también ser programadas mediante la quema de fusibles de nicromo u óxido de silicio, pero una vez programadas ya no se puede borrar.

La **EPROM** (Memoria Programable Borrable de Solo Lectura) es la memoria permanente que contiene el programa monitor del sistema.

En la memoria RAM se puede acceder directamente a cualquier celda de la memoria especificando su dirección. La diferencia entre ambas reside en el hecho de que, mientras en una RAM se puede leer y escribir (almacenar y extraer información), en las ROM sólo se puede leer. La información se almacena en las ROM durante un proceso especial llamado de programación o reprogramación.

El programa almacenado en la parte de la ROM de un sistema con microprocesador es un programa en lenguaje ensamblador. Como la RAM es una memoria volátil, la cortar el suministro de potencia y activarlo de nuevo se destruye la información almacenada en ella. La ROM es una memoria no volátil y el programa almacenado en ella está disponible cada vez que se le suministre potencia.

8.4 CONEXIONES DE LA UNIDAD DE MEMORIA.

Las conexiones que todo dispositivo de memoria tienen en común son entradas de dirección, salida o entrada de datos, algún tipo de entrada de

selección y al menos una entrada de control para leer o escribir datos.

A) CONEXIONES DE DIRECCIONAMIENTO

Los los dispositivos de memoria tienen un grupo de entradas de dirección utilizadas para seleccionar una localidad de memoria dentro de los dispositivos de memoria. El número de terminales de dirección encontrados en un dispositivo de memoria es determinado por el número de localidades de memoria encontrados en éste.

B) CONEXIONES PARA DATOS

Las conexiones de datos son puntos en los cuales los datos son registrados para almacenarlos o extraerlos para su lectura. En este sencillo dispositivo de memoria hay ocho conexiones I/O lo cual significa que el dispositivo de memoria puede almacenar 8 bits de datos en cada una de sus localidades de memoria.

Un dispositivo de memoria de 8 bits es llamado también memoria de 1 byte de ancho. No todos los dispositivos de memoria son de 8 bits de ancho sin embargo, algunos son de 4 bits o también de 1 bit.

C) CONEXIONES DE SELECCION

Cada dispositivo de memoria tiene una entrada (algunas veces más de una), para seleccionar o habilitar los dispositivos de memoria. Esta especie de entrada es Chip Select (CS) o CHIP ENABLE (CE). La RAM

generalmente tiene la entrada **CS** o **S** en bajo y la **ROM** un **CE**.

Si el **CE** o **CS** es activado (con un 0 lógico), el dispositivo de memoria puede realizar una lectura o escritura. Si esta entrada no se encuentra activada la memoria no podrá realizar ninguna operación.

D) CONEXIONES DE CONTROL.

Todos los dispositivos de memoria tienen una entrada de control. Una **ROM** tienen usualmente sólo una entrada mientras que una **RAM** cuenta con dos entradas de control.

La entrada de control en una **ROM** es la conexión de salida de habilitación **OE**.

La memoria **RAM** puede tener una o dos señales de control. Si hay una entrada de control esta es **R/W**. Este pin selecciona una operación de lectura o escritura siempre y cuando **CS** esté activada. Si la **RAM** tiene dos entradas de control **WE** y **OE**, **WE** puede ser activado para realizar una escritura a memoria. Cuando alguna de esas dos señales de control no estén presentes no se puede realizar alguna operación.

8.5 LA UNIDAD DE MEMORIA

La unidad de memoria para el sistema mínimo esta formada por una SRAM 6116 y una EPROM 2716.

La figura 8-1 ilustra a una EPROM y una RAM. Estos dispositivos contiene 11 entradas de direcciones y 8 salidas de datos. A estos dispositivos por su capacidad se les llama también memorias de 2K X 8.

El sistema tiene 4K de memoria: 2k de memoria ROM y 2k de memoria RAM.




FIGURA 8-1 Terminales de las memorias EPROM y SRAM.

8.6 MAPA DE MEMORIA

Al desarrollar el diseño del circuito de control se hace la distribución del mapa de memoria del sistema. De esta manera se decide la distribución de los dispositivos que la ocupan. Se tiene un total de direcciones de la 00000h hasta FFFFFh. Se utilizarán 4k de memoria dividida entre la memoria RAM y ROM.

Cuando se alimenta al 8088 tiene que buscar en algún lugar la primera instrucción. Esto es una dirección alambrada en el CPU que el microprocesador coloca en el bus cada vez que sea arrancado el sistema.

Después el 8088 ejecuta automáticamente la instrucción, el 8088 encuentra la dirección absoluta FFFFOh, se colocó la memoria permanente en lo alto del rango de direccionamiento. El 8088 ejecuta instrucciones secuenciales en la memoria cuenta con 16 localidades desde la localidad de encendido de FFFFOh hasta el término del rango de direccionamiento FFFFFh.

Poniendo la ROM en la parte alta de la memoria se almacena una instrucción en la localidad de encendido. El 8088 se habilitará para direccionar alguna localidad desde FF800h a FFFFFh. La RAM para el sistema es del mismo tamaño, ésta se localiza en la parte más baja del rango de memoria, direccionando desde la localidad 00000h hasta 007FFh (figura 8-2).




FIGURA 8-2

Localizando a estos dos dispositivos en el mapa de memoria del sistema es más fácil conectar las direcciones y líneas de datos.

La RAM y la ROM son conectadas a las 11 líneas de direccionamiento. La diferencia que existe en el direccionamiento entre la RAM y la ROM son las líneas de direccionamiento (A11 a A19). Ya que ambas memorias sólo tienen 11 pines de direcciones y están conectados a las mismas terminales del 8088, en estas condiciones si se realiza un acceso a memoria la RAM y la ROM ponen al mismo tiempo datos en el bus. Para evitar esto se necesita construir un circuito de control que seleccione y habilite automáticamente a los dispositivos que componen la memoria.

Para lograr esto primero se estudian las líneas de control de los dispositivos. La memoria 6116 tiene dos terminales de control y una terminal parz habilitar la escritura. La línea chip select pin #18 habilita al

chip. Cuando es activado esta en "stand by" y las salidas están flotando en tercer estado. La línea **Enable Output** pin # 20 controla los datos, este pin es necesario porque el 6116 usa las mismas terminales para los datos de entrada y los datos de salida. Cuando OE esta en bajo las líneas de datos son los pines de salida y cuando esta línea se encuentra en alto las líneas son terminales de entrada. La línea **Write Enable**, terminal # 21, cuando el chip es seleccionado y esta línea esta en bajo el 6116 almacena los datos que están presentes en la localidad direccionada (figura 8-3).

Cuando la línea está en alto los pines de salida llevan los datos almacenados a la localidad de direccionamiento.




FIGURA 8-3

Se conectan juntos el **Chip Select** y el pin **Output Enable** porque no hay necesidad de tener el control de los pines por separado. Cuando se selecciona el chip los datos esta en el bus y son controlados por el pin **Write Enable**.

8.7 AGREGANDO LA UNIDAD DE MEMORIA

La primera consideración es encontrar alguna manera de que sólo se active la RAM cuando lo solicite el 8088. Se utiliza algún pin de dirección de la A11 a A19. Considerando la manera en que está mapeada la memoria, esas líneas pueden estar en bajo cuando se tiene acceso a la RAM y en alto cuando se accesa a la ROM. Seleccionando A19, la línea más significativa, esta línea está en bajo cuando accedamos abajo de 512K del espacio de direccionamiento del 8088 y en alto cuando solicitamos la parte alta de la memoria. De esta manera se podrá habilitar hasta 512K de RAM y 512K de ROM sin modificar la circuitería.

El control del circuito debe ser seguro, de que solo selecciona uno de los dispositivos a la vez. El 8088 utiliza la línea IO/M para indicar al sistema que operación se va a ejecutar.

Para seleccionar la RAM se selecciona cuando las líneas A19 y IO/M del 8088 están en alto y esto se muestra en la figura 8-4. La línea RAMSEL habilita al sistema RAM siempre que el 8088 quiera accederla. Lo mismo sucede para generar RAMRW, esta línea se activa siempre que se desee realizar una lectura o escritura.

Las señales para la ROM son similares, hay un inversor de diferencia entre ROMSEL y RAMSEL. La línea ROMRD es producida por la combinación de las líneas IO/M y RD desde el 8088. Cuando se desee hacer una lectura desde la ROM, ROMSEL habilita la memoria apropiada y ROMRD habilita las salidas.

ESTA TESIS NO DEBE
SALIR DE LA BIBLIOTECA

CAPITULO 9

PUERTOS DE ENTRADA Y SALIDA

9.1 INTRODUCCION

Esta sección de E/S permite al sistema enviar datos al mundo exterior o recibir datos de este. Los periféricos tales como el teclado y display y el PPI son conectados en esta sección. Estos permiten al usuario comunicarse con el mundo exterior. A la interface entre el microprocesador y los dispositivos de E/S son llamados puertos.

9.2 INTERFACES BASICAS DE ENTRADA/SALIDA

Una operación de entrada o salida es el acto de transferir datos a o desde un dispositivo periférico seleccionado. El microprocesador es el foco de todas las operaciones, por tanto una entrada significa que el dato fluye hacia el microprocesador, mientras que una salida significa que el dato fluye del microprocesador. Donde se realiza esta acción, en la que el dato sale o entra se denomina puertos de entrada o salida.

El microprocesador a través del software utiliza las instrucciones IN (entrar) y OUT (salir) para transferir datos a y desde los puertos de entrada/salida. Estas instrucciones de transferencia se mencionan en el siguiente capítulo.

9.3 TECNICAS DE INTERFACE PARA E/S

Existen 3 opciones para el manejo de E/S que son:

- Utilizando las instrucciones de entrada/salida
- Aislar las entradas/salida
- Mapa de memoria

A) INSTRUCCIONES IN/OUT

El 8088 contiene una instrucción para transferir información hacia un dispositivo E/S (OUT) y otro para leer información desde un dispositivo de E/S (IN).

Ambas instrucciones transfieren datos entre un dispositivo de entrada/salida y el microprocesador. La dirección de E/S es almacenada en el registro DX como una dirección E/S de 16 bits o en el byte inmediatamente seguido por el código como un direccionamiento de 8 bits. Intel llama a la dirección de 8 bits compuesta porque es almacenada con una instrucción, en una ROM. La dirección de 16 bits es llamada variable porque esta es almacenada en un registro, el cual puede ser cambiado.

Sin embargo, los datos son transferidos utilizando las instrucciones IN u OUT, las direcciones de E/S, a menudo llamado como número de puerto,

que aparece en el bus de direcciones. La interface externa de E/S entonces decodifica de la misma manera como una dirección de memoria es decodificada. Si el número de puerto es de 8 bits, entonces aparece en A7-A0, y si es de 16 bits, aparecerá en A15 - A0.

■) **MÉTODOS: AISLADO Y MAPA DE MEMORIA DE ENTRADA/SALIDA**

Hay dos métodos completamente diferentes de interfaces de E/S para el microprocesador: E/S aisladas y mapa de memoria de E/S. En el E/S aislado (o directo), IN y OUT transfieren datos entre el microprocesador y un dispositivo de E/S. En el mapa de memoria de E/S alguna instrucción de referencia de memoria acompaña la transferencia. Ambos métodos son usados en el presente sistema mínimo.

E/S AISLADO. La técnica más común de transferencia de E/S, es aislar las entradas/salidas, en el cual los dispositivos de entrada/salida en el sistema son aislados desde la memoria. La figura muestra los mapas de memoria y aislado. Las direcciones de los dispositivos aislados de E/S, llamados puertos E/S son separados desde la memoria. Como resultado se expande la memoria a 1 Mbyte sin utilizar algún espacio de memoria para los dispositivos de E/S. Una desventaja de aislar las E/S es que los datos transferidos entre los dispositivos de E/S y el microprocesador puede estar en AL o AX. La señal IO/M indica que el bus de direccionamiento contiene una dirección de memoria o un número de puerto.

Con la organización del E/S aislado, el microprocesador especifica en sí mismo cuando la dirección en el bus de direcciones es para una palabra de memoria o para un registro de interconexión. Esto se realiza por medio de la línea de control E/S. El microprocesador debe entregar instrucciones de entrada y salida diferentes y cada una de ellas debe asociarse con una dirección. Cuando el microprocesador busca y decodifica el código de operación de una instrucción de entrada o salida, éste lee la dirección asociada con la instrucción y la coloca en el bus de direcciones. Al mismo tiempo hace la línea de control IO/M igual a 1 para informar a los componentes externos que esta dirección es para una interconexión y no para la memoria.

Este método aísla la memoria y las direcciones E/S de manera que no afecte el espacio de memoria por la asignación de la dirección de la interconexión.

MAPA DE MEMORIA E/S. Como se ha mencionado estos dos métodos no utilizan las instrucciones IN y OUT para transferir los datos. Más bien, utiliza alguna instrucción que transfiera datos entre el microprocesador y la memoria. Un mapa de memoria para un dispositivo de E/S es tratado como una localidad de memoria dentro del mapa de memoria. La principal desventaja de esta técnica de E/S es que utiliza la parte alta del espacio de memoria. Una ventaja es que la señal IO/M no necesita ser decodificada.

9.4 EL PPI 8255

El 8255 Interface Periférica Programable (PPI) es muy popular y de bajo costo, es un circuito integrado de 40 terminales.




FIGURA 9-1 Terminales del 8255.

Este chip es encontrado en muchas aplicaciones. Tiene 24 terminales para entrada/salida, programable en grupos de 12, que son utilizados en tres modos de operación:

- El modo 0 Entrada/Salida Básica.
- El modo 1 Entrada/Salida Habilitada.
- El modo 2 Bus bidireccional.

Las 24 líneas se agrupan en dos grupos de 8 bits y dos grupos de 4. En modo 0, hay 16 maneras de definir las direcciones (entrada o salida) de los cuatro grupos de bits. Los datos sencillamente se envían o se reciben por ellas. En modo 1, los dos grupos de 4 bits sirven de control y estado, y los grupos de 8 bits son de datos. Cada grupo de 8 bits se puede definir como de entrada o salida. En este modo, el usuario mira un cierto bit de estado para saber si el dispositivo externo está preparado. Si lo está, el byte de datos se puede transmitir.

Tiene cuatro registros separados. Los primeros tres pueden ser programados individualmente, el cuarto puerto es el que lo hace flexible: escribiendo los diferentes valores en el puerto comando, se definen las funciones de los otros 3 puertos. Después las características de los puertos depende de la palabra de control cargada en el comando registrado el 8255 puede ser dinámicamente configurado por software.

El PPI es programable por software.

Antes de desarrollar las características de programación del PPI se describe a continuación el diseño de la circuitería para decodificar los puertos individuales que serán direccionados por el 8088.




FIGURA 9-2

Ya que el 8088 puede direccionar más que 65,000 puertos, una parte básica de cualquier subsistema de E/S es la lógica que asegura que el 8088 esté conectado al puerto correcto cuando se efectúa una operación de E/S. El 8255 tiene 4 puertos, el primer paso efectuado en el diseño de la circuitería fue decidir el espacio que ocupa en el sistema. Estos son los primeros 4 puertos con los que cuenta el sistema adicionados al circuito y colocados en el mapa de memoria como puerto #0 hasta puerto #3. Los primeros 3 son puertos de E/S programables de propósito general del 8255 y el último, el puerto #3 es el registro de comandos del PPI.

9-5 DECODIFICACION DE E/S

Al igual que en la RAM y ROM debemos considerar el Chip Select del PPI además de las señales **IORD** y **IOWR**.

Un alto en la línea CS provoca que las líneas de datos estén en tercer estado.

Las condiciones que se deben de tomar en cuenta que se presentan cuando el 8088 quiere acceder a algún puerto del PPI.

1. La dirección del puerto es puesta en el bus de dirección.
2. La línea IO/M está en alto para indicar una operación E/S.
3. Cualquiera de las señales de lectura RD o escritura WR son activadas.

Se utilizó un decodificador 74LS259. Este chip es muy flexible ya que se utiliza como decodificador octal y además cuenta con un latch de 8 bits interno. Configurando propiamente el circuito no sólo se controla la entrada CS del PPI, pero escribiendo el software adecuado se mantiene seleccionado aún después de finalizada la operación de E/S.

Conectando la terminal de reset del 259 a la línea A7 del 8088 y la terminal que habilita IO/M a un inversor, el 259 trabajará como un decodificador octal y seleccionará una salida mediante la decodificación de las 3 líneas bajas del bus de dirección (A0 a A2). El 259 es alambrado para poner en bajo a todas las salidas no seleccionadas. Conectar la terminal D a V+, esto hace que la salida seleccionada vaya a alto y

distinguiría de las salidas no seleccionadas.

Ya que el 259 está decodificando las direcciones de E/S y selecciona las 8 salidas. El 8088 ocupa los primeros 4 puertos debido a esto se realiza un arreglo de señales para poder obtener la señal que habilita al PPI y esto se realiza combinando las señales a través de compuertas NOR y NAND como se muestra en la figura 9-3.




FIGURA 9-3 Diagrama eléctrico del circuito de E/S.

Utilizando el 74LS259 se deja abierta la posibilidad de poder conectar otro PPI en paralelo en el sistema y poder decodificar los segundos cuatro puertos.

CAPITULO 10

INTERFACE DISPLAY TECLADO

10.1 INTRODUCCION

En esta sección se describe las interfaces de teclado y display, que son dispositivos de entrada y salida respectivamente. Estas interfaces están a cargo principalmente por el CI 8279.

10.2 DESCRIPCION BASICA DEL 8279

El 8279 es una interface programable para teclado y display que rastrea y codifica puede realizar el barrido hasta para 64 teclas y hasta 16 displays. La sección de teclado de este circuito integrado tiene una construcción interna FIFO (primera entrada, primera salida), el buffer almacena 8 caracteres antes de que el microprocesador pueda captar un caracter. La sección del display puede buscar hasta 16 displays desde la memoria RAM interna de 16 X 8 que almacena el código para el display y teclado.

El 8279 fue diseñado para proporcionar una interface sencilla para los microprocesadores 8088/8086. La figura 10-1 muestra las terminales de este circuito integrado.




FIGURA10-1 Terminales del 8279.

DB7-DB0. Terminales bidireccionales que se conectan al bus de direcciones/datos del microprocesador.

CLK (reloj). Una terminal de entrada utilizada para recibir la señal de tiempo. Es normalmente conectada al PLCK del 8284.

RESET (Reinicialización). Es una entrada que se conecta al reset del microprocesador.

CS (Selección de integrado). Una entrada que habilita al 8279 para programar, leer el teclado y la información de status, el control de escritura y datos del display.

A0 (Entrada de dirección). A0 una terminal utilizada para seleccionar datos o control para lectura o escritura en el microprocesador y el 8279, un 0 lógico en la terminal selecciona para datos y un 1 lógico para control.

RD (lectura). Una terminal de entrada conectada directamente al RD del 8088 en modo mínimo.

WR (escritura). Terminal de entrada que es conectada directamente a la terminal WR del 8088.

IORQ (Interrupción REQUEST). Una salida que lleva un 1 lógico cuando los datos del teclado son disponibles para el microprocesador.

VSS tierra GND.

VCC alimentación +5v del sistema.

SL3 - SLO (líneas de búsqueda). Salidas utilizadas para buscar el teclado y display.

RL7 RLO (líneas de retorno). Entradas utilizadas para sensar alguna tecla presionada en la matriz del teclado.

Shift Terminal de entrada conectada a la tecla shift del teclado.

CNTL/STB (control/habilitación). Una entrada normalmente conectada a la

tecla de control en el teclado .

OUT A3-OUT A0. Terminales de salida que se utilizan para enviar datos más significativos al display ().

OUT B3-OUT B0. Salidas: Terminales utilizadas para enviar los datos menos significativos al display.

BD (Aparar). Una salida utilizada para limpiar el display.

Existen dos versiones de este chip. El 8279-5 utilizado es compatible con la versión de 5 MHz. del 8088, el 8279 no lo es. La señal PCLK es conectada a la entrada CLK del 8279-5, lo cual significa que la entrada CLK de este es de 2.5 MHz.

El 8279-5 es decodificado a la dirección de I/O de 1 byte de puerto 07H para datos y direcciones, 08H para control. A₀ es conectada en A₀ del 8088.

10.3 INICIALIZACION Y COMUNICACION CON UN 8279

El primer paso en la inicialización a un dispositivo programable es determinar el direccionamiento base del sistema, el direccionamiento interno y el direccionamiento del sistema para las partes internas. Como un ejemplo el que utilizamos en el circuito el direccionamiento base FFE8H. El 8279 tiene solo 2 direccionamientos internos los cuales son

seleccionados mediante el nivel lógico de AO encontrándose en bajo cuando es seleccionado entonces el 8279 está habilitado para leer o escribir datos; estando en alto selecciona el registro control/status interno. Para este circuito, la entrada AO es conectando a la línea de direccionamiento de datos para este es FFE8H y para el de control/status la dirección es FFEAH.

10.3.A INTERFACE DEL TECLADO

Se conectó un teclado de 24 teclas a través del 8279-5. La figura 10-2 muestra la interface del 8279-5 hacia el 8088 y la del teclado. El teclado forma una matriz de 6 X 4, cada punto de intersección representa un push button normalmente abierto que esta conectado a una línea horizontal y otra vertical cuando es presionado.

El decodificador 74LS138 genera 8 señales activas en bajo para el teclado. La selección de las terminales de salida SL2 - SL0 secuencialmente buscan en cada columna del teclado y el circuito interno del 8279-5 busca en las entradas RL comprobando en cada fila para detectar si se pulsó alguna tecla.

Antes de que alguna tecla sea detectada, el 8279-5 tiene que ser programado a través de 8 palabras de control. Los primeros 3 bits de el número de salida al control del puerto contiene el número de palabras de control. La programación del 8279 se desarrolla en la parte 3.

10.3.B INTERFACE DEL DISPLAY

La figura 10-3 muestra la interface del 8279-5 con el 8088 y el display numérico de 8 dígitos. El software para este sistema mínimo utiliza el puerto 07H para datos y el 08H para control. En este circuito, los segmentos de datos son aplicados por las terminales de salida A y B. B0 es el bit más a la derecha de los datos de salida para el display, y A3 es el bit más hacia la izquierda. Esas salidas son enviadas a través de un manejador de segmentos 74LS244 para los segmentos del display.

Un 74LS138 decodificador de 3 a 8 líneas habilita los cátodos de los interruptores de cada posición del display para el 74LS138 desde el 8279-5. El display colocado en la izquierda del display es el número 0 (0000) y el colocado a la derecha del display es el número 7 (0111). Esas son las direcciones de cada display como está indicado en las palabras de control.

El valor de las resistencias conectadas a las salidas del 74LS244 son de 47 Ω .

Se utilizaron exhibidores de 7 segmentos con cátodo común, éstos son activados con una señal en bajo que es enviada a través de los colectores de los transistores 2N2222, la base de estos transistores (Q0-Q7) están conectados a las salidas del 74LS138 a través de un arreglo de resistencias de 150 Ω como se muestra en la figura 10-3.




FIGURA 10-2




FIGURA 10-3



DISEÑO DEL SOFTWARE

CAPITULO 11

ESPECIFICACION DEL SOFTWARE

11.1 INTRODUCCION

El software de microprocesadores puede definirse como el conjunto de actividades asociadas a la operación y al desarrollo de un sistema; es lo que guía o manda al computador, mientras que el hardware es el que realiza la operación en sí.

Es importante en el diseño de sistemas el conocimiento del hardware para poder interrelacionarlo con el software, ya que de esta manera se podrán aprovechar las ventajas que ofrece la integración de éstos.

En este capítulo se presentan las herramientas necesarias para el diseño del software. En primer lugar se clasifican los tipos de software, esto con el objeto de comprender cuáles herramientas son las más viables.

Posteriormente se describen diferentes niveles de lenguaje de programación, así como las ventajas y desventajas de cada uno de éstos: lenguaje de máquina, lenguaje ensamblador y lenguaje de alto nivel.

En los siguientes capítulos se presenta la opción elegida para este trabajo, así como el procedimiento de aplicación en la elaboración de los programas de prueba y de sistema.

11.2 TIPOS DE SOFTWARE

En este punto se hace una clasificación general del tipo de software que corre en una computadora:

1) **Software del sistema:** conjunto de programas necesario para la creación, preparación y ejecución de otros programas.

2) **Software de aplicación:** programas del usuario con la finalidad de utilizar la computadora en la solución de sus problemas.

Los principales programas del software del sistema son:

1) **Sistema Operativo.** Es la interface entre el usuario de una computadora o sistema y el hardware de ésta. Sus funciones son:

- Ejecución de otros programas (de sistema o de usuario)
- Operaciones de entrada/salida
- Manejo de archivos
- Detección y manejo de errores durante la ejecución

2) **Editores de texto.** Sirve para meter, modificar o borrar texto en un archivo, que puede ser un programa fuente (escrito en lenguaje ensamblador o de alto nivel).

3) **Ensambladores y Compiladores.** Convierten las instrucciones de lenguaje ensamblador y de alto nivel respectivamente a lenguaje de máquina.

4) **Encadenador.** Junta varias partes de un programa compilado o ensamblado separado, y produce un programa ejecutable con direcciones relativas al inicio de la memoria.

5) **Relocalizador.** Resuelve las direcciones relativas de un programa generado por el encadenador.

11.3 TIPOS DE LENGUAJE

Un programa está formado por datos e instrucciones. Las instrucciones de cualquier computadora son de dos tipos. El primer tipo sirve para manejar datos:

- Leerlos o escribirlos en memoria
- Utilizarlos en operaciones aritméticas: suma, resta, multiplicación y división
- Utilizarlos en operaciones lógicas: and, or, xor, etc., y
- también en operaciones de corrimiento.

El segundo tipo de instrucciones controla el flujo de ejecución del programa.

- Instrucciones de salto (condicional e incondicional)
- Llamadas
- Retornos
- Interrupciones
- Instrucciones para control del sistema

Para correr un programa, un microprocesador debe tener las instrucciones almacenadas en forma binaria en localidades sucesivas de memoria, para esto se usa los circuitos de almacenamiento vistos anteriormente.

Para escribir un programa para el microprocesador, se pueden usar tres niveles de lenguaje, los cuales presentamos a continuación:

11.2.1 LENGUAJE DE MAQUINA

Se pueden escribir programas como una simple secuencia de códigos binarios para las instrucciones que el microprocesador ejecutará.

La forma de representación en binario del programa a ejecutar se conoce como *lenguaje máquina*, porque ésta es la forma que necesita la máquina (en el medio de los programadores, al microprocesador se le llama máquina); sin embargo, es muy difícil, pero no imposible, para un programador memorizar los cientos de instrucciones en código binario para un microprocesador, como el 8088, también es muy fácil que al momento de trabajar con este tipo de código, exista un error al colocar un "0" por un "1" o viceversa, generalmente para ayudar a la representación de estos datos, se utiliza el código hexadecimal y así disminuyen los errores, pero de todos modos son cientos de códigos de instrucciones a cubrir.

El lenguaje de máquina consiste en códigos de instrucción (operaciones) y constantes o direcciones de memoria (operandos). Las instrucciones pueden tener diferentes formatos, dependiendo entre otras cosas, del número y tipo

de sus operandos. Alguien que programe en este nivel debe conocer y tener en cuenta hasta las características menos significativas para su aplicación como la dirección donde será ubicado el programa, los códigos de las instrucciones en todas sus variantes, etc. No cuidar este aspecto puede conducir a errores difíciles de detectar producidos por generar código impuro, es decir, rutinas que pueden automodificarse.

Programar en lenguaje de máquina tiene la ventaja de que no se requiere de algún programa adicional para el desarrollo de aplicaciones.

Sin embargo, tiene las siguientes desventajas:

- No posee mecanismos de abstracción de datos o programas.
- No existe una distinción clara entre datos y programas.
- Los programas no son legibles.
- Son difíciles de mantener (revisar, probar y depurar).
- Cualquier modificación tiene repercusiones en otras partes del desarrollo del programa.

En esta sección no se desarrollará el código de máquina para cada una de las instrucciones. En el apéndice C se muestra una tabla con el código de máquina para las diversas variantes de cada instrucción.

11.2.2 LENGUAJE ENSAMBLADOR

La dificultad para escribir programas en lenguaje de máquina es el motivo del desarrollo de lenguajes más fáciles de entender, aprender y usar por los programadores.

Durante la escritura de programas en lenguaje de máquina se reconoció que era posible realizar en forma automática muchas de las acciones involucradas en el desarrollo, como por ejemplo, obtener el código de una instrucción. Esto dio lugar a varios conceptos importantes: los lenguajes de programación y sus traductores.

El lenguaje de programación más simple consiste de nombres simbólicos para las instrucciones (nemónicos) y para los datos (constantes, direcciones de variables y rutinas). El traductor de este lenguaje, *llamado ensamblador*, convierte los nombres simbólicos en códigos de máquina y direcciones (de memoria) de manera que pueda ser cargado en memoria y correr. El texto que será traducido por el ensamblador se le llama programa fuente y al resultado del proceso se le llama programa objeto.

La aplicación requiere ahora de un programa adicional que no forma parte de ella, pero que facilita su desarrollo y reduce el tiempo de espera para su liberación; éste es el concepto de utilería.

Suponiendo una escala ascendente en la expresividad del lenguaje, que parte de la computadora y termina con el lenguaje natural, se dice que el ensamblador y el lenguaje de máquina son lenguajes de bajo nivel por la

reducida capacidad de abstracción que se puede manejar. Al igual que en el lenguaje de máquina los programas en lenguaje ensamblador dependen del procesador que se esté utilizando: no son transportables.

Las letras usadas para los nemónicos del ensamblador son usualmente iniciales o palabras abreviadas; en inglés, de la operación que se esté representando. Por ejemplo, para restar se utiliza el nemónico SUB y resta en inglés es subtract, el nemónico para la operación O-exclusiva es XOR y el nemónico para la operación que copia datos de una localidad a otra es MOV.

El lenguaje ensamblador tiene la desventaja de que requiere de programas adicionales para el desarrollo de una aplicación. En cambio, resuelve muchas de las desventajas de la programación en lenguaje de máquina, en mayor medida.

Una sentencia de lenguaje ensamblador consiste de campos. La mayoría de los ensambladores consisten de cuatro campos, como se indica a continuación, figura 11-1:

CAMPO DE ETIQUETA	CAMPO DE CODIGO DE OPERACION	CAMPO DE OPERANDO	CAMPO DE COMENTARIOS
INQUENTE:	ADD	AL,07H	; FACTOR DE CORRECCION

FIGURA 11-1

El primer campo en la declaración es llamado el campo de la etiqueta, donde una *etiqueta* es un símbolo o un grupo de símbolos usados para

representar una dirección que no se conoce en el momento de estar escribiendo el programa, las etiquetas van seguidas por dos puntos y además sólo se colocan cuando son necesarias.

El campo del código de operación contiene el nemónico de la instrucción que será ejecutada, así que los nemónicos son comúnmente llamados *códigos de operación*. El nemónico ADD en el ejemplo indica que la instrucción es la de suma.

El campo de operandos contiene los datos, la dirección de memoria, la dirección del puerto o el nombre del registro en el cual la operación se ejecuta, el *operando* es el nombre que se les da a los elementos que intervienen en la instrucción. En el ejemplo anterior, hay dos operandos, AL y 07H. AL representa a la parte baja del registro AX, es decir, al registro AL, y 07H representa el número hexadecimal 07. Por lo tanto, la declaración en ensamblador dice que le sume el número 07H al registro AL. Por convención de INTEL, el resultado de la suma es guardado en el registro que aparezca antes de la coma en el campo de operandos, por lo que siguiendo con este ejemplo, el resultado queda en el registro AL, por ejemplo, la declaración en ensamblador `ADD BH, AL` una vez convertida a lenguaje máquina y corriendo, guarda el resultado de la suma del registro BH con el registro AL en el registro BH.

Mirando de nuevo el ejemplo anterior, se observa el campo de comentarios que inicia con un punto y coma, este campo es importante y no forma parte del código de máquina generado. Este campo permite escribir comentarios para recordar la acción de una instrucción o de un grupo de instrucciones.

La mayoría de los campos son opcionales, sin embargo, no puede aparecer el campo de operandos sin el de código de operación.

Además, existe un conjunto de nombres simbólicos, llamadas directivas, que instruyen al ensamblador en la forma de generación del código de máquina. (Ver apéndice C).

Para resumir la declaración en lenguaje ensamblador de la instrucción ADD para el 8088, se tiene que:

ADD destino, fuente

La fuente puede ser un número escrito en la instrucción, el contenido de un registro o el contenido de una localidad de memoria. El destino puede ser un registro o una localidad de memoria; sin embargo, en una instrucción, el fuente y el destino no pueden ser al mismo tiempo localidades de memoria.

Una vez terminado de escribir el código en ensamblador, hay que traducirlo a lenguaje de máquina, ésto se puede hacer de dos formas: la primera es traducir a código de máquina bit por bit cada línea del programa usando las plantillas o formatos proporcionados por el fabricante en las hojas de especificaciones del microprocesador (Apéndice C), esta tarea es tediosa y susceptible de errores; la segunda forma para traducir el código es usando el lenguaje *ensamblador*. Un ensamblador puede correr en una computadora personal o en un sistema de desarrollo. Este lee las instrucciones en lenguaje ensamblador y genera el código binario correcto para cada una de ellas.

A) PROGRAMACION EN ENSAMBLADOR

Como se ha mencionado un ensamblador es un programa de utilidad que traduce un programa escrito en lenguaje ensamblador al programa correspondiente en lenguaje de máquina.



Para precisar la terminología, se usa el nombre del programa objeto a la salida producida por el ensamblador. Un programa objeto no está en forma ejecutable ya que requiere de información del lugar donde se instala en memoria, así como, de determinar las posibles referencias de rutinas o variables externas.

Cuando un error de programación es detectado por el ensamblador, éste produce un mensaje explicativo del lugar y tipo de falla encontrado en el texto fuente.

B) CARACTERISTICAS FUNCIONALES DEL ENSAMBLADOR

Un ensamblador lee línea a línea el texto donde se encuentra el programa, casi siempre de un medio de almacenamiento secundario como el disco.

Este proceso de lectura -llamado paso- puede realizarse más de una vez dependiendo del tipo de ensamblador.

El programa objeto generado consiste básicamente de dos partes: información de las características del programa como extensión en bytes, punto de inicio, referencias a otros programas, etc. y, el código en lenguaje de máquina. El ensamblador almacena al programa objeto en disco casi siempre en forma de archivos binarios.

En adición al programa objeto, el ensamblador puede generar otro tipo de archivos: un reporte de la tabla de símbolos y un listado del resultado del ensamblaje. Este listado contiene el texto fuente posiblemente intercalado con el código de máquina de cada instrucción en caso de no haber encontrado errores. Si se presentaron errores se produce el texto fuente junto con las indicaciones correspondientes.

C) CONJUNTO DE INSTRUCCIONES

El conjunto de instrucciones del 8088 incluye las instrucciones equivalentes a cualquier microprocesador de 8 bits. Las instrucciones se dividen en seis categorías las cuales se ven a continuación:

- 1) Transferencia de datos
- 2) Aritmética entera binaria
- 3) Manipulación de bits
- 4) Instrucciones de manejo de cadenas

- 5) **Transferencia de programa y**
- 6) **Control de proceso.**

Para estas instrucciones se usan nemónicos, los cuales indican si los operandos son en octetos o palabras o si la fuente son datos inmediatos. Para mayor referencia de la lista de nemónicos correspondientes ver apéndice C.

1) TRANSFERENCIA DE DATOS

Las operaciones de transferencia de datos son las encargadas de mover datos de un sitio a otro de la computadora como: la memoria, los registros, el espacio de entrada/salida y la pila de ejecución.

El conjunto de instrucciones incluye 14 instrucciones de transferencia de datos que mueven bytes o palabras de datos entre la memoria y los registros, así como el acumulador y los puertos de entrada/salida.

2) ARITMETICAS

Las operaciones en aritmética binaria de punto fijo permiten al procesador realizar cálculos con los números enteros positivos o negativos en la representación complemento a dos.

El 8088 es capaz de sumar, restar, multiplicar y dividir datos, ya sean bytes o palabras, este sistema es capaz de sumar y restar bytes o palabras con signo

y sin signo, además de usar formato BCD o ASCII para los datos. Multiplica y divide operaciones de 8 ó 16 bits con signo y sin signo o números ASCII.

3) MANIPULACION DE BITS

Trece instrucciones proporcionan la capacidad de manipular bits en el microprocesador 8088. Esas instrucciones incluyen *operaciones lógicas, corrimientos y rotaciones.*

4) INSTRUCCIONES DE MANEJO DE CADENAS

Son usadas para manejar cadenas de datos en la memoria. Cada cadena está compuesta por bytes o palabras de hasta 64k bytes de longitud (65535 bits). Las instrucciones de cadena utilizan los registros SI y DI para direccionar y el registro CX para contar el número de bytes o palabras que se están utilizando. Las operaciones de cadenas una vez a no ser que aparezcan los prefijos REP, REPE/REPZ o REPNE/REPZ, así que si una instrucción de cadena aparece con un prefijo, se repite un número de veces hasta que el registro CX es cero.

5) TRANSFERENCIA DE PROGRAMA

Las instrucciones de transferencia de programa incluyen saltos, llamadas y regresos de programas así como instrucciones de ciclos.

6) CONTROL DE PROCESO

Las instrucciones de control del proceso habilitan o deshabilitan interrupciones, modifican las banderas y sincronizan eventos externos, el 8088 incluye 12 instrucciones de control de proceso.

D) ESTRUCTURA BÁSICA DE UN PROGRAMA EN ENSAMBLADOR

El lenguaje ensamblador usado es un subconjunto para los procesadores Intel 8086/8088/80186/80188. Se debe tener en cuenta las siguientes consideraciones de diseño:

- Definir un lenguaje sencillo que conserve características en común con la mayoría de los ensambladores.
- Mostrar la forma de organización de memoria del procesador.
- El lenguaje y su ensamblador deben ser:
 - Fáciles de entender.
 - Fáciles de extender.
 - Fáciles de programar.
 - Susceptibles de optimización.
- El lenguaje y su ensamblador deben construirse a partir de un conjunto reducido de instrucciones y directivas.
- En lo posible, debe ser homogéneo y consistente en métodos y estructuras de datos con el desensamblador.

- Definir y usar símbolos externos para combinar varios módulos objeto.
- Definir un formato compatible de archivos objeto para que sean aceptados por el encadenador/cargador.

11.2.3 LENGUAJE DE ALTO NIVEL

Un lenguaje de alto nivel semeja un diálogo en lenguaje natural (por lo regular inglés) con ciertas reglas sintácticas que establecen la forma de como se van a construir las sentencias del programa.

El lenguaje de alto nivel aumenta el poder expresivo de sus construcciones que resulta en una mayor facilidad para el desarrollo de aplicaciones. Consecuencia de esto es la independencia del lenguaje de la máquina donde se va a ejecutar, es decir, los programas son transportables.

A pesar de esto, a medida que se aproxima a los mismos términos del lenguaje natural, el programa correspondiente en lenguaje de máquina es menos eficiente.

Algunos lenguajes de alto nivel como BASIC, FORTRAN, PASCAL o C usan declaraciones que se parecen más a frases en inglés que las que usa el lenguaje ensamblador, así que cada declaración en lenguaje de alto nivel puede representar muchas instrucciones en código máquina.

Para trasladar de un lenguaje de alto nivel a declaraciones en lenguaje de máquina se utiliza un *programa intérprete* o un *programa compilador*, según

el lenguaje utilizado. Los programas en lenguaje de alto nivel se escriben más rápidamente que en lenguaje ensamblador porque los lenguajes de alto nivel trabajan con bloques grandes preconstruídos, por lo que el código generado por el compilador o por el intérprete es más grande que el escrito en lenguaje ensamblador.

Aquí lo importante es la sencillez con la que un programa de aplicación puede ser desarrollado en lenguaje de alto nivel, es decir; de una manera más rápida y amigable, que además permita identificar y corregir los errores de programación más fácilmente, que usando lenguaje ensamblador.

Se encontró un programa que precisamente genera a partir de un archivo ejecutable, un archivo binario (.BIN) que puede ser cargado en una memoria ROM, es decir; genera un archivo "romable".

Por todo lo antes expuesto, la mejor opción que se ha seleccionado para el desarrollo del software, dadas las ventajas que ofrece, es utilizar un lenguaje de alto nivel, el lenguaje de programación de más alto uso es el lenguaje C.

Como se ha mencionado el lenguaje C es un lenguaje de alto nivel de propósito general. Posee cualidades que lo hacen preferible a otros lenguajes, entre las cuales se encuentran:

- **Disponible.** Existen compiladores para una extensa variedad de computadoras.
- **Sencillo.** El número de elementos del lenguajes es relativamente reducido.

- **Expresivo.** Cuenta con un vasto conjunto de operadores.
- **Uniforme.** Es consistente en el uso de los elementos del lenguaje como el manejo de operadores.
- **Eficiente.** Los elementos del lenguaje son directamente representados en el "hardware".
- **Estructurado.** Las reglas para construir estructuras (de datos y de control) están bien definidas.
- **Transportable.** Está suficientemente bien estandarizado para que los programas corran sin cambio en cualquier máquina que soporte al lenguaje.
- **Permite combinarse con programas escritos en ensamblador o en otros lenguajes.**

Existen varias opciones a elegir entre compiladores de C existentes, en este caso se ha elegido el compilador "Turbo C 2.0", perteneciente a la marca Borland. Este compilador tiene las ventajas antes mencionadas, aunque el usuario puede utilizar cualquier otro compilador de C, sólo debe tomar en cuenta que lo que se requiere es la mayor simpleza posible en la programación.

Para diseñar los programas de prueba y el programa monitor (programa que maneja las entradas/salidas básicas del sistema mínimo) a través del lenguaje C se necesita un buen conocimiento de la estructura del mismo. Para empezar a trabajar con él, se deben hacer algunos ajustes que precisamente se tratan en el siguiente capítulo.

CAPITULO 12

CONVERSION DE PROGRAMA EN LENGUAJE C A CODIGO BINARIO

12.1 INTRODUCCION

Para la conversión de lenguaje C a código binario se cuenta con un programa de utilidad, obtenido de la revista "The C Users Journal", el cual puede modificar un programa de MS-DOS.EXE a un archivo con formato binario.

Este programa llamado ROMLDR tiene el principal propósito de adaptar un programa en C para usarlo en memoria EPROM. Otros usos incluyen extensiones de BIOS, aplicaciones de DOS basadas en EPROM y relocalización de programas de MS-DOS en memoria de PC, hasta los 640 k de memoria del MS-DOS. Este programa puede incluso ser usado con archivos .EXE generados por otros lenguajes.

El ROMLDR puede ser compilado usando Turbo C o Microsoft C.

Para usar programas ejecutables en una EPROM se deben proporcionar varios componentes adicionales así como resolver algunas técnicas de programación. El número de componentes que se necesita, como el código de inicio, depende del compilador, el hardware y la aplicación.

Una vez que se han atendido todos esos detalles, se pueden compilar y encadenar varios programas en un archivo .EXE. Sin embargo, no se puede colocar directamente el archivo ejecutable en una EPROM y correr, antes se deben realizar una serie de pasos que el MS-DOS ejecuta implícitamente cuando carga un archivo ejecutable.

El MS-DOS modifica el programa cuando lo carga en memoria, esta modificación (también conocida como relocalización) consiste en la modificación de los valores de los segmentos del programa por la dirección actual del programa donde correrá. Al hacer la relocalización, el MS-DOS puede cargar un programa ejecutable en cualquier parte de la memoria (el MS-DOS puede cargar pequeños programas con extensión .COM donde sea y correrlos sin ninguna modificación).

El DOS realiza la relocalización sumando el valor del segmento de la dirección de carga a todas las direcciones de los segmentos almacenados en las áreas de códigos y datos del programa.

En este capítulo se muestra el procedimiento para generar de un archivo .EXE, un archivo en código binario.

En primer lugar se describe el programa ROMLDR, posteriormente se menciona que es lo que hace y al final se muestra el procedimiento que el usuario debe seguir para obtener de un programa en C, un archivo en código binario.

12.1 DESCRIPCION DEL PROGRAMA ROMLDR

El programa ROMLDR utiliza un archivo ejecutable (.EXE) y su archivo .MAP para crear un archivo en binario que puede ser colocado en una EPROM. El programa principal (main) inicia asignando memoria a un buffer que guardará el segmento del programa. Este buffer será de 10000H bytes de longitud para garantizar que cualquier tamaño de código sea procesado. Existe una rutina simple de error que se llama *term_error* que genera mensajes de error para una variedad de problemas potenciales y terminaciones del programa.

Después de asignar la memoria al buffer, el ROMLDR lee el archivo de configuración (.CFG) proporcionado en la línea de comandos. Este archivo contiene los nombres de los archivos .EXE, .MAP y .BIN, direcciones de carga para EPROM y RAM y el nombre de clase para el primer segmento en RAM.

12.2 ¿QUE HACE EL PROGRAMA ROMLDR?

A) LEYENDO UN ARCHIVO .MAP

El programa ROMLDR realiza un ciclo *while* para leer y procesar líneas de texto desde el archivo .MAP (el archivo .MAP debe ser la versión corta que sólo contenga la tabla de segmentos). El ROMLDR obtiene los nombres de clases de las localidades de memoria más su dirección de inicio y su dirección de final y las almacena en un arreglo de estructuras llamado

mactable, también realiza una verificación de la longitud usando la variable *class_loc* para determinar si la siguiente línea contiene la información de segmentos. El ROMLDR espera la línea que será colocada en formato de columna con el nombre de clase *class_loc*. El ROMLDR convierte los valores de las direcciones en enteros largos y compara los nombres de las clases con *ram_class*, que es una variable de configuración usada para definir el principio de la RAM. El principio de la dirección del segmento es almacenado en *ramdata*. El programa es capaz de procesar un máximo de 120 segmentos.

8) PROCESANDO LA CABECERA

Una vez que el ROMLDR ha leído el archivo *.MAP*, lee la cabecera del archivo EXE con la función *gethdr*. Esta función lee los primeros 32 bytes de la cabecera para determinar su tamaño y entonces lee el resto de la cabecera. Esta función almacena la información de la cabecera en un arreglo llamado *header* que puede contener un máximo de 10000 bytes.

El programa entonces ordena los apuntadores que se van a relocalizar en orden ascendente, la función *sort_table* utiliza la función *qsort* para ordenar los apuntadores. La función *cmp_ptr* es utilizada como argumento de *qsort*, compara los valores para *qsort* al convertir los apuntadores de la forma *segmento:offset* a enteros largos.

Después de ordenar los apuntadores, el programa ejecuta la relocalización de cada uno de los segmentos utilizando un ciclo *for* para hacer las iteraciones de todos los segmentos. La función *read_segm* lee cada segmento

desde el archivo EXE y regresa el tamaño del segmento. Si la longitud del segmento es diferente de cero, ROMLDR invoca a la función *fix_seg* para ejecutar la relocalización adecuada e invoca a la función *write_seg* para crear el archivo .BIN.

El programa ROMLDR se ha capturado de acuerdo al listado del apéndice E.

12.3 PROCEDIMIENTO PARA LA CONVERSION DE UN PROGRAMA EN LENGUAJE C A BINARIO

Los pasos que deben seguirse para la obtención del archivo .BIN, se citan a continuación:

1. Edición del programa de aplicación en lenguaje C
2. Compilación del programa
3. Generación del archivo MAP
4. Creación del archivo de configuración
5. Ejecutar archivo ROMLDR.EXE dándole como parámetro el archivo .CFG, automáticamente se genera el archivo .BIN, el cual se puede grabar directamente a la EPROM.

Descripción de cada punto :

1. Edición del programa de aplicación en lenguaje C.

Se refiere a la elaboración del programa diseñado por cada usuario, esta edición depende básicamente de los conocimientos del lenguaje.

4. Creación del archivo de configuración.

Este archivo se creará en un editor de textos, debe contener el nombre del archivo .MAP, el nombre del archivo .EXE y el nombre del archivo .BIN, además de tener las direcciones ROM y RAM y el nombre del primer segmento de RAM, (para todos los programas a elaborar este archivo será el mismo).

5. Ejecución del archivo ROMLDR.

El paso final es la ejecución del archivo ROMLDR teniendo como parámetro en línea el nombre del archivo de configuración, con el cual se obtendrá el archivo .BIN.

En la figura 12-2 se tienen tres pasos:

- a) El compilador genera el archivo .OBJ
- b) El compilador genera el archivo .EXE y el archivo .MAP encadenado las librerías CS.LIB y CJS.OBJ
- c) El programa ROMLDR genera el archivo .BIN de los archivos .EXE, .MAP y .CFG.




FIGURA 12-2

Diagrama a bloques del procedimiento para convertir un archivo fuente a código binario.

12.4.3 EJEMPLO DEL PROCEDIMIENTO ANTERIOR:

1. Se tiene el siguiente programa en C (8255.C):

/* Programa para programar el 8255 */

```
#include <dos.h>

main()
{
    compare(0x03,0x90);
    compare(0x01,0x01);
}
```

2. Al compilar este programa, se obtiene el archivo EXE (8255.EXE).

```
*****
                        8255.exe
*****

Offset 0, hex 0
00000100: 4D 5A 20 01 06 00 00 00 - 20 08 05 05 FF F7 01 00  .MZ.....
00000110: 00 09 00 00 00 00 00 00 - 22 08 08 08 01 08 F8 20   ....
00000120: 77 6A 00 00 00 00 00 00 - 08 08 00 00 00 00 00 00  7.....
00000130: 00 08 00 00 00 00 08 08 - 00 08 00 08 08 00 80 00   ....
00000140: 00 00 00 00 00 00 00 00 - 08 00 00 00 08 08 00 00   ....
00000150: 00 00 08 00 00 00 00 00 - 08 00 00 00 00 00 00 00   ....
00000160: 00 00 00 00 00 00 08 08 - 08 00 00 00 00 00 00 00   ....
00000170: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000180: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000190: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000200: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000210: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000220: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000230: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000240: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000250: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....
00000260: 00 00 00 00 00 00 08 08 - 08 08 00 00 00 00 00 00   ....

Offset 312, hex 200
00000200: 88 00 01 8E D8 8E C0 88 - 00 08 8E D8 88 00 09 88  .....
00000210: 80 88 00 00 88 80 88 03 - 88 01 88 01 C7 88 80 80  .....
00000220: 00 00 00 00 00 00 00 00 - 00 00 80 80 00 00 00 00  .....
00000230: 00 00 00 00 00 00 00 00 - 88 08 88 88 00 00 88 00  .....
00000240: 00 00 00 00 00 00 00 00 - 88 00 88 00 00 88 00 00  .....
00000250: 88 00 00 00 00 00 88 00 - 00 00 88 00 88 00 88  .....
00000260: 08 08 08 00 00 00 00 00 - 08 08 08 08 00 00 00 00  .....
```



```

0000A8D0: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A8E0: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A8F0: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A900: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A910: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A920: FB 31 08 01 1E 00 00 00 - 05 00 18 00 00 00 01 .....
0000A930: 01 00 02 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A940: 20 18 00 00 00 00 00 00 - 01 00 00 00 00 00 00 .....
0000A950: 01 00 00 00 14 00 00 00 - 00 03 00 00 00 00 00 .....
0000A960: 00 00 00 00 00 00 00 00 - 00 03 00 00 00 00 00 .....
0000A970: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000A980: 00 04 00 00 01 00 00 02 - 00 80 FF FF FF 7F 00 00 .....
0000A990: 00 03 00 00 02 00 00 04 - 00 00 80 FF FF FF 7F 00 .....
0000A9A0: 00 06 00 00 04 00 00 06 - 00 00 00 80 FF FF FF .....
0000A9B0: 7F 08 00 00 01 00 08 08 - 00 00 00 00 FF 00 00 .....
0000A9C0: 00 09 00 00 02 00 00 0A - 00 00 00 00 FF FF 00 .....
0000A9D0: 00 0A 00 00 04 00 00 0C - 00 00 00 00 FF FF FF .....
0000A9E0: FF 03 00 00 04 00 00 00 - 00 0F 00 00 08 00 00 .....
0000A9F0: 00 10 00 00 0A 00 00 00 - 00 0E 00 00 06 00 00 .....

Objet 3.072, base C00
0000CC00: 00 28 00 00 01 00 00 00 - 00 0C 00 00 01 00 00 13 .....
0000CC10: 00 00 00 00 00 FF 00 00 - 00 07 00 00 08 00 00 00 .....
0000CC20: 00 08 00 00 08 00 00 00 - 00 28 00 00 0A 00 00 00 .....
0000CC30: 00 00 00 00 00 00 00 00 - 00 3F 6D 61 69 6E 00 43 .....
0000CC40: 30 53 2E 41 53 4D 00 43 - 30 53 00 38 32 35 35 2E .....
0000CC50: 43 00 38 32 35 35 00 .....

```

3. Al obtener el archivo .EXE, se genera al mismo tiempo el archivo .MAP. Para este caso : 8255.MAP.

Start	Stop	Length	Name	Class
00000H	00020H	00021H	_TEXT	CODE
00022H	00022H	00000H	_DATA	DATA
00022H	00022H	00000H	_BSS	BSS
00030H	001AFH	00180H	_STACK	STACK

Program entry point at 0000:0000

4. Se edita ahora el archivo de configuración (8255.CFG).

```

8255.map 8255.exe 8255.bin
0x00 0x00
ram_class

```

5. Se corre el archivo ROMLDR.EXE

```
c:\> romldr $255.cfg
```

Se obtiene el archivo .BIN:

```
.....  
      $255.bin  
.....
```

Offset 0, hex 0

0000000: B8 00 01 8E D8 8E C0 B8 - 00 08 8E D0 B8 00 09 8B

0000010: E0 E8 00 00 B0 90 E6 03 - B0 01 E6 01 C3 00

CAPITULO 13

MODIFICACION DE LIBRERIAS DE TURBO C

13.1 INTRODUCCION

Como se ha estado mencionando, el programa ROMLDR puede transportar de un archivo ejecutable en formato DOS a un archivo en binario para poder ser leído por cualquier grabador de EPROM's, pero es el momento de hacer una aclaración importante: el programa ROMLDR puede transportar cualquier programa ejecutable hecho por cualquier compilador a un código binario. Tomemos el siguiente programa en C:

```

/* Programa en C para el 8255 */
#include <dos.h> /* Libreria de Turbo C Version 2.0 */

#define PTO_CTRL Out3 /* Direccion del Registro de Control */
#define PTO_A Out0 /* Direccion del Puerto A del 8255 */
#define PTO_B Out1 /* Direccion del Puerto B del 8255 */
#define PTO_C Out2 /* Direccion del Puerto C del 8255 */

main()
{
    output(PTO_CTRL,0x00); /* Puerto A Entrada, Puerto B Salida en
                          /* Modo 0, Puerto Alto y Bajo Puerto C
                          /* Salida
    output(PTO_B ,0x01); /* Manda Pin 18 de 8255 a Nivel Alto */
}
    
```

Este programa manda un nivel alto a la terminal 18 del 8255 y si se compila directamente del ambiente integrado de Turbo C se obtiene el archivo .MAP siguiente:

Start	Stop	Length	Name	Class
00000H	0054FH	00550H	_TEXT	CODE
00350H	0035CH	0000D4H	_CODE00	CODE
00560H	006FFFH	001A00H	_DATA	DATA
00700H	00703H	000048H	_EMUSE0	DATA
00704H	00705H	000028H	_CBTSE0	DATA
00706H	00706H	000004H	_CVTSE0	DATA


```

00000109: 2B D8 8C C0 B4 AA 37 CD - 21 5F D3 E7 FA BE D2 BB +...FWJ...
0000010A: E7 FB 33 CD 2E BE 04 FE - 01 B9 AA 01 B9 EC 01 2B
0000010B: CF 73 0E FF 16 A0 01 - E8 35 01 E8 02 B4 00
0000010C: CD 1A 09 16 90 00 89 0E - 9A 00 FF 16 A4 01 FF 36 ...6
0000010D: 8E 8F 34 65 00 FF 34 - 84 0E E8 33 00 E8 DA ...6.S.F.P.
0000010E: 80 3E 8E 1E FB 01 E2 7C - 00 0E FF 16 A3 01 33 CD ...3
0000010F: 89 FB 89 2F 00 80 FC 03 - 04 89 D4 00 85 E2 FB 3D
00000110: 37 00 74 0A 8B 19 60 - 90 3A 2F 00 E8 00 E8 2E
00000111: 8C BA 4C BA 4E 02 CD 21 - B9 0E 00 90 BA 4E 00 E9 ...L.F...H.
00000112: 87 00 1E 88 00 33 CD 21 - 89 1E 74 00 8C 06 76 00 ...3.L.V.
00000113: 88 04 33 CD 21 89 1E 78 - 00 8C 0A 00 B4 05 33 ...L.S.5
00000114: CD 21 89 1E 7C 00 8C 0E - 7E 09 B8 04 33 CD 21 89 ...L.S.3.1
00000115: 80 80 0E 00 82 00 88 - 00 33 8C CA 8E DA BA 38 ...X
00000116: 01 CD 21 1F C3 1E 84 00 - 25 C3 1E 74 00 CD 21 1F ...K.S.1.F
00000117: 1E 88 04 25 C3 1E 78 00 - CD 21 1F 1E 88 05 25 C3 ...K.S.1.F
00000118: 16 7C 80 2D 21 1F 1E 88 - 04 25 C3 1E 88 00 CD 21 ...L.S.1
00000119: 1F C3 C7 0E 94 00 00 00 - CB C3 B4 40 B8 02 00 CD ...V
0000011A: 21 C3 B9 1E 00 90 BA 34 - 00 2E BE 1E FB 01 E2 E9 ...V
0000011B: FF 88 83 00 90 E8 29 FF - 00 0E C3 35 B8 EC E2 0A ...J...U.

Clibc 312, hex 280
00000200: 89 1E 9E 01 D1 E3 FF 97 - A4 81 A1 9E 01 FF 0E 9E
00000201: 01 8B CB 75 E8 FF 16 94 - 01 FF 16 96 01 FF 16 98 ...Y
00000202: 01 FF 76 04 E8 FA FE 59 - 5D C3 00 00 00 00 00 00 ...Y
00000203: 2E 8F 0E 2A 02 2E 8C 1E - 2C 02 FC BE 06 90 00 BE ...Y
00000204: 89 89 93 B4 26 AC 00 8C - C3 87 D3 93 8B 34 8A 00 ...2.6.8...D.
00000205: E3 C6 02 89 01 00 80 3E - 93 89 03 73 11 BE 0E 8C ...U...P.
00000206: 89 8E BE 17 73 C0 F2 - AE E7 76 80 17 73 83 EC ...D2...V.D.
00000207: 02 88 01 00 03 C3 03 C1 - 35 FE 97 8B FC 2B FE 72 ...Y...C.
00000208: 40 88 87 8C 03 1B 8C - D8 E2 C0 51 49 FA A4 32 ...Q.2
00000209: C0 AA BE D0 87 F2 87 D9 - B8 C3 8E D0 43 E8 19 00 ...Y
0000020A: FF 07 78 40 E8 15 08 77 - F9 3C 20 74 06 3C 02 74 ...8.8.3...L.4
0000020B: 04 3C 06 75 E8 32 C0 E8 - E4 08 74 07 44 AA 0A ...S...L.7
0000020C: 70 79 01 43 B6 E0 31 C0 - F9 E3 15 AC 49 2C 22 74 ...C.2...L.7
0000020D: 8F 04 22 3C 3C 75 07 80 - 3C 22 75 04 AC 49 03 76 ...C...L.1
0000020E: C3 E9 FE FE 29 03 CA 2E - BE 1E 2C 02 89 1E 84 00 ...Y
0000020F: 43 03 D8 8F F4 8B 8C 2B - E8 72 E6 8B E3 89 2E 86 ...C...
00000210: 88 E3 0E 89 76 88 E3 C3 - 02 34 AC 0A C0 E0 FA 74 ...6...
00000211: F0 33 C8 8F 46 08 28 FF - 74 2A 02 8B 0F 8A 00 51 ...3.F...Q
00000212: E8 47 01 5F 8B F0 08 C0 - 74 24 1E 1E 07 8E 1E 8C ...O...S
00000213: 00 33 FE FC F1 A4 1F 48 - F0 0E FF 36 8E 00 E2 29 ...3...6...
00000214: 81 83 CA 02 8B D8 87 A3 - 88 08 0B C0 75 03 E9 91 ...C...7...8.8
00000215: FE 33 2E 38 0F FF 8F 8F - 83 C3 02 84 E8 38 03 85 ...C...7...8.8
00000216: 75 84 89 07 C3 53 88 EC - 83 3E 9E 01 20 75 03 B8 ...C...7...8.8
00000217: 01 00 E8 13 88 46 04 E8 - 1E 9E 01 D1 E3 89 87 A5 ...F...
00000218: 01 FF 0E 01 33 C0 E8 - 00 5D 51 53 8E EC 34 37 ...2...L.U.V.W
00000219: 88 7E 04 8B 43 04 A3 E8 - 01 3B C7 73 08 C7 04 E8 ...2...L.U.V.W
0000021A: 01 89 8B E8 18 89 73 04 - 8E 1E E8 01 89 77 04 A1 ...F...
0000021B: 88 81 89 46 2F 2E 43 - C3 5B 8E EC 37 87 E8 ...D...L.U.V.W...
0000021C: 04 8B 46 2E 29 05 8B 35 - 83 87 8E 46 04 40 89 04 ...F.S.F.8
0000021D: 87 0C 02 A1 86 01 38 07 - 75 88 86 34 86 01 E8 08 ...6...
0000021E: 88 FE 03 7E 04 89 73 02 - E8 C8 05 04 08 E8 03 05 ...6...
0000021F: 38 3D C3 35 B8 EC 34 88 - 46 04 33 D3 23 FF 87 81 ...U.V.F.S.3...

Clibc 1024, hex 400
00000300: E2 88 00 52 50 E2 F4 00 - 39 39 8B 00 E3 FE FF 75 ...B...Y...
00000301: 04 31 8E 1B A1 B4 01 - B9 44 82 E8 46 04 78 ...3...D.F.8
00000302: 84 89 34 B4 01 A1 B4 01 - 05 04 00 E8 00 3E 3D C3 ...6...
00000303: 35 B8 EC 34 88 46 04 83 - D2 25 FF 91 E2 00 00 ...U.V.F.3...
00000304: 32 50 E2 87 88 29 78 68 - F0 E3 FE FF 75 04 33 8F ...R.P...Y...
00000305: 1E 13 89 34 EA 01 89 34 - E6 01 8B 46 04 40 89 04 ...6...S.F.8
00000306: 8B C8 34 8E 01 8E 01 8E - 3D C3 35 B8 EC 34 57 82 ...U.V.W...
00000307: 7E 04 88 9F 75 84 33 C8 - E8 3A 8B C7 05 08 00 25 ...3...Z...W
00000308: F0 FF 8B F0 E3 E8 A1 01 - 00 73 07 37 E8 A1 FF 38 ...L...M...Y
00000309: E8 8B 34 8E 01 8E C6 - 08 CB 74 21 8B 04 87 87 ...E...L...W...
0000030A: E8 C3 26 38 C2 72 09 37 - 54 88 00 FF 99 58 24 ...L...V.V...Y.S
0000030B: 8B 84 3B C7 72 0E 34 E8 - D1 FE 59 FF 04 B8 C6 03 ...L...V...Y
0000030C: 04 8B 10 88 74 86 38 18 - 84 82 01 73 CF 37 E8 22 ...L...V...W
0000030D: FF 99 8B 00 5F 5E 3D C3 - 35 B8 EC 34 46 04 8B D4 ...Y...U.V...F...
0000030E: 8A 8B 01 3B C3 72 07 - A3 9E 00 33 C0 E8 0B C7 ...L...U...
0000030F: 04 94 00 60 88 FF 7F - E8 09 5D C3 35 B8 EC 34 ...L...U...

```

```

0000300: 46 04 08 54 06 03 06 9E - 00 83 D2 08 8B C8 81 C1 F.V.....
0000310: 09 01 83 D2 08 08 D2 73 - 0A 38 CC 73 06 87 06 9E .....A.L.S.
0000320: 00 8B 00 00 00 00 00 00 - 00 8F FF FF 8B 00 5D C3 .....I
0000330: 55 08 8C FF 76 04 E8 9F - FF 59 E8 88 5D C3 55 88 U.w.,Y,I,U.
0000340: 8C 88 46 04 90 51 30 83 - 82 FF 88 E3 E8 00 5D C3 .F.RP.....I.
0000350: 55 08 8C FF 76 04 E8 9F - FF 59 E8 88 5D C3 55 88 U.....I.
0000360: 00 00 00 00 54 73 72 62 - 6F 3D 43 38 2D 20 43 6F ...Turbo-C.Ce
0000370: 78 79 72 6F 6F 68 74 20 - 28 63 29 50 71 59 38 38 pyright (c) 1988
0000380: 28 43 4F 73 6C 61 68 64 - 30 69 6E 74 6C 7E 0F 6E Borland Int. N
0000390: 75 6C 6C 28 78 6F 69 6E - 74 65 72 28 61 73 73 69 all pointer int
0000400: 47 68 63 65 6E 74 6D 6A - 68 69 76 69 64 63 28 65 pascal.Divide o
over_Absent() p
0000410: 72 72 6F 72 0D 6A 61 62 - 68 6F 73 6D 61 6C 20 70 program terminat
ob.....
0000420: 72 6F 67 72 61 61 20 74 - 65 72 6D 69 6E 61 74 69
0000430: 6F 68 6D 6A 68 6D 00 00 - 00 00 00 00 00 00 00
0000440: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00
0000450: 00 00 00 00 00 00 00 00 - 00 00 00 00 EC 01 EC 01
    
```

```

C88as 1.5M, bus 600
0000460: 8C 01 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000470: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000480: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000490: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000500: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000510: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000520: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000530: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000540: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000550: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000560: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000570: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000580: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000590: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000600: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000610: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000620: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000630: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000640: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000650: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000660: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000670: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000680: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000690: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000700: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000710: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000720: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000730: 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 .....
0000740: 00 00 00 00 00 00 00 00 - 00 00 00 00 .....
    
```

La parte subrayada muestra el código que realmente se necesita, todo lo que está de más se genera en el momento en que el compilador encadena el archivo objeto con las librerías de Turbo C para crear el archivo ejecutable. Como se ha mencionado, todo el código que aquí se muestra, trabajaría en una ROM colocada en una tarjeta madre de una PC compatible, por lo que el código que aparece, es el necesario para correr aplicaciones dentro de una PC utilizando las rutinas del DOS y del BIOS.

Esto representa un problema porque se tiene que modificar de alguna forma el código generado por el compilador, para poder crear aplicaciones que

funcionen en un sistema mínimo que utilice como microprocesador un 8088 y éste es el tema de la siguiente sección.

13.2 CREACION DE LIBRERIAS COMPATIBLES CON UN SISTEMA MINIMO

Cuando se instala la versión completa del Turbo C, se genera un árbol de directorios como el que se muestra:

C:\	Directorio Raíz
TC	Directorio de Turbo C
LIB	Librerías Objeto de Turbo C
INCLUDE	Archivos Definición de Funciones Turbo
SYS	Archivos Definición de Funciones Turbo
BGI	Librerías Manejo de Gráficos
EXA	Ejemplos

En el directorio TC se encuentran los programas ejecutables de Turbo C; como son el compilador TC.EXE, el ensamblador TASM.EXE, el generador de librerías TLIB.EXE, etc.

El directorio LIB contiene las librerías que proporciona Borland como utilerías del sistema, las cuales son funciones para mandar caracteres a pantalla, funciones para poder leer de teclado, funciones para poder mandar a la impresora, etc.

El directorio INCLUDE y SYS tiene la declaración de las funciones que se encuentran dentro de las librerías de Turbo C.

El directorio BGI tiene los manejadores de video para trabajar en modo gráfico y el directorio EXA tiene algunos ejemplos que el fabricante proporciona, además aquí se encuentra un archivo que es muy importante para efectuar la modificación del código generado por Turbo C, que es el archivo CO.ASM, posteriormente se hablará de este archivo.


Para comprender cómo modificar las librerías de Turbo C, es necesario conocer en forma básica el modo de operación del compilador. A continuación se describe de forma breve la manera de trabajar de Turbo C:

En el ambiente de Turbo C, es posible leer archivos que hayan sido creados por un editor de textos con formato ASCII estándar, así que los archivos fuente que se generen con el editor de Turbo C pueden ser leídos por cualquier editor de textos que acepte el código ASCII.

Se les llama archivos fuente a los archivos que tienen extensión .C y que tiene el código en lenguaje C. Cuando se tiene el código fuente completo, el siguiente paso es compilar el programa para crear el archivo ejecutable con la secuencia Alt-C-B (figura 13-1).

Lo primero que hace el compilador es verificar que el código no tenga errores de sintaxis, es decir, que no se haya omitido algún paréntesis o alguna coma y que el nombre de las funciones utilizadas sean las correctas.

Cuando se comprueba que el código es correcto, se insertan automáticamente las definiciones de funciones del directorio INCLUDE o SYS, según sea el caso y se crea el archivo objeto .OBJ, que es un paso intermedio entre el archivo fuente y el archivo ejecutable; este archivo tiene el código de nuestro programa en binario, pero no es posible utilizarlo a este nivel, porque el programa ROMLDR lee archivos ejecutables (.EXE) y además de que no están colocadas aún las direcciones correctas de los segmentos de código y pila.



CS.LIB, ambos archivos se encuentran dentro del directorio LIB, finalmente se obtiene el archivo ejecutable.

El directorio LIB tiene varios archivos OBJ así como varios archivos LIB, según el modelo de memoria que se utiliza al momento de compilar, se encadena con el tipo de archivo OBJ y LIB que le corresponda. En este caso se emplea el modelo de memoria Small (modelo pequeño de compilación de Turbo C) por lo que los archivos que se encadenarán serán COS.OBJ y CS.LIB.

El archivo COS.OBJ tiene el código de inicio del programa de aplicación y el archivo CS.LIB tiene las librerías de Turbo C que se invocan desde el programa fuente; así que lo que se necesita modificar son los archivos COS.OBJ y CS.LIB.

13.2.1 MODIFICACION DEL ARCHIVO COS.OBJ

Este archivo tiene el código de inicio de cualquier programa que se compila con cualquier modelo de memoria, así como la definición de procedimientos para trabajar bajo el sistema operativo. Dentro del directorio EXA se encuentra el archivo CO.ASM que es el archivo base para crear cualquier otro archivo COS.OBJ, está escrito en ensamblador y el código se puede ver en el apéndice D.

Del listado del apéndice D se puede observar la cantidad de código que Turbo C utiliza para el correcto funcionamiento de los programas de

aplicación bajo el ambiente de DOS, pero para crear una aplicación que trabaje en un sistema mínimo, no es necesario tanta definición de procedimientos ni variables, por lo que el código que se necesita para crear la aplicación para un sistema mínimo se muestra a continuación:

```

|-----|
| OCLASAS - CODIGO DE INICIALIZACION DEL SISTEMA MINIMO |
| PARA LA CREACION DE PROCEDIMIENTOS DE APLICACION |
| EN LENGUAJE C UTILIZANDO TURBO C 2.0 |
|-----|
| UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO |
| FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN |
|-----|
| MARIA DE LA CRUZ GARCIA CONTRERAS | LUCIA GARCIA BOTO |
|-----|

:Definición de constantes
MENTELA equ 128 ;Defino Tamaño Segmento Pila

:Definición de variables comunes
extra _wordcount ;Numero de la función principal en C

_TEXT SEGMENT BYTE PUBLIC CODE ;SEGMENTO DE CODIGO
ASSUME CS,TEXT,DS,DATA,SS,_STACK
CDS PROC FAR ;Inicio de procedimiento CDS
mov ax,0100h ;Coloca la dirección deseada
mov dx,ax ;en los registros DS y ES
mov ax,ax ;
mov ax,offset _STACK ;Inicio_pila ;Coloca el offset del fondo
mov dx,ax ;de la pila al segmento SS
mov ax,offset _STACK ;Inicio_pila ;Coloca el offset del tope
mov dx,ax ;de la pila al registro SP
call _main ;Invoca al programa en "C"
CDS ENDP ;Fin de procedimiento CDS
_TEXT ENDS ;Fin de segmento _TEXT

_DATA SEGMENT WORD PUBLIC DATA ;SEGMENTO DE DATOS
_DATA ENDS ;Fin de segmento _DATA

_BSS SEGMENT WORD PUBLIC BSS ;SEGMENTO _BSS DE TURBO C 2.0
_BSS ENDS ;Fin de segmento _BSS

_STACK SEGMENT STACK STACK ;SEGMENTO DE PILA
org 0000h ;Dimensión de la pila
;Inicio_pila label byte ;Fondo de la pila
db MENTELA dup (0) ;Crea el espacio de la pila
;Inicio_pila label byte ;Tope de la pila
_STACK ENDS ;Fin de segmento _STACK

END CDS ;Fin de Program

```

Se observa que se coloca un valor de 100H en el segmento de datos y en el segmento extra (DS y ES), este valor puede ser cualquier valor que se tenga

en la memoria RAM del sistema mínimo, también al segmento de pila y al apuntador de pila (SS y SP) se les coloca un valor que va de acuerdo a la dirección que se le asigne dentro de la RAM del sistema mínimo y por último se invoca al procedimiento principal del código en C llamado main.

Este programa en lenguaje ensamblador se compila usando el TASM.EXE como se muestra a continuación:

```
C:\> tasm /ml/la cos.asm
```

La opción /ml le dice al TASM que distinga las letras mayúsculas de las minúsculas porque el lenguaje C es un lenguaje que hace distinción de letras mayúscula y minúsculas, esto es con la finalidad de que cuando se encadene el archivo .OBJ con el COS.OBJ pueda reconocer a la función principal de C (main); la opción /la genera un listado que nos servirá para comprobar la generación del código correcto.

Una vez hecho esto, se genera el archivo COS.OBJ y el archivo COS.LST, hasta este punto ya se tiene el archivo COS.OBJ modificado y sólo nos falta obtener el archivo CS.LIB.

13.2.2 MODIFICACION DEL ARCHIVO CS.LIB

El archivo CS.LIB original tiene un tamaño de 104,894 bytes porque tiene todas las funciones de utilidad que ofrece Borland para trabajar bajo DOS. Todas estas funciones no son necesarias para el sistema mínimo, por lo que el archivo original CS.LIB se respalda para crear un nuevo archivo CS.LIB.

Para la creación del nuevo archivo se necesita tener el archivo COS.OBJ con la siguiente línea de comando:

```
C:\> tlib ca.lib +cos.obj
```

El programa TLIB.EXE crea una nueva librería de nombre CS.LIB y le agrega el archivo objeto COS.OBJ, quedando el nuevo archivo CS.LIB con un tamaño de 1024 bytes.

De esta forma, se han modificado las librerías de Turbo C para poder crear aplicaciones en el sistema mínimo.

EJEMPLO:

Se toma el mismo programa fuente del 8255.C

```
/* Programa en C para el 8255 */
#include <dos.h> /* Librería de Turbo C Versión 2.0 */

#define PTO_CTRL 0x03 /* Dirección del Registro de Control */
#define PTO_A 0x00 /* Dirección del Puerto A del 8255 */
#define PTO_B 0x01 /* Dirección del Puerto B del 8255 */
#define PTO_C 0x02 /* Dirección del Puerto C del 8255 */

main()
{
    outpwr(PTO_CTRL,0x90); /* Puerto A Entrada, Puerto B Salida en */
                          /* Modo 0; Puerto Alto y Bajo Puerto C */
                          /* Salida */
    outpwr(PTO_B ,0x01); /* Modo Pul 18 de 8255 a Nivel Alto */
}
```

Desde el ambiente integrado se compila este programa y se crea un archivo ejecutable, se corre el programa ROMLDR y se obtiene un archivo .BIN mucho menor que al creado con las librerías de Turbo C, el cual se muestra a continuación:

```

*****
      8255.asm
*****

```

```

Objet 0, hex 0
00000000: 88 00 01 8E D4 8E C3 8E - 00 08 8E D0 8E 00 09 8E .....
00000010: E0 8E 00 00 8E 8E 8A 8E - 8E 8E 8A 8E C3 00 .....

```

Este código es el que se necesita y se puede cargar a una ROM.

En comparación con el archivo generado con las librerías de Turbo C, este ejecutable tiene un tamaño de 3,159 bytes y el archivo .BIN un tamaño de 30 bytes.

Para comprobar que es el código correcto y para ver que significa los valores hexadecimales antes y después del código se hace el siguiente procedimiento:

Se genera ahora el código en ensamblador de el programa 8255.C con la línea siguiente:

```
C:\> tcc -s 8255.c
```

Esta línea de comando crea el archivo en ensamblador del archivo fuente 8255.c que es el archivo 8255.ASM; se genera ahora un listado completo del archivo 8255.ASM con la línea siguiente:

```
C:\> tasm /a 8255.asm
```

Se obtiene un listado que nos facilita la identificación del código creado por el compilador con el código del archivo .BIN.:

```

8259.ASM
1
2
3
4
5
6          0000          .TEXT segment byte public 'CODE'
7          DORCLUP group _DATA, D68
8          segment eq _TEXT, @DORCLUP, @DORCLUP
9
10         .TEXT       eq
11         _DATA      eq
12         segment word public 'DATA'
13         db        label byte
14         db        label word
15         _DATA      eq
16         .BSS      segment word public 'BSS'
17         db        label byte
18         db        label word
19         .padding   C E95C70C31E048E325552E63
20         .padding   C
ER00101D1113433A3C34433C404E434C35444535C446F731E68
19         .BSS      eq
20         .TEXT      segment byte public 'CODE'
21         .padding   L 9
22         .main     proc
23         .padding   L 11
24         mov       ax, 144
25         mov       3, ax
26         .padding   L 14
27         mov       ax, 1
28         mov       1, ax
29         .@B1:
30         .padding   L 15
31         .main     endp
32         .TEXT      -TEXT
33         .padding   C E9
34         .DATA      segment word public 'DATA'
35         db        label byte
36         _DATA      eq
37         .TEXT      segment byte public 'CODE'
38         .TEXT      -TEXT
39         .padding   eq
40         public    _main
41         end

```

Symbol Table	Type	Value
Symbol Name	Test	"06/03/95"
??DATE	Test	"8259 "
??FILENAME	Test	"1403:15"
??TIME		
??VERSION	Number 0205	
@B1	Near	._TEXT:0006
@CPU	Test	0101H
@CLURSEG	Test	._TEXT
@FILENAME	Test	E133
@WORDRIZE	Test	3
db	Byte	._BSS:0000
dbw	Word	._BSS:0000
dw	Byte	._DATA:0000
dw	Word	._DATA:0000
dw	Byte	._DATA:0000
dw	Word	._TEXT:0000

Groups & Segments

Bit Size Align Code/has Class


```

32
33 0000          _DATA SEGMENT WORD PUBLIC 'DATA'          ;SEGMEN TO DE DATOS
34 0000          _DATA ENDS                                ;Fin de segmento _DATA
35
36
37 0000          _BSS SEGMENT WORD PUBLIC 'BSS'           ;SEGMEN TO _BSS TURBO C 2.0
38 0000          _BSS ENDS                                 ;Fin de segmento _BSS
39
40
41 0000          _STACK SEGMENT STACK 'STACK'            ;SEGMEN TO DE PILA
42                                org 0000               ;Direccion de la pila
43                                _fondo_pila label byte ;Fondo de la pila
44 0000 0100*(00)        ds MINPILA*2 dup (0)           ;Crea el espacio de la pila
45                                _topo_pila label byte  ;Tope de la pila
46 0000          _STACK ENDS                              ;Fin de segmento _STACK
47
48                                END C05                ;Fin de Programa

```

```

Symbol Table
Symbol Name      Type      Value
?TDATE          Text      "06/03/95"
?TELENAME       Text      "c05"
?TTIME         Text      "14:03:18"
?VERSION        Number 0205
@CPU           Text      0101H
@CLIBREQ       Text      _STACK
@TELENAME      Text      C05
@WORDSIZE      Text      3
COS            Far      TEXT:0000
MINPILA        Number 0000
_FONDO_PILA    Byte      _STACK:0000
_MAIN         Near     --- EAX
_TOPO_PILA     Byte      _STACK:0908


```

```

Group & Segment      Bit Size Align  Combine Class
_BSS                 16 0000 Word      Public BSS
_DATA                16 0000 Word      Public DATA
_STACK               16 0000 Para    Stack STACK
_TEXT                16 0014 Byte     Public CODE

```

De la línea 21 a la línea 27 se observa el código generado para cargar con los valores correctos a los segmentos de datos, pila y extra, así como al apuntador de pila (DS, SP, ES y BP respectivamente). La línea 28 muestra el llamado de la función "main" del programa fuente en C, de esta forma, el código que se genera corresponde al código que se encuentra en el archivo .BIN y por lo tanto, es posible crear código "romeable" desde el compilador de Turbo C.



INTEGRACION DE HARDWARE Y SOFTWARE

CAPITULO 14

INTEGRACION HARDWARE - SOFTWARE

14.1 INTRODUCCION

En este capítulo se menciona como primer punto la sincronización del sistema. Como ya se ha mencionado, la operación del sistema está basada en señales de reloj que sincronizan la operación de todo el sistema.

Como segundo punto se muestran los programas de prueba y las señales más importantes que participan en la operación del sistema en sus diferentes etapas.

14.2 TEMPORIZACION EN GENERAL

Antes de programar y arrancar el sistema es necesario entender la temporización del sistema, ya que la operación del sistema se rige por la señal de reloj que sincroniza a todo el sistema para la correcta ejecución de los programas.

14.2A Temporización de los buses

La señal de reloj es el latido del sistema y el encargado de dar la pauta en la sincronización de las funciones.

El reloj divide el ciclo base en varios estados T. En el primer estado T1, los 20 bits del bus de direcciones A0 - A19 están presentes, validados según la señal ALE. En el segundo estado T2, el bus pone el control de ciclo de máquina sobre los bits A16 y A19, que se convierten en S3 - S6. Las direcciones son reemplazadas sobre A0 - A15. En el tercer estado T3, los datos los datos muestreados en lectura o validados en escritura, en el estado T4 permite al bus prepararse para el siguiente ciclo de máquina (ver figura 14-1).




DIAGRAMA DE TIEMPO DE DIRECCIONES Y ALE.

FIGURA 14-1

Si la memoria seleccionada no ha sido lo suficientemente rápida como para responder al final de T3, la señal READY debe ser invalidada al principio de T3, lo que obliga al procesador a insertar estados T3 denominados TWait (que son idénticos a T3). Si la señal READY es válida durante un TW el procesador termina el ciclo por un estado T4. Esta descripción de los estados es especialmente simple y repetitiva. El Microprocesador intercambia datos con la memoria y los periféricos, independientemente de la ejecución de las instrucciones. Esto es una consecuencia de la arquitectura interna del procesador: las unidades de control del bus y las de ejecución están separadas.




FIGURA 14-2

14.2B Temperización básica de los buses

Los tres canales -dirección, datos y control funcionan como sigue: si los datos son escritos a memoria ver figura 14-3, las salidas del

microprocesador del direccionamiento de memoria en el bus de direcciones, saca los datos para ser escritos dentro de la memoria en el bus de datos y edita una escritura (WR) para la memoria y IO/M es igual a 0. Si los datos son leídos desde memoria (ver figura 14-4) las salidas del microprocesador del direccionamiento en el bus de direcciones, edita una señal de memoria (RD) y acepta datos vía bus de datos.




FIGURA 14-3




FIGURA 14-4

El 8088 utiliza la memoria e E/S en periodos de tiempo llamados ciclos de bus, el cual es igual a 4 periodos del sistema de reloj (estados T). El reloj del sistema opera a 4.77 MHz (frecuencia con el cual opera el sistema) entonces un ciclo de reloj es completado en 763.2 nseg. Esto significa que el microprocesador lee o escribe datos, memoria e E/S en un rango de 1.3 X10⁶ de veces por segundo.

T1 Durante el primer periodo de reloj en un ciclo de bus el cual es llamado T1, suceden varias cosas: El direccionamiento de las localidades de memoria o E/S es enviada vía bus de direcciones y las conexiones bus de datos/direcciones. El bus de datos/direcciones es multiplexado y a veces contiene información memoria-dirección y otras veces datos. Además la salida durante T1 son las señales de control: ALE, DT/R e IO/M. La IO/M indica ya sea que el bus de direcciones contiene una dirección de memoria o un número de E/S.

T2 Durante T2 el microprocesador edita la señal RD o WR, DEN y en caso de escritura, el dato a ser escrito. Esos eventos provoca al dispositivo de E/S a ejecutar escritura/lectura. La señal DEN turna en los buffers del bus de datos, si ellos se presentan en el sistema, tanto que la memoria E/S puede recibir datos para ser escritos o el microprocesador puede aceptar la lectura de datos desde la memoria o una operación de lectura E/S. Si esto sucede para escribir ciclo del bus, entonces los datos son enviados fuera de la memoria o a través del bus de datos.

READY es mostrado al final de T2 como se muestra en la figura 14-5. Si READY es bajo en este tiempo T3, comienza un estado de espera (Tw).

T3 Este período de reloj provee para llevar el tiempo de memoria al acceso de datos. Si el ciclo de bus. Esto es también el tiempo cuando el microprocesador muestra las conexiones del bus de datos para datos, esos son leídos desde la memoria o E/S. En suma a este punto, el flanco del filo de la señal WR transfiere datos de la memoria o E/S el cual activa y escribe cuando la señal WR regresa a un nivel 1 lógico.

14.2C Temporización de Lectura

La figura 14-5 también muestra el tiempo de lectura para el microprocesador. El diagrama de tiempo permite identificar a todos los eventos principales escritos para cada estado T.

El concepto más importante en el diagrama de lectura es la cantidad de tiempo permitido a la memoria o E/S para lectura de datos. La memoria es seleccionada por el tiempo de acceso la cual es una cantidad de tiempo fijo que el microprocesador le permite en acceder datos para la operación de lectura. Por lo tanto es de suma importancia que la memoria que se elija cumpla con las limitaciones del sistema.

Los diagramas de tiempo, no siempre, proporcionan directamente a los tiempos de memoria de hecho es necesario combinar varios tiempos para llegar a un tiempo de acceso.

El tiempo de acceso de memoria comienza cuando aparece la dirección en el bus de dirección de memoria y continua hasta que el microprocesador muestrea los datos de memoria T3. Transcurren los tres estados T entre estos tiempos, pero no con exactitud.

La dirección no aparece hasta el tiempo T_{clav} a 100 nseg. para el presente caso (reloj a 5MHz.) después del inicio de T1. Esto significa que el tiempo T_{clav} debe ser sustraído de 3 estados de reloj 600nseg. que separan la aparición de la dirección de T1 y el muestreo de datos T3. Algún otro tiempo debe ser sustraído de T3. El tiempo de acceso a memoria es de este modo 3 estados de reloj menos la suma T_{clav} - T_{dvcl}. Porque T_{dvcl} es de 30 nseg. con un reloj de 5MHz. el tiempo de acceso de memoria es de solo 400 nseg. (tiempo de acceso = 600nseg - 110 nseg - 30 nseg).

Actualmente, los dispositivos de memoria seleccionados para conectarlos a los 8088, que trabajan a 5MHz, deben estar disponibles para acceder datos a menos de 460 nseg, debido a tiempo de retardo introducido por los decodificadores de dirección y buffers en el sistema. Cuando menos un margen de 30-40 nseg para la operación correcta del 8088.

14.2D Tiempo de Escritura

Las diferencias principales entre la temporización para lectura y para escritura son mínimas. La señal RD se cambia por WR, el bus de datos contiene información para la memoria en vez de información de la memoria y DT/R es un en vez de un 0 lógico durante todo el ciclo de bus.

14.3 PRUEBAS DE INTEGRACION HARDWARE Y SOFTWARE

En esta sección se muestra la operación del sistema, que es el trabajo del hardware en conjunción con el software, mostrando los programas y las señales más importantes que participan.

Las señales se observaron a través de un osciloscopio y de un analizador de estados lógicos. Estos dos equipos son herramientas muy importantes en la electrónica en los cuales se puede observar y verificar el funcionamiento del sistema.

Para la construcción del sistema se utilizó una técnica de alambrado llamada WIRE WRAP, esta técnica es muy versátil y provee de una buena firmeza para las conexiones. Se necesitó una tarjeta con una matriz de orificios tipo estándar, un alambrador, cable y bases para circuitos integrados, todo esto fabricado especialmente para trabajar con esta técnica.

Los programas de prueba fueron grabados a través de un grabador de memorias EPROM conectado a una computadora con el software correspondiente. El paquete de software es el EPROM. Este grabador es un equipo que consta de una tarjeta electrónica que tiene un conector para 2 tamaños diferentes de memorias de 24 y 28 terminales. A través del software "EPROM" se indica el nivel de voltaje a programar la memoria EPROM y especificando el programa que se desea grabar.

Nuevamente se dividió en etapas para realizar las pruebas de integración, estas etapas son:

- ❑ Circuito de reloj
- ❑ Unidad de Memoria
- ❑ Puertos de Entrada/Salida
- ❑ Display
- ❑ Teclado

14.3.1 CIRCUITO DE RELOJ

A través del osciloscopio se observaron las siguientes señales del C.I. 8284

- CLK
- PCLK
- READY

Otra señal generada en el circuito de reloj es la señal RESET (Pin #11, 8284). Esta señal se encuentra en bajo al oprimir el botón de reset ejecuta en alto la señal de reset para luego regresar a bajo.

14.3.2 CIRCUITO DE PRUEBA PARA EL BANCO DE MEMORIA

Al sistema se anexó un circuito de prueba que graba los datos enviados desde la unidad de memoria. Se conectó un 74LS373 a las terminales de datos de las memorias SRAM y EPROM y a cada terminal de salida (Q's) de este 74LS373 se conecta un LED. Los cátodos de estos LED's se conectan a un bus común y a una resistencia de $1k\Omega$ a tierra.

Este latch es controlado directamente por el 8088 agrando dos inversores en la línea IO/M. La razón de agregar estos dos inversores es el tiempo, es decir, el latch se activa antes que el resto del circuito, ya que las líneas de control para las memorias consumen más tiempo y estas compuertas son utilizadas para sincronizar los latches con el resto del circuito.

Para hacer esta prueba se grabó en memoria un sencillo programa en el que encenderá el led #0 del 373.

El procedimiento es el siguiente: El 8088 busca la primera instrucción en la dirección FFF0h cuando se enciende o reinicializa. Una vez que la 2716 es activa habilita cualquier dirección 8000h en adelante, recordando que la

memoria tiene un tamaño de 7F0h buscará esta dirección en la memoria ROM.

El programa es el siguiente:

Programa #1.

```

                ORG    7F0h
START: MOV     AL,90h
                OUT    13h,AL
                MOV    AL,01h
                OUT    01h,AL
                ENDS
                END    START
    
```

El programa en código de máquina en la memoria EPROM es el siguiente:

```

00000  00 00 00 00 00 00 00 00 -00 00 00 00 00 00 00
00010  00 00 00 00 00 00 00 00 -00 00 00 00 00 00 00
- - - - - - - - - - - - - - - - - - - - - -
007D0  00 00 00 00 00 00 00 00 -00 00 00 00 00 00 00
007E0  00 00 00 00 00 00 00 00 -00 00 00 00 00 00 00
007F0  B0 01 E6 10 EB FC 00 00 -00 00 00 00 00 00 00
    
```

Al arrancar el sistema obtenemos las siguientes señales:

- SRAM (S)
- ROM (CS)
- 373'S (LE)
- ALE (80BB)




FIGURA 14-6

14.3.2 PROGRAMA DE PRUEBA PARA EL PPI

Otra sección del sistema que se programa para verificar su funcionamiento es el PPI.

En las terminales del puerto B del 8255 se conectaron 8 LED's, como se muestra en la figura 14-7. (Ver Apéndice B)




FIGURA 14-7

El programa de prueba para el circuito del del PPI consiste en que el PPI encienda el led 0 conectado en el puerto B es el siguiente:

Programa #2.

```

/* Programa en 'C' para el 8255 */
#include <dos.h>                /* Libreria de Turbo C Version 2.0 */
#define PTO_CTRL 0x03          /* Direccion del Registro de Control */
#define PTO_A 0x00            /* Direccion del Puerto A del 8255 */
#define PTO_B 0x01           /* Direccion del Puerto B del 8255 */
#define PTO_C 0x02           /* Direccion del Puerto C del 8255 */

main()
{
    outports(PTO_CTRL,0x90); /* Puerto A Entrada, Puerto B Salida en*/
                          /* Modo 0; Parte Alta y Baja Puerto C*/
                          /* Salida */
    outports(PTO_B ,0x01); /* Manda Pin 18 de 8255 a Nivel Alto*/
}
    
```

Código de máquina del programa

```

0000 B0 90 E6 03 EB 15 90 C7      06 00 01 FF 3F FF 0E 00
0010 01 E6 01 83 3E 00 01 00      75 F3 C3 B1 02 B0 01 E8
0020 E5 FF F6 F1 E8 E0 FF 3C      80 75 F7 F6 F1 E8 D7 FF
0030 3C 02 75 F7 EB E7 00 00      00 00 00 00 00 00 00 00
0040 00 00 00 00 00 00 00 00      00 00 00 00 00 00 00 00
- - - - - - - - - - - - - -
007D0 00 00 00 00 00 00 00 00      00 00 00 00 00 00 00 00
007ED 00 00 00 00 00 00 00 00      00 00 00 00 00 00 00 00
007F0 E9 0D F8 00 00 00 00 00      00 00 00 00 00 00 00 00

```

14.3.3 PROGRAMA DE PRUEBA DE LA INTERFACE DEL DISPLAY

En este programa se establecen como primer punto las palabras de control para la operación del 8279.

Este programa envía información hacia los displays, en los cuales se despliega la letra "A", activando las salidas del 74LS244 que corresponden a los segmentos de los displays, así como las salidas del 74LS138 para activar los habilitadores de los displays.

Programa #3.

```

/* Programa para verificar el display */

#include <dos.h>
#define FTO_DIR 0x0000
#define FTO_DAT 0x0000

#define MODO 0x00 /* Modo para entrada izquierda 2-key lockout */
/* velocidad 2000 */

#define CLK 0x38 /* Divisor entre 24 */
#define CLEAR 0xC0 /* Barra Display */
#define WDRAI 0x90 /* Write Display SRAM Auto-incremento, 1era Localidad */

```

```

main()
{
    /* Inicialización del Display */
    outpwrch( PTO_DIR, BCRD ); /* Programa el modo */
    outpwrch( PTO_DIR, CLK ); /* Programa al divisor */
    outpwrch( PTO_DIR, CLEAR ); /* Borra display a ceros */

    /* Manda caracteres al display */
    outpwrch( PTO_DIR, WDRAI ); /* Selecciona modo de escritura */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código de la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
    outpwrch( PTO_DAT, 0x6F ); /* Manda código del la "A" al 8279 */
}
    
```

Código de máquina del programa

00800	B8 00 00 8E D8 8E C0 B8	00 06 8E D0 B8 00 07 8B
00810	B8 8E 00 00 B0 00 E6 07	B8 8E E6 07 B0 90 E6 07
00820	B0 6F E6 06 B0 6F E6 06	B0 6F E6 06 B0 6F E6 06
00830	B0 6F E6 06 B0 6F E6 06	B0 6F E6 06 C3 00 00 00
00840	00 00 00 00 00 00 00 00	00 00 00 00 00 00 00 00
-	- - - - -	- - - - -
007D0	00 00 00 00 00 00 00 00	00 00 00 00 00 00 00 00
007E0	00 00 00 00 00 00 00 00	00 00 00 00 00 00 00 00
007F0	E9 0D F8 00 00 00 00 00	00 00 00 00 00 00 00 00

Señales obtenidas:

- Habilitación del 8279 (CS)
- Salidas OAO - OA3
- Salidas OBO - OB3

14.3.5 PROGRAMA DE PRUEBA PARA LA INTERFACE DEL TECLADO

Este programa al igual que el programa anterior, se especifican las palabras de control para el teclado. En esta prueba también participa el display que nos sirve para verificar el funcionamiento del teclado.

Al detectar que una tecla ha sido presionada envía un mensaje que es recibido por los displays.

Programa #4.

```

/* Programa para verificar el display y el teclado*/

#include <dos.h>

#define PTO_DBR 0x0007
#define PTO_DAT 0x0006

#define MOD0 0x00 /* Modo para entrada izquierda 2-key layout */
/* velocidad scan */
#define CLK 0x38 /* Divisor entre 24 */
#define CLEAR 0x0C /* Borra Display */
#define WDRAI 0x90 /* Write Display SRAM Auto-Incremento, 1era localidad */
#define RFR 0x60 /* Read Fifo SRAM */

#define CHECA 0x01 /* Mascara para verificar caracteres leidos */
#define NODATO 0x00 /* No hay caracteres leidos */

main()
{
    unsigned char dato_leido=0;

    /* Inicializacion del Display */
    outputb( PTO_DBR, MOD0 ); /* Programa el modo */
    outputb( PTO_DBR, CLK ); /* Programa el divisor */
    outputb( PTO_DBR, CLEAR ); /* Borra display a ceros */
    outputb( PTO_DBR, WDRAI ); /* Selecciona modo de escritura */
    outputb( PTO_DAT, 0x6D ); /* Manda codigo leido al display */
    outputb( PTO_DAT, 0x7B ); /* Manda codigo leido al display */
    outputb( PTO_DAT, 0x70 ); /* Manda codigo leido al display */
    outputb( PTO_DAT, 0x6F ); /* Manda codigo leido al display */
}

```

```

while(1) {
  /* Pregunta por teclas presionadas y en caso de no encontrarlas */
  /* espera hasta que sea presionada alguna tecla */
  do {
    dato_leido = inportb( PTO_DIR );
  } while( (dato_leido & CHECA) == NODATO );

  /* Lee caracter del teclado */
  outportb( PTO_DIR, RFR ); /* Código de lectura de FIFO SRAM */
  dato_leido = inportb( PTO_DAT ); /* Lee de la SRAM */

  /* Manda caracteres al display */
  outportb( PTO_DIR, WDRAJ ); /* Selecciona modo de escritura */

  outportb( PTO_DAT, 0x7C ); /* Manda código leído al display */
  outportb( PTO_DAT, 0x76 ); /* Manda código leído al display */
  outportb( PTO_DAT, 0x5E ); /* Manda código leído al display */
  outportb( PTO_DAT, 0x38 ); /* Manda código leído al display */
} /* Fin del While infinito */

```

Código de máquina del programa

```

00000 88 00 00 8E D8 8E C0 B8      00 06 8E D0 B8 00 07 8B
00010 E0 E8 00 00 55 8B EC 83      EC 02 C6 46 FF 00 B0 00
00020 E6 07 B0 38 E6 07 B0 C0      E6 07 B0 90 E6 07 B0 6D
00030 E6 06 B0 7B E6 06 B0 70      E6 06 B0 6F E6 06 B0 28
00040 E4 07 B8 46 FF F6 46 FF      01 74 F3 B0 40 E6 07 E4
00050 06 B8 46 FF B0 80 E6 07      B0 7C E6 06 B0 76 E6 06
00060 B0 3E E6 06 B0 38 E6 06      EB D6 B3 E5 5D C3 00 00
00070 00 00 00 00 00 00 00      00 00 00 00 00 00 00
- - - - - - - - - -
007D0 00 00 00 00 00 00 00      00 00 00 00 00 00 00
007E0 00 00 00 00 00 00 00      00 00 00 00 00 00 00
007F0 E9 00 F8 00 00 00 00      00 00 00 00 00 00 00

```

Obteniendo las siguientes señales de operación:

- Salidas Y0 - Y5 del 74LS138
- Entradas RLO- RL3 del 8279

15.1 INTRODUCCION

En este capítulo se describirá el sistema mínimo, los principales aspectos de operación, identificación de partes, conexiones necesarias para arrancarlo así como programas de autoprueba; proporcionando de esta manera las herramientas para el mejor aprovechamiento del sistema.

15.2 CARACTERISTICAS

Cuando a un microprocesador 8088 se le asocian varios circuitos, como es el generador de reloj, latches de direcciones y de datos, es posible generar las señales del bus de direcciones, datos y control que son necesarias para tener un sistema mínimo del 8088; si además a este sistema se le integran memorias de tipo ROM y RAM, el sistema es capaz de poder correr los programas que se tengan almacenados en la ROM; si se quieren leer señales o que se genere señales, se colocan puertos de entrada o de salida.

Este sistema por lo tanto cuenta con:

- 1.- Generación de la señal de reloj. Es la circuitería encargada de proporcionar las señales de sincronización que necesita el microprocesador.

2.- **Bus de Datos y Bus de Direcciones.** El microprocesador 8088 tiene un bus de datos y direcciones multiplexado, es decir, que los dos tipos de buses comparten los mismos pines en el microprocesador, por esa razón, es necesario separar los dos tipos de buses. El bus de direcciones que nos sirve para poder tener acceso a cualquier dirección dentro del espacio de memoria del microprocesador. El bus de datos es el encargado de efectuar la transferencia de información entre el microprocesador y las memorias o con los dispositivos de entrada o salida.

3.- **Bus de Control.** Las señales provenientes del microprocesador que no son de datos o de direcciones son de control y son las que le pueden decir a la memoria que proporcione un dato al bus de datos o que lea un dato del mismo bus.

4.- **Memoria ROM.** Memoria donde se tienen almacenados los programas de aplicación del sistema de manera permanente.

5.- **Memoria RAM.** Memoria volátil donde se almacena código y valores de manera temporal.

6.- **Puertos de Entrada/Salida.** Las señales que se lean desde afuera del sistema podrán leerse de manera digital por el puerto de entrada y las señales que se generen hacia afuera, se escribirán en el puerto de salida de manera digital.

7.- Diodos Indicadores de Luz. Están conectados a la salida del puerto A del circuito de interfaz paralelo y su función es la de mostrar las señales que se envían por el puerto.

8.- Desplegados de 7 segmentos.

9.- El teclado tipo mecánico proporciona 24 caracteres diferentes.

El programador deberá previamente codificar su programa en hexadecimal y por medio del teclado podrá introducirlo al sistema mínimo en una forma ordenada y sin errores, en el caso que suceda un error se deberá reiniciar. De esta manera los programas podrán correr en RAM para leer o generar señales.

15.3 IDENTIFICACION DE PARTES

Los elementos principales del sistema se muestran en la FIGURA 15-1.




FIGURA 15-1. Diagrama del Circuito Mínimo

Sección A. En esta parte del circuito se localiza la lógica del generador de señal de reloj, en la cual se encuentra junto con el chip generador de pulsos 8284 de Intel un cristal oscilador externo y su circuitería adicional.

El pulso de reloj que sale del pin 8 del 8284 se alimenta directamente al microprocesador, estos pulsos determinan la velocidad de funcionamiento del sistema.

Sección B. Se localiza la lógica de bus de direcciones y de datos, esta sección consta de buffers, latches así como compuertas lógicas. Estos elementos resultan necesarios dado que las señales de los procesadores pueden no ser potentes para controlar el sistema o no corresponden directamente a las señales requeridas por el resto del sistema. Estos elementos se conectan a las memorias RAM y ROM.

Sección C. Memoria RAM, como ya se sabe su misión es almacenar datos y programas, se puede leer y escribir durante el funcionamiento del sistema.

Sección D. Memoria ROM, la información se almacena en la ROM por medio de la programación o reprogramación fundamentalmente en forma temporal.

Controladores de Dispositivos:

Sección E. Se tiene el Controlador Programable Paralelo de Interfaz 8255 (PPIC: Programmable Peripheral Interface), el cual sirve de ayuda en la conexión al sistema de dispositivos que envían bytes enteros, lo cual es útil

para aplicaciones que utilicen dispositivos que requieran transmisiones a gran velocidad pero no muy alejados del sistema. Conectados a un puerto del 8255 se encuentran una sección de led's el cual sirve principalmente para verificación del funcionamiento de este controlador.

Sección F. Corresponde al Controlador Programable de Teclado/Display de Interfaz 8279 (PKDI: Programmable Keyboard/Display Interface). El 8279 es una interfaz programable para teclado y display, puede manejar hasta un teclado de 64 teclas y hasta 16 displays. La sección de manejo de teclado tiene integrado circuitería para manejar un buffer que puede almacenar hasta 8 caracteres antes de que el microprocesador los reciba, este buffer es de tipo FIFO. La sección de display puede manejar hasta 16 desplegados numéricos con una RAM de 16X8 que almacena el código de los patrones que se despliegan.

Sección G. Se han colocado en esta sección un teclado tipo calculadora de 24 teclas y 7 desplegados de 7 segmentos, respectivamente. Para este sistema las teclas se clasifican en numéricas y de control, siendo las numéricas las siguientes:

0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F.

Como teclas de control se designan las siguientes funciones:

- Entrar
- Salir
- Borrar

- Correr
- Editar
- Avanzar (+)
- Retroceder (-)

La distribución de las teclas se muestra en la siguiente FIGURA 15-2:




FIGURA 15-2. Distribución de teclas

La última sección (K) corresponde a las terminales de alimentación del sistema, se muestra un diagrama de conexión, figura 15-3:




FIGURA 15-3. Sección de alimentación

15.4 ¿QUE EQUIPO SE REQUIERE PARA UTILIZAR EL SISTEMA MINIMO?

El usuario sólo necesita una fuente de corriente directa que proporcione 5 VCD., y conectar a la sección H del circuito.

Es importante mencionar que el circuito no cuenta con un dispositivo de protección en caso de conectar la alimentación en forma invertida, por lo tanto antes de conectar verifique la polarización de la fuente de poder que alimentará al sistema.

15.5 INICIO DEL PROGRAMA MONITOR

Una vez alimentado el circuito, éste comenzará el arranque de un programa de inicio llamado programa Monitor, por medio de este programa se podrá introducir el código hexadecimal de los programas de usuario además de poder ejecutar una rutina de autoprueba.

El programa Monitor es como un pequeño sistema operativo que se encarga de leer los datos del teclado para colocarlos en la memoria para su ejecución.

15.5.1 RUTINAS DE AUTOPRUEBA

El arranque del programa Monitor sigue la siguiente secuencia:

El sistema ejecutará una rutina de autoprueba a las siguientes secciones:

- Memorias
- PPI
- Visualización

En la rutina de Memorias se desplegará mediante los led's correspondientes el número 0A (hex), en seguida enviará al PPI un corrimiento de led's de izquierda a derecha y de derecha a izquierda, posteriormente se observará en los desplegados la frase "HOLA COMO ESTAS", para comprobar la sección de visualización.

15.5.2 OPERACION

Cuando el sistema despliega el mensaje "HOLA COMO ESTAS" quiere decir que está listo para la sesión de captura de programa.

Para poder introducir un programa, el usuario debe tener, ya; precodificado su programa en hexadecimal y debidamente estructurado, con la secuencia de programa adecuado, de lo contrario este no funcionará y se tendrá que ejecutar un RESET al sistema. Los datos del programa se introducirán byte por byte en direcciones consecutivas de memoria.

Se puede crear el código en hexadecimal con ayuda del lenguaje C, para hacer esto, se compila el programa que se necesite con las librerías modificadas, después se corre el programa ROMLDR para generar el archivo *.BIN y por último se corre el programa HEX2ASC para crear un archivo con

extensión *.TXT, en este archivo se tiene en forma secuencial el código en hexadecimal para ser introducido en el sistema.

A) INICIO

Para dar inicio se presiona la tecla **EDITAR**, con esta instrucción el sistema advierte un inicio de programa.

Con las teclas de **AVANZAR** Y **RETROCEDER** puedo regresar a modificar un sólo byte a la vez, para la verificación de captura antes de ejecutar el programa.

Para modificar se utiliza la tecla **BORRAR**, esta funciona únicamente para un sólo byte, pero no elimina el byte sino que lo sustituye por otro.

Para dar por terminado un byte dar la tecla **ENTRAR**.

Al terminar de capturar el programa se presiona inmediatamente la tecla **CORRER**.

B) REINICIALIZACION

Si se desea dar por terminada la ejecución del programa se presiona el botón de **RESET** del sistema y se reinician los pasos de captura de programa.

C) EJECUCION DE PROGRAMAS

Como se ha mencionado ésta se dará inmediatamente después de capturar el programa al presionar la tecla CORRER. Si el programa no ha sido introducido debidamente y se presiona esta tecla el programa no dará los resultados deseados y el sistema deberá ser reseteado.

15.6 LISTADO DEL PROGRAMA MONITOR :

/* Programa Monitor */

Modulo <dir>			/* Libreria Este es de C */
Modulo	DATA_8279	0x06	/* Dir. Registro de Datos del 8279 */
Modulo	CTRL_8279	0x07	/* Dir. Registro Control del 8279 */
Modulo	SEDATOR	1	/* Indica que hay caracteres a leer */
Modulo	NOEDATOR	0	/* Indica que no hay caracteres */
Modulo	ENTEAR	0x10	/* Código asignado para las teclas */
Modulo	BAJER	0x11	/* de función del teclado */
Modulo	EDTAR	0x12	
Modulo	CORRER	0x13	
Modulo	BOBBAR	0x14	
Modulo	AVANZA	0x15	
Modulo	RETROCEDE	0x16	
Modulo	FIN	0xAA	/* Indica fin de cadena */

/* Definiciones para el 8279 */

Modulo	MOD_8279	0x00	/* Modo para entrada impresa 2-byt Inicial */
Modulo	CLR_8279	0x00	/* Dirección para 24 */
Modulo	CLR_8279	0x00	/* Dirección para 24 */
Modulo	WBA_8279	0x00	/* Write Display Bus Auto-Increment, Low Locality */
Modulo	RFR_8279	0x00	/* Read Prio Ram */

/* Código de los caracteres del teclado */

- /* 1. S. S. A. B. C. */
- /* 2. S. S. D. E. F. */
- /* 7. S. S. ENT. RETURN, ESC. */
- /* 8. S. S. DEL. EXIT. */
- /* 0x00, 0x01, 0x02, 0x03, 0x04, 0x05, */
- /* 0x06, 0x07, 0x0A, 0x0B, 0x0C, 0x0D, */
- /* 0x10, 0x11, 0x12, 0x13, 0x14, 0x15, */
- /* 0x16, 0x19, 0x1A, 0x1B, 0x1C, 0x1D, */

/* Código de caracteres a desplegar por el Display de 7 segmentos */

- /* 0. S. A. B. C. D. E. F. */
- /* 0. S. A. B. C. D. E. F. */

```

/* 0x7B,0x0A,0x37,0x1F,0x4E,0x5D,0x7D,0x0B, */
/* 0x7F,0x3F,0x6F,0x7C,0x71,0x3E,0x75,0x65, */
*/
define PTO_CTRL 0x03 /* Dirección del Registro de Control S255 */
define PTO_A 0x00 /* Dirección del Puerto A del S255 */
define PTO_B 0x01 /* Dirección del Puerto B del S255 */
define PTO_C 0x02 /* Dirección del Puerto C del S255 */

class_s255()
{
  int i=0;
  output(PTO_CTRL,0x80); /* Puerto A Entrada, Puerto B Salida en */
  /* /* Modo 0; Puerto Alta y Baja Puerto C */
  /* /* Salida */
  output(PTO_B ,0xFF); /* Manda salida de S255 a Nivel Alto */
  /* /* */
  output(PTO_B ,0x00); /* Manda salida de S255 a Nivel Bajo */
  /* /* */
}

class_display()
{
  int i=0;

  /* Inicialización del Display */
  output( CTRL_ S279, MOD_ S279 ); /* Programa al modo */
  output( CTRL_ S279, CLR_ S279 ); /* Programa al divisor */
  output( CTRL_ S279, CLR_ S279 ); /* Borra display a corse */

  /* Se prepara para escribir */
  output( CTRL_ S279, WRA_ S279 ); /* Selecciona modo de escritura */

  /* Manda caracteres al display */
  output( DATO_ S279, 0xFF ); /* Manda código del Nueve al S279 */
  output( DATO_ S279, 0x6F ); /* Manda código del Nueve al S279 */
  output( DATO_ S279, 0x6F ); /* Manda código del Nueve al S279 */
  output( DATO_ S279, 0x6F ); /* Manda código del Nueve al S279 */
  output( DATO_ S279, 0x6F ); /* Manda código del Nueve al S279 */
  output( DATO_ S279, 0x6F ); /* Manda código del Nueve al S279 */
  output( DATO_ S279, 0x6F ); /* Manda código del Nueve al S279 */

  for(i=0;i<10000;i++); /* Retraso de tiempo */

  output( CTRL_ S279, CLR_ S279 ); /* Borra display a corse */
}

/* Rutina para verificar la memoria RAM4 que se encuentra a partir de */
/* la dirección KXXXXX hasta la dirección KXXXXX */
define SEGMIENTO 0x0000 /* Segmento de memoria */
define OFFSET_INICIAL 0x0000 /* Dirección inicial de memoria */
define OFFSET_FINAL 0x0000 /* Dirección final de memoria */

define ERROR -1
define MEN 1

class_memoria()
{
  int offset; /* Offset en memoria */
  int dato_escrito = 0xAA; /* Dato de escritura */
  int dato_leido = 0x00; /* Dato de lectura */
  int resultado = 0;

  /* Escribir dato en memoria */
  for(offset=OFFSET_INICIAL; offset <= OFFSET_FINAL; offset++)
  {
    putch( SEGMIENTO, offset, dato_escrito );
  }
}

```



```

/* Lee dato de memoria */
for( offset=OFFSET_INICIAL; offset <= OFFSET_FINAL; offset++) {
    dato_leido = puerto[SECTORIO, offset ];
    if( dato_leido != dato_esperado )
        resultado = ERROR;
        break;
    } /* Fin del If */
} /* Fin del For */

output(PTO_CTRL_0x00); /* Puerto A Entrada, Puerto B Salida en */ /* Modo 0; Parte Alta y Baja Puerto C
*/ /* Salida

if( resultado == BIEN )
    output( PTO_B_0x01 );
else
    output( PTO_B_0x80 );
}

/* Función que borra el display */
borra_display()
{
    output( CTRL_0279, CLR_0279 ); /* Borra display a otros */
    output( CTRL_0279, WRA_0279 ); /* Subsecuente modo de escritura */
}

/* Función que decodifica los caracteres leídos */
unsigned char decodifica_caracter_leido( unsigned char dato )
{
    switch( dato ){
        case 0x19: return 0x0;
        case 0x00: return 0x1;
        case 0x01: return 0x2;
        case 0x02: return 0x3;
        case 0x0B: return 0x4;
        case 0x09: return 0x5;
        case 0x0A: return 0x6;
        case 0x10: return 0x7;
        case 0x11: return 0x8;
        case 0x12: return 0x9;
        case 0x03: return 0xA;
        case 0x04: return 0xB;
        case 0x05: return 0xC;
        case 0x0B: return 0xD;
        case 0x0C: return 0xE;
        case 0x0D: return 0xF;
        case 0x13: return ENTRAR;
        case 0x15: return SALIR;
        case 0x1C:
    }
}

```

```

        return EDITAR;
    case 0x14:
        return CORRER;
    case 0x1B:
        return Borrar;
    case 0x1E:
        return AVANZA;
    case 0x1A:
        return RETROCEDE;
    case 0x1D:
        return 0x1D;
    }
}

/* Funcion que manda un caracter al display por medio del #279 */
void escribe_caracter_display( unsigned char dato )
{
    unsigned char caracter;
    switch( dato ){
        case 0x19:
            caracter =0x7B;
        case 0x00:
            caracter =0x0A;
        case 0x01:
            caracter =0x37;
        case 0x02:
            caracter =0x1F;
        case 0x08:
            caracter =0x4E;
        case 0x09:
            caracter =0x5D;
        case 0x0A:
            caracter =0x7D;
        case 0x10:
            caracter =0x0B;
        case 0x11:
            caracter =0x7F;
        case 0x12:
            caracter =0x5F;
        case 0x03:
            caracter =0x6F;
        case 0x04:
            caracter =0x7C;
        case 0x05:
            caracter =0x71;
        case 0x06:
            caracter =0x3E;
        case 0x0C:
            caracter =0x75;
        case 0x0D:
            caracter =0x55;
    }
}
/*
El CPU avisa al #279 que va a hacer una escritura
Write Display RAM
*/
outparb( DATO_#279, caracter ); /* Manda codigo leido al display */
}

/* Funcion que coloca la linea leida de memoria al display */
void escribe_linea_display( unsigned char buffer[], unsigned int cuantos )
{
    unsigned int cual;
    for( cual = 0; cual < cuantos; cual++ )
        escribe_caracter_display( buffer[cual] );
}
}

```

```

/* Función que lee un carácter del teclado por medio del 8279 */
unsigned char lee_caracter_teclado()
{
    unsigned char caracter_leido; /* caracter leído */
    unsigned char caracter_d; /* caracter decodificado */

    /* El CPU avisa al 8279 que va a hacer una lectura
    Read FIFO/Status RAM
    */
    control( CTRL_8279, RFR_8279 );
    /*
    Se efectúa una lectura al registro de datos
    */
    caracter_l = inport( DATO_8279 );
    caracter_d = decodifica_caracter_leido( caracter_l );
    escribe_caracter_display( caracter_l ); /* Muestra al display lo del teclado */
    retorna caracter_d;
}

/* Función que verifica si existen datos disponibles en 8279 */
unsigned char chequea_estado()
{
    unsigned char estado;

    /* Lee la palabra de control
    FIFO Status Word
    */
    estado = inport( CTRL_8279 ); /* Lee el estado */
    estado = estado & 0x07; /* operación "AND" para saber si hay /* caracteres a leer */

    if ( estado == 0 )
        retorna NODATOS; /* no hay caracteres a leer */
    else
        retorna SIDATOS;
}
/* ----- */
unsigned int offset_m = 0x0200;

/* Función que manda el contenido del buffer a la memoria RAM */
mandar_memoria_buffer( unsigned char buffer[], unsigned int ram )
{
    unsigned int c = 0;
    unsigned int segmento = 0x0000;

    for ( c = 0; c < tam; c++ )
        putchar( segmento, offset_m, buffer[c] );
        offset_m = offset_m + 1;
    }

/* Función que lee el contenido de la memoria RAM */
lee_memoria( unsigned char buffer[], unsigned int ram )
{
    unsigned int c = 0;
    unsigned int segmento = 0x0000;

    for ( c = tam; c >= 0; c-- )
        buffer[c] = getchar( segmento, offset_m );
        offset_m = offset_m + 1;
    }
}
/* ----- */

void fin ("programa"); /* función avisando al inicio del area de /*
/* memoria donde se guarda el programa */

```

```

main()
{
    unsigned char dato_leido; /* Charra de caracter leido por el teclado */
    unsigned char buffer[10]; /* Buffer interno para (una valida) */
    unsigned int indice; /* Índice del buffer interno */
    unsigned int buffer_out; /* Buffer externo */

    charo_E255C; /* verifica el E255 mandando un nivel */
    charo_displayC; /* verifica el display */
    charo_memoriaC; /* verifica la memoria */
}

/* Inicializa el modo de operación del E279
Keyboard/Display Mode Set */
compwrite( CTRL_E279, MOD_E279 ); /* Programa el modo */

/* Inicializa el reloj del E279
Program Clock */
compwrite( CTRL_E279, CLK_E279 ); /* Programa el divisor */

/* Barra de display
Clear */
compwrite( CTRL_E279, CLR_E279 ); /* Barra display a ceros */

/* Se prepara para escribir */
compwrite( CTRL_E279, WRA_E279 ); /* Selecciona modo de escritura */

indice = 0;
while( 1 ) {
    while( charo_memoriaC == NODATOS )
        ;
    dato_leido = key_caracter_tecladoC;
    switch( dato_leido ) {
        case 0:
        case 1:
        case 2:
        case 3:
        case 4:
        case 5:
        case 6:
        case 7:
        case 8:
        case 9:
        case 0xA:
        case 0xB:
        case 0xC:
        case 0xD:
        case 0xE:
        case 0xF:
            buffer[indice] = dato_leido;
            indice++;
            break;
        case ENTRAR:
            if ( indice < 2 )
                break;
            buffer[indice] = FIN;
            muestra_memoria_buffer( buffer, indice );
            buffer_out = indice;
            indice = 0;
            barra_displayC;
            break;
        case SALIR:
            barra_displayC;
            indice = 0;
    }
}

```

```
        break;
case EDITAR:
    barra_display();
    lee_numero( barra, indice_max );
    muestra_texto_display( barra, indice_max );
    break;
case CORRER:
    barra_display();
    /* Espera que se aprete a memoria */
    /* Estructa al codigo del programa */
    programa = MK_FP(0x0000,0x0200);
    programa_C();
    break;
case Borrar:
    barra_display();          /* Borrar lo tecleado */
    indice = 0;
    break;
case AVANZA:
    indice = indice + 1;
    break;
case RETROCEDE:
    indice = indice - 1;
    break;
} /* Fin del switch */
} /* fin del while infinito */
}

```

CAPITULO 16

CONCLUSIONES

El surgimiento de la idea de construir un sistema mínimo basado en el 8088 nace de la inquietud de contar con una herramienta de apoyo en el laboratorio de electrónica con esta nueva generación de microprocesadores de Intel.

Inicialmente se hizo un análisis de la utilización de los sistemas mínimos basados en un procesador de 16 bits y su aplicación en prácticas de laboratorios así como su uso en la industria y se pensó que si sería factible la idea de la construcción del sistema mínimo.

En la actualidad el estudio de los microprocesadores es muy importante ya que se han desarrollado muchos sistemas electrónicos basados en estos como computadoras, computadores de flujo, alarmas para casas y automóviles, equipos de control, etc. utilizados en la industria y hasta en el campo de la medicina.

Se recopiló la información de los dispositivos que participaron en el sistema mínimo y la integración de sus partes fundamentales: hardware y software. La integración de estas partes resulta una etapa interesante y de gran aprendizaje para cualquier alumno de ingeniería, ya que se logra interrelación de varias áreas de nuestra formación universitaria.

Este sistema es de propósito general, es decir; es capaz de manejar distintos problemas para diversas aplicaciones del usuario, contrariamente a un sistema de propósito predeterminado, que se diseña específicamente para manejar una aplicación particular. La aplicación que este sistema pueda desarrollar, dependerá de las inquietudes y de las necesidades del usuario.

Durante el desarrollo del prototipo se presentaron anomalías que impedían el buen funcionamiento del sistema. Para localizar las fallas y, poder eliminarlas éstas fueron clasificadas en dos clases:

1) Fallas de Hardware. Estas fallas fueron como falsos contactos en el alambrado, conexiones incorrectas, mala elección de dispositivos y la más difícil dispositivos dañados.

2) Fallas de Software. Errores cometidos en el manejo de códigos en la programación y fallas de quema de memorias con los programas de prueba.

La localización de estas fallas requirieron de tiempo y su solución nos proporcionó mucha experiencia.

Una de las fallas que quedó pendiente es que el teclado no responde a la solicitud del microprocesador para recibir datos y enviarlos al display, y que presenta como despliegue una infinidad de caracteres, cuando se oprime una tecla.

Para la localización de fallas es muy importante contar con herramientas como el osciloscopio, un analizador de estados lógicos y una computadora personal, así como la información de todos los dispositivos disponible en forma de manuales.

Para la quema de memorias Eproms fue una gran ventaja contar con un grabador de memorias Eproms, ya que con éste se ahorra mucho tiempo y la información grabada es más confiable.

Todas las etapas que intervinieron en la terminación del proyecto, la construcción y su programación requirió de una buena cantidad de horas de trabajo. Finalmente, el esfuerzo brindó su fruto y se obtuvo el funcionamiento del sistema, que aunque quede pendiente el correcto funcionamiento del teclado, y debido a el tiempo invertido se tiene que concluir, es una gran satisfacción el saber que funciona y que más adelante se puede utilizar como es el objetivo del presente trabajo

El diseñar, construir y programar el prototipo del sistema ha sido una gran experiencia.

APENDICE A

HOJAS DE ESPECIFICACIONES DE CIRCUITOS INTEGRADOS

000000 000000
 000 0000-2 000000
 000 0000-1 000000

000000 000000
 000000 000 0000-2
 000000 000 0000-1

TABLE 1 - PWB DESCRIPTION (Continued)

Symbol	Qty	Type	Name and Location																				
80 C16 80 C11	36 31	LSI	<p>Each memory device contains 8K bits of 16-bit words of data. There must be one odd CLS cycle after each bit exchange. When an odd CLS</p> <p>If the register is made while the CPU is performing a memory cycle, it will cause the total bit exchange of all the cycles when all the following conditions are met:</p> <ol style="list-style-type: none"> 1. Register address is as in Table 1. 2. Current cycle is an odd bit exchange. 3. Current cycle is the last bit exchange of an unpaired bit exchange sequence. 4. It is the last bit exchange of the currently executing program. <p>If the last three, only when the register is made the two possible events will follow:</p> <ol style="list-style-type: none"> 1. Local bus will be released during the next cycle. 2. A memory cycle will not occur 3 (three) times. After this time again for a memory cycle memory cycle will not be completed. (Locally updated) 																				
10 C4	28	0	<p>LOC4 will not fire if the local bus memory is not in good control of the system bus while LOCAL is in the HIGH. The LOC4 signal is activated by the "LOCAL" pulse generator and remains active until the completion of the next instruction. This signal is active (ON) and remains in 3 state after bit exchange.</p>																				
01 100	34 75	0	<p>Onset of local bus is to allow external tracking of the external BUS, BUS instruction signal.</p> <p>The signal is active until during the CLS cycle after which the signal returns to be inactive.</p> <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>Symbol</th> <th>Qty</th> <th>Type</th> <th>Description</th> </tr> </thead> <tbody> <tr> <td>01 100</td> <td>1</td> <td>0</td> <td>Onset of local bus</td> </tr> <tr> <td>01 100</td> <td>1</td> <td>0</td> <td>End of local bus</td> </tr> <tr> <td>01 100</td> <td>1</td> <td>0</td> <td>End of local bus</td> </tr> <tr> <td>01 100</td> <td>1</td> <td>0</td> <td>End of local bus</td> </tr> </tbody> </table>	Symbol	Qty	Type	Description	01 100	1	0	Onset of local bus	01 100	1	0	End of local bus	01 100	1	0	End of local bus	01 100	1	0	End of local bus
Symbol	Qty	Type	Description																				
01 100	1	0	Onset of local bus																				
01 100	1	0	End of local bus																				
01 100	1	0	End of local bus																				
01 100	1	0	End of local bus																				
24	0	0	For 34 to remain high at the maximum speed.																				

FUNCTIONAL DESCRIPTION

BUSSEY ORGANIZATION

The processor bus is an address bus memory which carries the data being exchanged. The memory is organized in a 16-bit bus of 16 to 16-bit bus. Addressed to memory is 16-bit bus. The memory is logically divided into odd and even cycles and each segment of 16 to 16-bit bus. Each cycle with each segment taking an 8-bit bus (see Fig. 1).

All memory references are made relative to the address generated by the system support system. The support system uses address based on the addressing mode of program. The support system is to address a data memory, program, or memory to the bus of the following cycle. The information is not a signal but the program logic of address is to be used to read the memory. The memory is made up of a number of memory units and each unit is made up of a number of memory units. The memory is made up of a number of memory units and each unit is made up of a number of memory units.

Each 16-bit segment can be used as an odd or even bus. For an odd bit segment the bus segment has the word address in the local address bus and the word segment has the word address in the local bus. The odd bit segment has the word address in the local bus and the word segment has the word address in the local bus.

Onset of local bus is to allow external tracking of the external BUS, BUS instruction signal. The signal is active until during the CLS cycle after which the signal returns to be inactive.

ADDRESS AND DATA BUS WAYS

The support system is to allow external tracking of the external BUS, BUS instruction signal. The signal is active until during the CLS cycle after which the signal returns to be inactive.




Fig. 1 - MEMORY ORGANIZATION






Fig. 2 - RESERVED MEMORY LOCATIONS

ADDRESS bus is supported by V_{CC} for 16-bit bus. The address signal must be active for 20 to 30 ns.

0000-0000
 0000-0000
 0000-0000
 0000-0000

0000-0000
 0000-0000
 0000-0000
 0000-0000




124

THE OPERATION

The BUS SYSTEM controller has a buffer and a counter - the lower eight addresses are (AD₀, AD₁) the middle eight address bits (AD₂, AD₃) and the upper four address bits (AD₄, AD₅). The addressable bus and the highest four address bits are then multiplexed. This technique provides the most efficient use of pins on the

processor, permitting the use of a standard 40 pin package. The middle eight address bits can now be made available to the system with straightforward logic with a minimum of external pin connections at the processor with a single address mask if a standard, non-multiplexed bus is desired for the system.



125




Fig 8. EXTERNAL ACKNOWLEDGE SEQUENCE

EXTERNAL SYNCHRONIZATION VIA TEST

As an alternative to interrupting the **MSB** **CS** provides a single interrupt output signal (**TEST**). This signal is active only when the receiving **MSB** is active. The single **TEST** output signal is normally connected with the **TEST** input pin of the **MSB**. The presence of **TEST** allows complete test capability for the **MSB**. If a test of the equipment is required, the **MSB** can be placed in a test mode of operation. An interrupt signal is generated and the **MSB** **CS** will receive an interrupt and generate them. The **MSB** **CS** operation is then interrupted.

BASE SYSTEM THEORY

A continuous output from the **MSB** can be used to **CS**, and the presence of **CS** has control over a computer with the **MSB**. In a computer, the **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

SYSTEM THEORY - INTERRUPT SYSTEM

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

*Data Book for the **MSB** **CS**.

which is used as the address bus for the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

A **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

The base system to receive the external acknowledgment signal and a test signal is that the external acknowledgment signal is received in place of the **MSB** **CS** signal and the address bus is based (Fig 9) in the external bus of the **MSB** **CS**. A test signal is received in place of the **MSB** **CS** signal and the address bus is based (Fig 9) in the external bus of the **MSB** **CS**. A test signal is received in place of the **MSB** **CS** signal and the address bus is based (Fig 9) in the external bus of the **MSB** **CS**.

MSB THEORY - MEMORY COMPLEXITY SYSTEM

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

THE **MSB **CS** COMPARED TO THE **MSB** **CS****

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

MSB THEORY - MEMORY COMPLEXITY SYSTEM

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.

THE **MSB **CS** COMPARED TO THE **MSB** **CS****

The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**. The **MSB** **CS** is used to control the **MSB** **CS** and the presence of **CS** will control the **MSB** **CS**.


AME 8008
AME 8008-2
AME 8008-1

AME 8008
AME 8008-2
AME 8008-1

- a) I/O proceeds BY 50 MHz increments in the main memory bank. The input data rate in all memories should meet 100 MB/s and 100 MB/s for the input and output data rate respectively.
- b) I/O W. has been assumed to be compatible with the

- MSB's bus transfer.
- c) All is shared by one data cycle of the maximum width when entering HALL in either the data to be shifted or All.

Fig. 10 - MEMORY COMPLEXITY SYSTEM TIMING



Trade Mark of Intel Corporation, USA

120

NOTE: Permanent device damage may occur if ABSO SATE MAXIMUM RATINGS are exceeded. Functional operation should be restricted to the conditions as detailed in the operational sections of this data sheet. Exposure to electrical stress during manufacturing operations for extended periods may affect device reliability.

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0°C to 70°C
 Storage Temperature -65°C to $+150^{\circ}\text{C}$
 Power Dissipation 0.5 W to 1 W
 Power Derating 25 mW

D.C. CHARACTERISTICS AME 8008 $V_{CC} = 5\text{ V} \pm 10\%$, $T_A = 0^{\circ}\text{C}$ to 70°C
 AME 8008-2 $V_{CC} = 5\text{ V} \pm 10\%$, $T_A = 0^{\circ}\text{C}$ to 70°C
 AME 8008-1 $V_{CC} = 5\text{ V} \pm 10\%$, $T_A = 0^{\circ}\text{C}$ to 70°C

Symbol	Parameter	Min.	Max.	Units	Test Conditions
V_{CC}	Input Low Voltage	0.5	0.8	V	
V_{OL}	Output Low Voltage	0.05	$V_{CC} - 0.5$	V	
V_{OH}	Output High Voltage	0.95	1	V	$I_{OL} = 25\text{ mA}$
V_{IL}	Input Low Voltage	0.8	1	V	$I_{IL} = 100\text{ }\mu\text{A}$
I_{OL}	Output Sink Current	AME 8008 200	300	mA	$T_A = 25^{\circ}\text{C}$
I_{OH}	Output Source Current	AME 8008-2 200	300	mA	
I_{CC}	Supply Current	AME 8008 100	150	μA	$0\text{ V} < V_{CC} < V_{OL}$
I_{CS}	Chip Select Current	100	150	μA	$0\text{ V} < V_{CC} < V_{OL}$
I_{CS}	Chip Select Current	100	150	μA	$0\text{ V} < V_{CC} < V_{OL}$
V_{OL}	Low Input Low Voltage	0.5	0.8	V	
V_{OH}	High Input High Voltage	0.9	1.0	V	
C_{in}	Capacitance of Input Buffer	15	15	pF	$t_r = 1.0\text{ ns}$
C_{out}	Capacitance of Output Buffer	15	15	pF	$t_r = 1.0\text{ ns}$

121

1 8 0

Intel Corp.

FUNCTIONAL DESCRIPTION

GENERAL:

The MSL 2364 is a single channel generator used for the MSL 2360 and MSL 2360B in either 1 or 2 channel operation. It is a crystal controlled oscillator, capable of either 1 or 2 channel operation. It is a crystal controlled oscillator, capable of either 1 or 2 channel operation. It is a crystal controlled oscillator, capable of either 1 or 2 channel operation.

OPERATION:

The oscillator circuit of the MSL 2364 is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator.

The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator. The oscillator circuit is a crystal controlled oscillator.

INPUT CHARACTERISTICS:

The input characteristics of the generator are as follows: The input characteristics of the generator are as follows: The input characteristics of the generator are as follows: The input characteristics of the generator are as follows: The input characteristics of the generator are as follows.

OUTPUT CHARACTERISTICS:

The output characteristics of the generator are as follows: The output characteristics of the generator are as follows: The output characteristics of the generator are as follows: The output characteristics of the generator are as follows: The output characteristics of the generator are as follows.

Check input signal source frequency is 1.000 MHz, PLL lock 100 Hz.

RESISTANCE:

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

RESISTANCE:

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.


The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.

The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator. The input signal is provided by a crystal oscillator.



ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias	0°C to 70°C
Storage Temperature	-55°C to 125°C
Supply Voltage	0.5V to 2.0V
Air Input and Output Voltages	0.5V to 2.0V
Power Dissipation	100mW



*NOTE: Permanent circuit damage may occur if ABSOLUTE MAXIMUM RATINGS are exceeded. Functional operation should be restricted to the conditions as shown in the operational data section of this data sheet. It is advised that maximum operating conditions be limited to provide long product life expectancy.

DC CHARACTERISTICS (V_{CC} = 5.0V, I_{CC} = 0.5mA, T_C = 0°C unless noted)

Symbol	Parameter	Min	Max	Test Conditions
V _{OL}	Forward Input Current	±5mV	±10mV	V _{CC} = 5.0V V _{OL} = 0.4V
I _{OL}	Reverse Input Current	±5mV	±10mV	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Input Forward Output Voltage	1.0	1.0	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Power Supply Current	0.5	0.5	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Input I/O Voltage	0.0	0.0	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Input HIGH Voltage	2.0	2.0	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Input LOW Voltage	0.0	0.0	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Output I/O Voltage	0.0	0.0	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Output HIGH Voltage	0.0	0.0	V _{CC} = 5.0V V _{OL} = 0.4V
V _{OL}	Output LOW Voltage	0.0	0.0	V _{CC} = 5.0V V _{OL} = 0.4V

MSL 6284A PULTRU
MSL 6284A-1

PULTRU MSL 6284A
MSL 6284A-1





NOTE:
1 $C_1 = 100$ pF
2 $C_2 = 20$ pF

NOTES FOR USING MSL 6284A

For MSL 6284A's clock operation, the following things should be noted:

- The fundamental mode crystal should be used.
- Series capacitance between 3 and 37 should be limited to less than 10pF.
- External capacitors for better control on Harmon should be connected to all configurations of MSL 6284A when driven from only one Configuration (E) except the maximum frequency of crystal is limited to 10MHz. A low frequency crystal (less than 10MHz) with Configuration E circuit may cause an abnormal condition. For more details see Reference over the specified frequency range (10MHz to 70MHz or 10MHz). Configuration (E) circuit is recommended.
- The net sum of the power supply voltage V_{CC} should be more than 5V. A more V_{CC} being inside this range has less than effect may cause no same rate of device.
- In the case on test, external decoupling capacitor C should be grounded to each pin to the LQAD pin of MSL 6284A is possible.
- When the crystal and driver circuit is not used, an external clock source is used, it should be pulled up to V_{CC} with an optional 10K resistor and 7.5 should be less than. At this time, CLK output is released at high level.





2716

MEMORIA PROM BORRABLE POR UV DE 16K (2K x 8)

- Tiempo de acceso rápido:
 - 350 ns máx. 2716-1.
 - 390 ns máx. 2716-2.
 - 450 ns máx. 2716.
 - 490 ns máx. 2716-5.
 - 650 ns máx. 2716-6.
- Patillas compatibles con el EPROM 2732 de Intel®.
- Requisitos sencillos de programación:
 - Programación con posicionamiento único.
 - Programas con un impulso de 50 ms.
 - Alimentación de -5 V únicamente.
 - Entradas y salidas compatibles con TTL durante lectura y programa.
 - Baja disipación de potencia:
 - 525 mW potencia máxima en activo.
 - 132 mW potencia máxima en reserva.
 - Completamente estática.

La Intel® 2716 es una memoria EPROM de 16 384 bits para lectura solo, programable eléctricamente y borrable con luz UV. La 2716 funciona con una fuente de alimentación sencilla de 5 V, posee un modo de reserva estático y ofrece una programación de direccionamiento único y rápido. Hace que el diseño con EPROM sea más rápido, más fácil y más económico.

La 2716, con su fuente de alimentación única de 5 V, y con un tiempo de acceso de hasta 350 ns, es ideal para usarla con los nuevos microprocesadores de elevada eficiencia, alimentados a 5 V, tal como los Intel 8083 y 8036. También están disponibles las 2716-3 y 2716-6 para aplicaciones de menor velocidad. La 2716 es, además, la primera EPROM que presenta un modo de reserva estático que reduce la potencia disipada sin aumentar el tiempo de acceso. La máxima disipación de potencia en activo es de 525 mW, mientras que en reserva es de solo 132 mW, con un ahorro del 75 %.

La 2716 ofrece el método más simple y más rápido conocido en la actualidad para programar EPROM, o sea, la programación monopulso con nivel TTL. No hay necesidad de impulsos de mayor tensión, ya que todos los controles de programación están gobernados por las señales TTL. Se puede programar cualquier dirección en cualquier momento, sea individual, sucesiva o aleatoriamente, gracias a la programación con dirección única de la 2716. El tiempo total para programar todos los 16 384 bits es de 100 segundos solamente.

CONFIGURACION DE PATILLAS



TENER PASE A LAS HOJAS
DE DATOS DE LA 2716 PARA VER
LAS CARACTERÍSTICAS


NOMBRE DE LAS PATILLAS

1	Vcc
2	GND
3	A0
4	A1
5	A2
6	A3
7	A4
8	A5
9	A6
10	A7
11	A8
12	A9
13	A10
14	A11
15	A12
16	A13
17	A14
18	A15
19	D0
20	D1
21	D2
22	D3
23	D4
24	D5
25	D6
26	D7
27	D8
28	D9

SELECCION DE MODOS

Modo	CS	OE	WE	CE	OE	WE	CE
Programación	0	1	0	1	1	1	1
Lectura	1	0	1	0	0	0	0
Reserva	1	1	1	1	0	0	0
Modo de reserva estático	1	1	1	0	0	0	0
Modo de reserva dinámico	1	1	1	0	0	0	0
Modo de reserva de alta velocidad	1	1	1	0	0	0	0

DIAGRAMAS DE BLOQUES



PROGRAMACION

Las características de programación se describen en el

Apéndice de Instrucciones para la Programación de

PROGRAM del Catálogo de Datos.

Regímenes máximos absolutos*

Temperatura bajo polarización . . .	-10 °C a +80 °C
Temperatura de almacenamiento . . .	-65 °C a +125 °C
Todas las tensiones de entrada o salida con respecto a tierra . . .	-6 V a 0,3 V
Tensión de alimentación V_{CC} con respecto a tierra	-26,5 V a -0,3 V

*COMENTARIO: Los excesos por encima de los valores indicados para los regímenes máximos absolutos pueden ocasionar daños permanentes al dispositivo. Esto es un régimen de exceso no intencional y el fabricante no se responsabiliza por ello. En esta tabla se han omitido las otras condiciones por encima de los límites de voltaje absoluto de las especificaciones. La extensión de este régimen depende a las condiciones de los regímenes máximos absolutos puede afectar a la fiabilidad del dispositivo.

Condiciones de funcionamiento en c.c. y c.a. durante la lectura

	2716	2716-1	2716-2	2716-5	2716-6
Nivel de temperatura	0 °C - 70 °C	0 °C - 70 °C	0 °C - 70 °C	0 °C - 70 °C	0 °C - 70 °C
Tensión continua de alimentación V_{CC} (1,2)	3 V ± 5%	3 V ± 5%	3 V ± 5%	3 V ± 5%	3 V ± 5%
Tensión continua de alimentación V_{EE} (2)	V_{CC}	V_{CC}	V_{CC}	V_{CC}	V_{CC}

FUNCIONAMIENTO EN LECTURA




Corriente continua y características de funcionamiento

Símbolo	Parámetro	Límites		Unidad	Condiciones
		Min.	Tip. 3		
I_{CC}	Corriente de carga a la entrada		10	μ A	$V_{CC} = 5,25$ V
I_{CC}	Corriente de fuga a la salida		10	μ A	$V_{CC} = 5,25$ V
I_{CC}	Corriente V_{CC}		3	mA	$V_{CC} = 5,25$ V
I_{CC}	Corriente V_{EE} (reservado)	10	23	mA	$V_{CC} = 5,25$ V, $V_{EE} = 0$ V
I_{CC}	Corriente V_{EE} (activado)	25	100	mA	$V_{CC} = 5,25$ V, $V_{EE} = -5$ V
V_{OL}	Tensión de entrada para nivel bajo	0,1	0,8	V	
V_{OH}	Tensión de entrada para nivel alto	2,0	5	V	
V_{IL}	Tensión de salida para nivel bajo	0,45	0,45	V	$I_{OL} = 2,1$ mA
V_{OH}	Tensión de salida para nivel alto	2,4	2,4	V	$I_{OH} = -400$ μ A

NOTAS:

- 1 V_{EE} debe ser aplicada simultáneamente o antes que V_{CC} y retirada simultáneamente o después que V_{CC} .
- 2 V_{EE} puede cambiarse directamente a V_{CC} excepto durante la programación. La corriente de alimentación será entonces la suma de I_{CC} e I_{EE} .
- 3 Los valores típicos son para $T_A = 25$ °C y tensiones de alimentación nominales.
- 4 Este parámetro se muestra aquí como I_{CC} y no se prueba al 101%.

Características típicas



CARACTERÍSTICAS DE BORRADO

Las características de borrado de la 2716 son tales que el borrado comienza en un extremo de la zapata a lo largo de longitudes de onda más cortas que unos 1000 Angstroms (Å). Hay que notar que la luz solar y la de algunas lámparas de vapor de sodio emiten en la longitud de onda dentro de la gama de 3000 a 4000 Å. Los datos muestran que la exposición constante al nivel de iluminación fluorescente de una habitación provoca un borrado más 2716 típica en aproximadamente 3 días, mientras que la exposición directa a la luz solar 10 horas en una semana puede destruir las etiquetas. Para los casos en que la 2716 haya de ser expuesta a estas condiciones de iluminación durante períodos prolongados de tiempo. Estas etiquetas se deben colocar sobre la ventana de la 2716 para evitar su borrado involuntario.

El procedimiento recomendado para el borrado (véase el Apéndice B) Intrusiones de Programación de PROM-RAM del Catálogo de Datos de la 2716 se exponerá a la luz ultravioleta de corta longitud de onda, específicamente la de 2537 Å. La dosis integrada (esto es, intensidad \times tiempo de exposición) para el borrado debe ser como mínimo de 15 W-seg/cm². El tiempo de borrado para esta dosis es aproximadamente de 15 a 20 minutos, utilizando una lámpara ultravioleta de régimen de potencia de 1200 μ W/cm². La 2716 debe colocarse a menos de 2.5 cm de los tubos de la lámpara durante el borrado. Algunas lámparas poseen filtro en el tubo, que es preciso retirar antes del borrado.

FUNCIONAMIENTO DEL DISPOSITIVO

Los cinco modos de funcionamiento de la 2716 están enumerados en la tabla I. Note que todas las entradas para los cinco modos son niveles TTL. Las técnicas de alimentación son V_{cc} = 5 V y V_{ee} = 0 V. La corriente I_{cc} debe suministrar 25 V durante tres minutos de programación y 5 V en los otros casos.

TABLA I. SELECCIÓN DE MODOS

OPERACIÓN	CE	PGM	MEM	DATA	DATA	DATA	DATA	DATA	DATA
Alimentación	0	0	0	0	0	0	0	0	0
Programación	1	1	0	0	0	0	0	0	0
Modo de lectura	0	0	1	0	0	0	0	0	0
Modo de reserva	0	0	0	1	0	0	0	0	0
Modo de escritura	0	0	0	0	1	0	0	0	0

MODO DE LECTURA

La 2716 posee dos funciones de control, las cuales han de ser suministradas para obtener los datos en su salida. Habilitación de chip (CE) es el control de alimentación y debe usarse para seleccionar la parrilla (chip). Habilitación de salida (CE) es el control de salida y debe usarse para seleccionar los datos en las parrillas de salida, independientemente de la selección de chip. Supóngase que los tres niveles son iguales al tiempo de acceso a la dirección (t_{acc}) en igual al retardo desde CE hasta la salida (t_{del}). Los datos están disponibles a la salida 120 ns después del inicio de t_{del} y t_{del} debe ser siempre que CE era un nivel bajo y que las direcciones han permanecido estables durante un intervalo mínimo (t_{est}).

MODO DE RESERVA

La 2716 posee un modo de reserva que reduce la disipación de energía activa en un 75% de 525 mW a 132 mW. La 2716 se pone en modo de reserva aplicando un nivel alto TTL a la entrada CE. Cuando está en modo de reserva, las salidas de memoria están en el estado de alta impedancia y no se activan de la entrada V_{cc}.

SALIDA INTERCONEXION OR

Como la 2716 se puede utilizar en formaciones grandes de memoria, la salida presenta una función de control para 2 líneas que comprende entre una de conexiones a memorias múltiples. La función de control de dos líneas permite al diseñador minimizar la potencia en la memoria y

si se desea, la salida de que no habrá conexión a la salida del bus.

Para el uso más eficaz de estas dos líneas de control, se recomienda que CE (parrilla 1) se conecte a una conexión común principal de selección de dispositivo, mientras que CE (parrilla 20) se haga conexión común a todos los dispositivos del array y se conecte a una línea de lectura (READ) del bus de control del sistema. Ello asegura que todos los dispositivos de memoria seleccionados estén en el modo de reserva de memoria bajo y que las parrillas de salida estén solo activas cuando se desea extraer datos de un dispositivo de memoria seleccionado.

PROGRAMACION

Al comienzo, después de cada borrado, todos los bits de la 2716 están en el estado "1". La información se introduce programando selectivamente "0" en las posiciones deseadas de bits. Aunque solo se programan "ceros", ambos estados "1" y "0" pueden estar presentes en cada parrilla de datos. La única manera de cambiar un "1" a un "0" es el borrado con luz ultravioleta. La 2716 está en el modo de programación cuando la línea de alimentación suministrada a V_{cc} suministra 25 V. El nivel del voltaje V_{cc} a la información a programar se presenta de a bits en paralelo en las parrillas de salidas de datos. Los datos se establezcan en las direcciones y los datos de entrada son TTL.

La dirección y los datos se establezcan se aplica un impulso TTL de programación de 50 mV activo de nivel alto a la entrada CE (PGM). Hay que aplicar un impulso de programación a cada una de las direcciones de las posiciones que se van a programar. Se puede programar cualquier dirección en cualquier momento, incluso individualmente, sucesivamente o aleatoriamente. El impulso de programación tendrá una anchura máxima de 25 ns. La 2716 no debe ser programada aplicando una señal de CE a la entrada CE (PGM).

Se puede leer a más fácilmente la programación múltiple de varias 2716 conectadas en paralelo, con la misma información dada la velocidad de los impulsos de programación. Los impulsos iguales de las 2716 conectadas en paralelo pueden unirse cuando se las programa con los mismos datos. La programación de todas las unidades 2716 conectadas en paralelo se consigue mediante un impulso de nivel alto TTL aplicado a las entradas CE (PGM).

INHIBICIÓN DEL PROGRAMA

La programación de varias 2716 en paralelo con datos múltiples se hace a un ritmo más lento. Con la selección de CE (PGM) de las 2716 conectadas análogas a las conexiones de las 2716 conectadas en paralelo pueden ser seleccionadas. La 2716 que reciben en su selección CE (PGM) un impulso de programación de nivel TTL puede suministrar 25 V a las otras 2716 programadas. Las que reciben un nivel bajo en su entrada CE (PGM) quedan inhibidas y no reciben los datos.

VERIFICACIÓN DEL PROGRAMA

Después de la programación de los bits programados aplicando un nivel alto TTL a la entrada CE (PGM) y cuando está en modo de reserva, las salidas de memoria están en el estado de alta impedancia y no se activan de la entrada V_{cc}. Para leer a 5 V.

CARACTERÍSTICAS EN C.A.

Símbolo	Parámetro	Unidades (ns)								Condiciones de prueba		
		2716		2716-1		2716-2		2716-3			2716-6	
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
t_{dEC}	Retraso entre dirección y salida	450	350	390	390	450	450	450	450	450	450	$CE = OE = V_{IL}$
t_{dE}	Retraso entre CE y salida	450	350	390	390	450	450	450	450	450	450	$CE = V_{IL}$
t_{dS}	Retraso entre habilitación de salida y salida	120	120	120	120	160	160	200	200	200	200	$CE = V_{IL}$
t_{dP}	De nivel alto para la habilitación de salida a salida	0	100	0	100	0	100	0	100	0	100	$CE = V_{IL}$
t_{dR}	Retención de la salida desde las direcciones, CE u OE, cualquiera que ocurra la primera	0	0	0	0	0	0	0	0	0	0	$CE = OE = V_i$


Capacitancias $T_A = 25^\circ C$, $f = 1$ MHz

Símbolo	Parámetro	Tip.	Max.	Unidad	Condiciones
C_{in}	Capacitancia de entrada	a	6	pF	$V_{in} = 0V$
C_{out}	Capacitancia de salida	a	12	pF	$V_{out} = 0V$

Condiciones de prueba en c.a.

Carga de salida 1 puerta TTL y una capacidad $C_L = 100$ pF.
 Tiempos de subida y bajada para la entrada ≤ 20 ns.
 Niveles del impulso de entrada: 0.8 a 2.2 V.
 Nivel de referencia para la medida del tiempo:
 Entradas 1 y 2 V.
 Salidas 0.8 y 2 V.


Formas de onda 1



NOTAS

- V_{CC} debe ser precedido por un condensador o entre V_{CC} y tierra simultáneamente o después que V_{CC} .
- Ver pines conectados físicamente A y B y observar durante la programación. La dirección de autotransmisión está definida la suma de I_{CC} e I_{OE} .
- Una salida triestado solo para $T_A = 25^\circ C$ y frecuencias de alimentación nominales.
- Éstos parámetros se midieron a nivel medio a nivel bajo al 30%.
 5. El t_{dR} puede estar retorcido. El $t_{dR} = t_{dR} + t_{dP}$ tras el cambio de dirección de CE, sin afectar a t_{dEC} .
- El tipo está determinado por CE, OE y la que ocurre antes.

CD46116A



CMOS 2048-Word by 8-Bit Static RAM

Features

- a) Fully static operation
- b) Supply current supply: 63 nA @ 5.5 V
- c) 100 ns access time
- d) 100 ns output delay
- e) 100 ns output delay
- f) 100 ns output delay
- g) 100 ns output delay
- h) 100 ns output delay
- i) 100 ns output delay
- j) 100 ns output delay
- k) 100 ns output delay
- l) 100 ns output delay
- m) 100 ns output delay
- n) 100 ns output delay
- o) 100 ns output delay
- p) 100 ns output delay
- q) 100 ns output delay
- r) 100 ns output delay
- s) 100 ns output delay
- t) 100 ns output delay
- u) 100 ns output delay
- v) 100 ns output delay
- w) 100 ns output delay
- x) 100 ns output delay
- y) 100 ns output delay
- z) 100 ns output delay

CD46116A, CD46116B, CD46116C

Symbol	CD46116A	CD46116B	CD46116C
Access Time (ns)	100	100	100
Output Delay (ns)	100	100	100
Output Enable Delay (ns)	100	100	100
Output Disable Delay (ns)	100	100	100
Standby Current (nA)	63	63	63
Supply Current (nA)	63	63	63
Output Current (mA)	10	10	10
Input Current (nA)	10	10	10
Storage Time (ns)	100	100	100
Retention Time (ns)	100	100	100
Operating Temperature Range (°C)	-40 to 125	-40 to 125	-40 to 125
Storage Temperature Range (°C)	-55 to 150	-55 to 150	-55 to 150
Maximum Power Dissipation (mW)	100	100	100
Maximum Junction Temperature (°C)	125	125	125

The CD46116A is a CMOS 2048-word by 8-bit static random access memory. It is designed for use in memory systems where high speed, low power and high density are required. The device has a high performance and is suitable for use in a wide range of applications. The device is available in a variety of packages and is suitable for use in a wide range of applications.

The output enable (OE) controls the output buffer's enable/disable condition.

The CD46116A, B and CD46116C have an operating temperature range of 0 to 125°C. The CD46116A has an operating temperature range of -40 to 125°C.

The CD46116A and CD46116B are designed to be used in a wide range of applications. The CD46116C is designed to be used in a wide range of applications. The device is available in a variety of packages and is suitable for use in a wide range of applications.

The timing diagram shows the relationship between the input signals and the output signals. The diagram shows the timing of the input signals (CS, WE, OE) and the output signals (Data Out) relative to the clock signal (Clk).



Fig. 1. Functional block diagram

TRUTH TABLE

CS	WE	OE	DATA IN	MODE	DATA OUT	DEVICE CURRENT STATE
H	L	L	X	NOT SELECTED	NO DATA	STANDBY
L	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	L	STABLE	WRITE	DATA IN	ACTIVE
L	L	L	STABLE	WRITE	DATA IN	ACTIVE

L = LOW, H = HIGH, X = ANY

Random-Access Memories (RAM)

CD46116A

GENERAL PURPOSE - Random Access Memory

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46116A, B, C

CD46118A

SIGNAL DESCRIPTIONS

ADDRESS ADDRESS (AA#) Tri-state output buffer to the address bus. The output is active-low. It is enabled by the \overline{CS} input.

DATA DATA (DD#) Tri-state output buffer to the data bus. The output is active-low. It is enabled by the \overline{CS} input.

CE (Chip Enable) Power-down input. When high, the device is in power-down mode and does not operate.

OE (Output Enable) Tri-state output buffer to the data bus. The output is active-low. It is enabled by the \overline{OE} input.

WE (Write Enable) Tri-state output buffer to the data bus. The output is active-low. It is enabled by the \overline{WE} input. It is active-low. It is enabled by the \overline{WE} input.

V_{CC} Power Supply (Connect to V_{CC})

DYNAMIC ELECTRICAL CHARACTERISTICS (T_{amb} = 0 to 70°C) (COMBINAS 2, COMBINAS 3)

1. $V_{CC} = 4.5$ V (COMBINAS 2), 5.0 V (COMBINAS 3)

Input 1: 100 pF and 10 pF Load Input Pulse Levels: 0 V to 2.0 V

CHARACTERISTIC	LIMITS					
	COMBINAS 2		COMBINAS 3		COMBINAS 6	
Read Cycle Time (See Fig. 2)	MIN	MAX	MIN	MAX	MIN	MAX
Address Setup Time	ns		ns		ns	
Address Hold Time	ns		ns		ns	
Chip Enable Setup Time	ns		ns		ns	
Chip Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	

*Time required by a signal to reach the specified level.




Fig. 2. Read cycle timing diagram

Random-Access Memory (RAM)

COMBINAS

DYNAMIC ELECTRICAL CHARACTERISTICS (T_{amb} = 0 to 70°C) (COMBINAS 2, COMBINAS 3)

1. $V_{CC} = 4.5$ V (COMBINAS 2), 5.0 V (COMBINAS 3)

Input 1: 100 pF and 10 pF Load Input Pulse Levels: 0 V to 2.0 V

CHARACTERISTIC	LIMITS					
	COMBINAS 2		COMBINAS 3		COMBINAS 6	
Read Cycle Time (See Fig. 2)	MIN	MAX	MIN	MAX	MIN	MAX
Address Setup Time	ns		ns		ns	
Address Hold Time	ns		ns		ns	
Chip Enable Setup Time	ns		ns		ns	
Chip Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	
Output Enable Setup Time	ns		ns		ns	
Output Enable Hold Time	ns		ns		ns	

*Time required by a signal to reach the specified level.





Fig. 3. Write cycle timing diagram



8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-86™ Compatible 8255A-5
 - 24 Programmable I/O Pins
 - Completely TTL Compatible
 - Fully Compatible with Intel Microprocessor Families
 - Improved Timing Characteristics
 - Direct Bit Set/Reset Capability Easing Control Application Interface
 - Reduces System Package Count
 - Improved DC Driving Capability
 - Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range
 - 40 Pin DIP Package or 44 Lead PLCC
- (See Intel Packaging; Order Number: 231369)

The Intel 8255A is a general purpose programmable I/O device designed for use with Intel microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.







Figure 7. Bit Set/Reset Format

When Port C is being used as status/control for Port A or B, it can be set or reset by using the Bit Set/Reset operation just as if they were data/output ports.

Interrupt Control Functions

When the 8255A is programmed to operate in mode 1 or mode 2, interrupt signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be enabled or disabled by banking or selecting the associated INTE_n flip flop, using the bit set/reset function of port C.

MODE 0 (BASIC INPUT)



The function allows the Programmer to disable or allow a specific I/O device to interrupt the CPU without affecting any other device in the interrupt stack.

INTE_n flip flop condition:

(BIT SET) - INTE = non-inerrupt enable

(BIT RESET) - INTE = interrupt enable

NOTE

All Mask flip flops are automatically reset during mode transition and device reset.


Operating Modes

MODE 0 (Basic Input/Output) This functional configuration provides simple input and output operations for each of the four ports. No handshaking is required; data is simply written to or read from a specified port.

Mode 0 Block Functional Parameters:

- Two 8-bit ports and two 16-bit ports
- Any port can be input or output
- Outputs are latched
- Inputs are not latched
- 16 different input/output configurations are discussed in this Mode.

MODE 0 (BASIC OUTPUT)



MODE 0 PORT DEFINITION

				Group A		Group B	
D ₁₅	D ₁₄	D ₁₃	D ₁₂	Port A (Output)	Port C (Input)	Port B (Output)	Port C (Output)
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT
0	0	1	0	OUTPUT	OUTPUT	2	INPUT
0	0	1	1	OUTPUT	OUTPUT	3	INPUT
0	1	0	0	OUTPUT	INPUT	4	OUTPUT
0	1	0	1	OUTPUT	INPUT	5	OUTPUT
0	1	1	0	OUTPUT	INPUT	6	OUTPUT
0	1	1	1	OUTPUT	INPUT	7	OUTPUT
1	0	0	0	INPUT	OUTPUT	8	OUTPUT
1	0	0	1	INPUT	OUTPUT	9	OUTPUT
1	0	1	0	INPUT	OUTPUT	10	INPUT
1	0	1	1	INPUT	OUTPUT	11	INPUT
1	1	0	0	INPUT	OUTPUT	12	OUTPUT
1	1	0	1	INPUT	OUTPUT	13	OUTPUT
1	1	1	0	INPUT	OUTPUT	14	OUTPUT
1	1	1	1	INPUT	OUTPUT	15	INPUT





Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions



Mode Selection

There are three basic modes of operation that can be selected by the system software.

7-66




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first, but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255A has taken into account things such as alternate IC-based devices, control signal selection via PC board and complete functional flexibility to support almost any peripheral device with no internal logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTPUT instruction. This feature reduces software requirements in Control-oriented applications.




Figure 5. Basic Mode Definitions and Bus Interface

8255A FUNCTIONAL DESCRIPTION
General

The 8255A is a programmable peripheral device (PPD) device designed for use in Intel microcomputer systems. Its function is that of a general purpose I/O component to enable or provide equipment in the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software that normally initializes the device in order to interface peripheral devices or structures.

Data Bus Buffer

The 3 state buffer/enable bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control and STATUS information is also transferred through the data bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external functions of the Data Buffer and Control or Status words. It accepts inputs from the

CPU Address and Control buses and in turn, outputs commands to both of the Control Groups.

(CS)

Chip Select A "low" on the input pin enables the command select between the 8255A and the CPU.

(RD)

Read A "low" on the input pin enables the 8255A to send the data or status information by the CPU on the data bus. In essence, it places the CPU in "read" from the 8255A.

(WR)

Write A "low" on the input pin enables the CPU to write data or control words into the 8255A.

(A₂ AND A₁)

Port Select 0 and Port Select 1. These input signals in conjunction with the RD and WR signals can be the selection of one of the three ports or the control word registers. They are normally connected to the least significant bits of the address bus (A₂ and A₁).




Figure 1 8255A Block Diagram Showing Data Bus Buffer and Read/Write/Control Logic Functions

8255A BASIC OPERATION

A ₂	A ₁	RD	WR	CS	Input Operation (IR/O)
0	0	0	1	0	Port A → Data Bus
0	0	1	0	0	Port B → Data Bus
0	1	0	0	0	Port C → Data Bus
1	0	0	1	0	Output Operation (O/I)
0	0	1	0	0	Data Bus → Port A
0	1	0	0	0	Data Bus → Port B
1	0	0	0	0	Data Bus → Port C
1	1	0	0	0	Data Bus → Control
0	0	0	0	0	Disable Function
1	1	1	1	1	Chip Bus → 7 Strobe
1	1	0	1	0	Illegal Condition
1	1	1	1	0	Data Bus → 7 Strobe

(RESET)

Reset is "high" on the input which the control word and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software in presence of the CPU. It outputs a control word to the 8255A. The control word contains information such as "mode" (input or output, etc.) or indicates the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and enables the proper commands to its associated ports.

Control Group A—Port A and Port C upper (C₂-C₇)
Control Group B—Port B and Port C lower (C₀-C₁)

The Control Word Register can only be written into. No read operation of the Control Word Register is allowed.

Ports A, B, and C

The 8255A contains three 8 bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or parameters. It further enhances the power and flexibility of the 8255A.

Port A. One 8 bit data output latch/buffer and one 8 bit data input latch.

Port B. One 8 bit data input/output latch/buffer and one 8 bit data input latch.

Port C. One 8 bit data output latch/buffer and one 8 bit data input latch/buffer. This port can be divided into two 4 bit ports under the system control. Each 4 bit port contains a 4 bit latch and it can be used for the control input/output and register inputs in conjunction with ports A and B.



8279/8279-S PROGRAMMABLE KEYBOARD/DISPLAY INTERFACE

- Simultaneous Keyboard Display Operations
- Scanned Keyboard Mode
- Scanned Sensor Mode
- Strobed Input Entry Mode
- 8-Character Keyboard FIFO
- 2-Key Lockout or 16-Key Rollover with Contact Debounce
- Dual 8- or 16-Numerical Display
- Single 16-Character Display
- Right or Left Entry 16-Byte Display RAM
- Mode Programmable from CPU
- Programmable Scan Timing
- Interrupt Output on Key Entry
- Available in EEPROM
— Standard Temperature Range
— Extended Temperature Range

The Intel 8279 is a general purpose programmable keyboard and display I/O interface device designed for use with Intel microprocessors. The Intel 8279 can provide a scanned interface to a dot matrix key matrix. The keyboard portion will also operate in an array of sensors or a standard matrix keyboard, such as the high speed terminal matrix. Key depression will be 2-key lockout or 16-key rollover. Keyboard status are obtained and indicated on 8-character FIFO. More than 8 characters are entered, keyboard status is set by priority set the interrupt output line to the CPU.

The display portion provides a scanned display interface for LED, incandescent and other display device technologies. Both numeric and alphanumeric segment displays may be used with simple encodings. The 8279 has 16K display RAM which can be organized into four 4K. The RAM can be loaded or unorganized by the CPU. 8000 input/output channels and 16-bit memory address are provided. 8000 read and write of the display RAM is performed with auto increment of the display RAM address.




Figure 1 Logic Symbol

Figure 2 Pin Configuration




8279/8279-S

HARDWARE DESCRIPTION

The 8279 is packaged in a 40 pin DIP. The following is a functional description of each pin.

Table 1 Pin Description


Symbol	Pin No.	Name and Function
CLK (CLK)	19-22	8K DIRECTIONAL DATA BUS 8K data and command between the CPU and the 8279 are communicated through these lines.
CLK	3	CLOCK 1 KHz from system used to generate internal timing.
RESET	9	RESET A high signal on this pin resets the 8279. Also brings out the 8279-S data in the following mode: 2) 16 bit chips are keyboard; 2 bits lockout. Along with this the program steps proceed in set to 11.
CS	22	CHIP SELECT A low on this pin enables the various functions to be performed.
A ₀	21	DATA I/O ADDRESS A high pin on this enables the output and data to be placed on a common 8-bit bus. A low pin puts a high on the 8279.
RD/WR	10-11	INPUT/OUTPUT READ AND WRITE These signals enable the data bus to be either used to put information to be received from the external bus.
INT	4	INTERRUPT REQUEST In keyboard mode the output is a high when a key is depressed. In strobed mode the interrupt is a high when a key is depressed. In sensor mode the interrupt is a high when a sensor is activated.
VCC/VCC	20-40	GROUND AND POWER SUPPLY PINS
Stro Sel	32-35	SCAN LINE S₀ S₁ S₂ S₃ are used to scan the key matrix sensor. Scan and therefore display. These scan pins are either selected (1) or ignored (0).
H ₀ H ₁ H ₂	36-37	PRE-SCAN LINE These are inputs which are connected to the scan lines through the key matrix sensor. They have three internal pullups to force them up and back to scan pins. They are pins 36, 37 and 38. See the keyboard input mode.
SHIFT	38	SHIFT The shift key status is scanned along with the key position on key closure in the 5-pin strobed keyboard mode. It has an active internal pullup to keep a high signal when a shift key is down.
OUTL/STB	37	CONTROL STROBE INPUT MODE On keyboard mode the line is used as a strobed input and available as output pin if changed. The high on this strobe line that enables the data into the 8279 in the strobed input mode. (When open it is an active internal pullup to keep a high until a switch closure). This.
OUT A, OUT A ₁ OUT B, OUT B ₁	27-28	OUTPUTS These outputs are the outputs for the 16 x 4 display memory. The data from these outputs is synchronized to the scan lines (S ₀ -S ₃) by the microprocessor's display. The two 8-bit ports may be scanned independently. The two ports may also be considered as one 16-bit port.
BO	27	8000 DISPLAY This signal is used to blank the display during display memory pin to a memory memory command.




Note that now the display position and register address do not correspond. Consequently, entering a character in an arbitrary position in the Auto Increment mode may have unexpected results. Entry starting at Display RAM address 0 will sequential entry is recommended.

Auto Increment

In the Left Entry mode, Auto Incrementing causes the address where the CPU will next write to be incremented by one and in character address in the next location. When non Auto Incrementing the entry is both to the same RAM address and Display RAM location. Entry to an arbitrary address in the Auto Increment mode has no undesirable side effects and the result is predictable.




In the Right Entry mode, Auto Incrementing and non Incrementing have the same effect as in the Left Entry mode if the address sequence is maintained.



Starting at an arbitrary location as shown below:



Enter next at Location 5 Auto Increment



Entry appears to be from the small entry point.

8/16 Character Display Formats

If the display mode is set to an 8 character display the on-duty cycle is double what it would be for a 16 character display (e.g. 5.1 ms scan time for 8 characters vs. 10.2 ms for 16 characters with 100 Hz internal refresh).

G FIFO Status

FIFO status is read in the keyboard and Serial port modes to indicate the number of characters in


the FIFO (see to indicate whether an error has occurred. There are two types of errors possible: overflow and underflow. Overflow occurs when the entry of another character into a full FIFO is attempted. Underflow occurs when the CPU tries to read an empty FIFO.

The FIFO status word has a bit to indicate that the Display RAM has unremovable content in Clear Display or Clear All command had not completed its clearing operation.

In a Serial Mode mode, a bit is set in the FIFO status word to indicate that at least one normal character utilization is contained in the Serial RAM.


In Special Error Mode the S/E bit is showing the error flag and serves as an indication to whether a simultaneous multiple character error has occurred.

FIFO STATUS WORD




30110-A

DIAGRAMAS ELECTRICOS




Title	CIRCUITO DE MEMÓRIA
Site document Number	A
Date: September 20, 1983	Sheet 01



011



Title	
LOGICA DE CONTROL PARA MEMORIA Y E/S	
Issue Document Number	
A	
Date: September 27, 1978	REV

Appendix B




Appendice B

Title		PUERTOS DE E/S	
Also document Number		REV	
a		REV	
Date: September 25, 1998		Sheet 1 of 1	




TITULO	INTERFACE DEL TECLADO
SERIAL DOCUMENT NUMBER	REV
A	
DATE: September 22, 1975	Page 1 of

Appendix B



Title	INTERFACE INCL DISPLAY
Rev	0
Doc Number	000-567
Part Number	000-567

Appendix B



JUEGO DE INSTRUCCIONES

1) TRANSFERENCIA DE DATOS

A continuación se muestra las instrucciones de transferencia de datos:

CODIGO DE OPERACION	FUNCION
MOV	Mueve un byte o una palabra.
PUSH	Coloca una palabra en la pila.
PUSHF	Coloca las banderas en la pila.
LAHF	Mueve las banderas al registro AH.
SHAF	Carga las banderas del registro AH.
POP	Saca una palabra de la pila.
POPF	Saca las banderas de la pila.
IN	Lleva datos de un dispositivo de entrada al acumulador.
OUT	Saca datos del acumulador a un dispositivo de salida
XCHG	Intercambia bytes o palabras.
XLAT	Traslada un byte de la tabla de búsqueda al registro AL.
LEA	Carga la dirección efectiva.
LDS	Carga el registro DX y el operando con una dirección de 32 bits
LES	Carga el registro EX y el operando con una dirección de 32 bits

2) ARITMETICAS

CODIGO DE OPERACION	FUNCION
ADD	Suma bytes o palabras.
ADC	Suma bytes o palabras más acarreo.
AAA	Ajusta a ASCII después de la suma.
DAA	Ajusta a BCD después de la suma.
INC	Suma 1 a un byte o palabra.
SUB	Resta bytes o palabras.
SBB	Resta bytes o palabras menos acarreo.
NEG	Cambia el signo de bytes o palabras (complemento a dos).
CMP	Compara bytes o palabras.
AAS	Ajusta a ASCII la resta.
DAS	Ajusta a BCD la resta.
DEC	Resta 1 a un byte o palabra.
MUL	Multiplica bytes o palabras sin signo.
IMUL	Multiplica bytes o palabras con signo.
AAM	Ajusta a ASCII después de la multiplicación.
DIV	Divide bytes o palabras sin signo.
IDIV	Divide bytes o palabras con signo.
CBW	Convierte bytes a palabras.
CWB	Convierte palabras a palabras dobles.
AAD	Ajusta a ASCII después de la división.

3) MANIPULACION DE BITS

CODIGO DE OPERACION	FUNCION
AND	Realiza la operación AND con bytes o palabras.
OR	Realiza la operación OR con bytes o palabras.
XOR	Realiza la operación OR-EXCLUSIVA con bytes o palabras.
NOT	Invierte bytes o palabras.
TEST	Realiza la operación AND y actualiza las banderas.
SHL	Corrimiento lógico a la izquierda.
SHR	Corrimiento lógico a la derecha.
SAL	Corrimiento aritmético a la izquierda.
SAR	Corrimiento aritmético a la derecha.
ROL	Rotación de un byte o palabra a la izquierda.
RCL	Rotación de un byte o palabra a la izquierda a través del acarreo.
ROR	Rotación de un byte o palabra a la derecha.
RCR	Rotación de un byte o palabra a la derecha a través del acarreo.

4) INSTRUCCIONES DE MANEJO DE CADENAS

CODIGO DE OPERACION	FUNCION
REP	Prefijo; repite hasta que CX = 0.
REPE/REPZ	Prefijo; repite hasta que CX = 0 ó bandera ZF ≠ 1.
REPNE/REPNZ	Prefijo; repite hasta que CX = 0 ó bandera ZF = 1.
MOVS	Mueve bytes o palabras.
CMPS	Compara bytes o palabras.
SCAS	Busca un byte o palabra.
LODS	Carga AL o AX con un byte o palabra.
STOS	Guarda en un byte o palabra AL o AX.

5) TRANSFERENCIA DE PROGRAMA

CODIGO DE OPERACION	FUNCION
CALL	Llama a subrutina.
RET	Regresa de subrutina.
JMP	Brinca a otra parte del programa.
INT 3	Interrupción tipo 3.
INTO	Interrupción en desborde (overflow) OF = 1.
IRET	Regreso de interrupción.
JA/JNBE	Brinca si es mayor/brinca si no es menor o igual. Sin signo
JAE/JNBE	Brinca si es mayor o igual/brinca si no es menor. Sin signo
JB/JNAE	Brinca si es menor/brinca si no es mayor o igual. Sin signo
JBE/JNA	Brinca si es menor o igual/brinca si no es mayor. Sin signo
JC	Brinca si la bandera de acarreo CF = 1.
JE/JZ	Brinca si es igual/brinca si la bandera de cero ZF = 1.
JG/JNLE	Brinca si es mayor/brinca si no es menor o igual. Con signo
JGE/JNLE	Brinca si es mayor o igual/brinca si no es menor. Con signo
JL/JNGE	Brinca si es menor/brinca si no es mayor o igual. Con signo
JLE/JNG	Brinca si es menor o igual/brinca si no es mayor. Con signo

CODIGO DE OPERACION	FUNCION
JNC	Brinca si la bandera de acarreo CF = 0.
JNE/JNZ	Brinca si es diferente/brinca si la bandera de cero ZF = 0.
JNO	Brinca si no hay desborde OF = 0.
JNP/JPO	Brinca si no hay paridad/brinca si paridad impar PF = 0.
JNS	Brinca si no tiene signo SF = 0. Positivo
JO	Brinca si hay desborde OF = 1.
JP/JPE	Brinca si hay paridad/brinca si paridad par PF = 1.
JS	Brinca si tiene signo SF = 1. Negativo.
LOOP	Ejecuta un ciclo hasta que CX = 0.
LOOPE/LOOPZ	Ejecuta ciclo mientras sea igual/mientras ZF = 1 CX ≠ 0.
LOOPNE/LOOPNZ	Ejecuta ciclo mientras sea diferente/mientras ZF = 0 CX ≠ 0.
JCXZ	Brinca si CX = 0.

6) CONTROL DE PROCESO

CODIGO DE OPERACION	FUNCION
STC	Coloca bandera de acarreo CF = 1.
CLC	Limpia bandera de acarreo CF = 0.
CMD	Complementa el estado de la bandera de acarreo.
STD	Selecciona modo de auto decremento.
CLD	Selecciona modo de auto incremento.
STI	Habilita interrupciones.
CLI	Deshabilita interrupciones.
HLT	Detiene hasta que exista una interrupción o reset
WAIT	Espera hasta que el pín \sim TEST = 0.
ESC	Escapa el coprocesador externo.
LOCK	Prefijo; bloquea el bus durante la instrucción siguiente.
NOP	Ejecuta una no operación.

LIBRERIAS DE LENGUAJE "C"

LIBRERIAS CORRESPONDIENTES A TURBO "C" 2.0

```

NAME  of
PAGE  60,132
;-----[]
; CO.ASM -- Start Up Code
; Turbo-C Run Time Library   version 2.0
; Copyright (c) 1988 by Borland International Inc.
; All Rights Reserved.
;-----[]

INCLUDE RULES.ASI

_Series7_      equ      false      ; emulation skips peculiar details
;
; Segment and Group declarations
;
_TEXT SEGMENT BYTE PUBLIC 'CODE'
_TEXT ENDS
_DATA SEGMENT PARA PUBLIC 'DATA'
_DATA ENDS
IFDEF __NOFLOAT__
_EMUSEG SEGMENT WORD COMMON 'DATA'
_EMUSEG ENDS
ENDEF
_CRTSEG SEGMENT WORD COMMON 'DATA'
_CRTSEG ENDS
_CVTSEG SEGMENT WORD PUBLIC 'DATA'
_CVTSEG ENDS
_SCNSEG SEGMENT WORD PUBLIC 'DATA'
_SCNSEG ENDS
IFDEF _HUGE
_BSS SEGMENT WORD PUBLIC 'BSS'
_BSS ENDS
_BSSEND SEGMENT BYTE PUBLIC 'STACK'
_BSSEND ENDS
ENDEF
_TINY
_STACK SEGMENT STACK 'STACK'
_STACK ENDS
ENDEF

IFDEF __NOFLOAT__

IF _LDATA
IFDEF _HUGE
DGROUP GROUP _DATA, _EMUSEG, _CRTSEG, _CVTSEG, _SCNSEG, _BSS, _BSSEND

```

```

ELSE
DGROUP GROUP _DATA, _EMUSEG, _CRTSEG, _CVTSEG, _SCNSEG
ENDIF
ELSE
IFNDEF _TINY_
DGROUP GROUP _DATA, _EMUSEG, _CRTSEG, _CVTSEG, _SCNSEG, _BSS, _BSSEND
ELSE
DGROUP GROUP _TEXT, _DATA, _EMUSEG, _CRTSEG, _CVTSEG, _SCNSEG, _BSS, _BSSEND
ENDIF
ENDIF

```

```

ELSE
IF _LDATA
IFNDEF _RUGE
DGROUP GROUP _DATA, _CRTSEG, _CVTSEG, _SCNSEG, _BSS, _BSSEND
ELSE
DGROUP GROUP _DATA, _CRTSEG, _CVTSEG, _SCNSEG
ENDIF
ELSE
IFNDEF _TINY_
DGROUP GROUP _DATA, _CRTSEG, _CVTSEG, _SCNSEG, _BSS, _BSSEND
ELSE
DGROUP GROUP _TEXT, _DATA, _CRTSEG, _CVTSEG, _SCNSEG, _BSS, _BSSEND
ENDIF
ENDIF

```

```
ENDIF
```

```
ASSUME CS: _TEXT, DS: DGROUP
```

```
: External References
```

```

ExitProc@ _main, _CDECL_
ExitProc@ _mainrv, _CDECL_
ExitProc@ _mainrvp, _CDECL_
ExitProc@ _exit, _CDECL_

```

```

IF _LDATA EQ false
ExitSym@ _heaplen, WORD, _CDECL_
ENDIF
ExitSym@ _stklen, WORD, _CDECL_

```

```

SUBTTL Start Up Code
PAGE

```

```

/*-----*/
/*-----*/
/* Start Up Code */
/*-----*/
/*-----*/
/*-----*/
PSPHigh equ 00002h
PSPLow equ 0002ch
PSPCmd equ 00080h

```

```

IFDEF _NOFLOAT_
MINSTACK equ 128 ; minimal stack size in words
ELSE

```

```

MINSTACK equ 256 ; minimal stack size in words
ENDIF

:
: At the start, DS and ES both point to the segment prefix.
: SS points to the stack segment except in TINY model where
: SS is equal to CS
:
TEXT SEGMENT
IFDEF TINY
ORG 100h
ENDIF
STARTX PROC NEAR
; Save general information, such as :
; DGROUP segment address
; DOS version number
; Program Segment Prefix address
; Environment address
; Top of the heap
IFDEF TINY
mov dx, cs ; DX = GROUP Segment address
ELSE
mov dx, DGROUP ; DX = GROUP Segment address
ENDIF
mov cx, DGROUP@@, dx
mov ah, 30h
int 21h
mov bp, dx[PBFFHigh]; BP = Highest Memory Segment Addr
mov bx, dx[PBFFLow]; BX = Environment Segment address
mov dx, dx
mov _version@, ax ; Keep major and minor version number
mov _prog@, ax ; Keep Program Segment Prefix address
mov _environ@, bx ; Keep Environment Segment address
mov word ptr _heaptop@ + 2, bp
mov _B067@, -1
;
; Save several vectors and install default divide by zero handler.
;
call SaveVectors

; Look for a W7 environment variable, and use this loop to
; count the number of environment variables and to compute the
; environment size.
; Each variable is coded by a 0 and a zero-length variable stops
; the environment. The environment can NOT be greater than 32k.
lea di, dword ptr _envLen@
mov ax, di
mov bx, ax
mov cx, 0FFFFh ; Environment cannot be > 32 Kbytes
label: mov word ptr ax[di], 7Fh
jnz GetVarLen
mov dx, ax[(di+2)]
cmp di, 0
jnz GetVarLen
and di, not 1
inc _B067@
cmp dx, 0Fh
jnz GetVarLen

```

```

inc     _B067@
GetVarLg label near
regms  memb
jcx     failFailed ; End environment !!!
inc     bx         ; BX = Nb environment variables
cmp     ax,di,ax
or      cx,1000000b ; Next variable ...
neg     cx
mov     _envLg@,cx ; Save Environment size
mov     cx,dFurSize / 2
shl     bx,cl
add     bx,dFurSize * 4
and     bx,(dFurSize * 4) - 1
mov     _envSize@,bx ; Save Environment Variables Nb
;
; Determine the amount of memory that we need to keep
IF     LDATA
mov     dx,ax
sub     bp,dx ; BP = remaining size in paragraphs
IFDEF _HUGE_
mov     di,_stklen@
mov     ax,di
mov     di,_stklen@ ; DI = Requested stack size
ELSE
mov     di,_stklen@ ; DI = Requested stack size
ENDIF
;
; Make sure that the requested stack size is at least MINSTACK words.
;
cmp     di,2*MINSTACK ; requested stack big enough ?
jae     AskedStackOK
mov     di,2*MINSTACK ; no -> use minimal value
IFDEF _HUGE_
mov     ax,_stklen@,di ; override requested stack size
ELSE
mov     _stklen@,di ; override requested stack size
ENDIF
AskedStackOK label near
mov     cl,4
shr     di,cl ; $$$ Do not destroy CL $$$
inc     di ; DI = Stack size in paragraphs
cmp     bp,di
jnb     ExcessOfMemory ; Much more available than needed
ELSE
mov     dx,dx
sub     bp,dx ; BP = remaining size in paragraphs
mov     di,_stklen@ ; DI = Requested stack size
;
; Make sure that the requested stack size is at least MINSTACK words.
;
cmp     di,2*MINSTACK ; requested stack big enough ?
jae     AskedStackOK
mov     di,2*MINSTACK ; no -> use minimal value
mov     _stklen@,di ; override requested stack size
AskedStackOK label near
add     di,offset DGROUP:edata@
jb     failFailed ; DATA segment can NOT be > 64 Kbytes
add     di,_heaplen@

```

```

        jb  halfFailed    ; DATA segment can NOT be > 64 Kbytes
        mov  cl, 4
        shr  di, cl       ; $$$ Do not destroy CL $$$
        and  di, 0000h   ; DI = DS size in paragraphs
        cmp  bp, di
        jb  halfFailed    ; Not enough memory
        cmp  _stklim@, 0
        ja  ExcessOfDS    ; Exceed DS up to 64 Kb
        cmp  _heapbase@, 0
        jae  ExcessOfMemory ; Much more available than needed
ExcessOfDS  label near
        mov  di, 1000h
        cmp  bp, di
        ja  ExcessOfMemory ; Enough to run the program
        mov  di, bp
        jmp  short ExcessOfMemory ; Enough to run the program
ENDIF

```

```

; All initialization errors arrive here

```

```

halfFailed  label near
        jmp  near ptr short@

; Returns to DOS the amount of memory in excess
; Set the heap base and pointer

```

```

ExcessOfMemory  label near
        mov  bx, di
        add  bx, dx
        mov  word ptr _heapbase@ + 2, bx
        mov  word ptr _hkrivl@ + 2, bx
        mov  ax, _heap@
        sub  bx, ax      ; BX = Number of paragraphs to keep
        mov  cx, ax     ; ES = Program Segment Prefix address
        mov  ah, 04Ah
        push di         ; preserve DI
        int  021h      ; this call clobbers SLDI, BP !!!!!
        pop  di         ; restore DI

; Set the program stack. Take care to prevent the disastrous
; interrupt that could happen with a stack that is half-switched.
;
        shl  di, cl    ; $$$ CX is still equal to 4 $$$

```

```

        cli
        mov  ax, dx
        mov  sp, di
        sti

```

```

IFDEF _MUGE_

```

```

; Reset uninitialized data area

```

```

        mov  ax, ax
        mov  ax, cs.DGROUP@
        mov  di, offset DGROUP: bdata@
        mov  cx, offset DGROUP: edata@
        sub  cx, di
        rep  stmb

```

```

ENDIF

```

```

FNDEF __NOFLOAT__
:   Install floating point software
    push  cs           ;Simulation of a FAR call
    call  ds:[_emul$]
ENDIF

:   Prepare main arguments
    call  _startvp@
    call  _startvp@

    mov   ah, 0
    int  1ah           ; get current BIOS time in ticks
    mov   word ptr _StartTime@,dx ; save it for clock() fn
    mov   word ptr _StartTime@+2, cx

FNDEF __OLDCONIO__
IF LPROG
    push  cs           ; Simulation of a FAR call
ENDIF
    call  ds:[_crt1$] ; Initialize window sizes, etc.
ENDIF

:   ExitCode = main(argv,argv,envp);

IF LDATA
    push  word ptr environ@+2
    push  word ptr environ@
    push  word ptr _argv@+2
    push  word ptr _argv@
ELSE
    push  word ptr environ@
    push  word ptr _argv@
ENDIF
    push  _argv@
    call  main@

:   Flush and close streams and files
    push  ax
    call  exit@

-----
    _exit()
-----
    Restore interrupt vectors taken during startup. signal() functions
    could have grabbed vectors 0, 4, 5 or 6.

    Check for NULL pointer errors.

    Exit to DOS.

:NOTE : _exit() doesn't close any files or run exit functions. This is a
    minimal 'cleanup & quit' program exit.
-----
PubProc@  mov  _exit, _CDECL
          mov  ds, cs:DGROUP@

```



```

IF LPROC
    call ptr_restorevectors@ ; restore captured INT vectors
ELSE
    call near ptr_restorevectors@
ENDIF

IFDEF __NOFLOAT__
; Restore interrupt vectors taken by __asm1st
    push    cx ;Simulation of a FAR call
    call   dx:[__asm1st]
ENDIF

IF LDATABQ false
IFDEF __TINY__
; Check for null pointers before exit
    xor    ax, ax
    mov    si, ax
    mov    cx, lgth_CopyRight
    add    edi, eax
ComputeChecksum label near
    add    si, [si]
    adc    ah, 0
    inc    si
    loop  ComputeChecksum
    sub    ax, CheckSum
    jr    ExitToDOS
    mov    cx, lgth_NullCheck
    mov    dx, offset DGROUP: NullCheck
    call  ErrorDisplay
ENDIF
ENDIF

; Exit to DOS
ExitToDOS label near
    mov    bp, sp
    mov    ah, 4Ch
    mov    al, [bp+0F8h]
    int    21h ; Exit to DOS
EndProc@
STARTX    ENDP

```

SUBTTL Vector save/restore & default Zero divide routines

```

PAGE
;-----|
; | Interrupt Save/Restore routines and default divide by zero |
; | handler. |
; |-----|
;-----|

```

```

ZeroDivision PROC FAR
    mov    cx, lgth_ZeroDivMSG
    mov    dx, offset DGROUP: ZeroDivMSG
    jmp    MsgExit3

```

ZeroDivision ENDF

```

:-----
: savevectors()
:
: Save vectors for 0, 4, 5 & 6 interrupts. This is for extended
: signal() support so the signal functions can steal these
: vectors during runtime.
:-----

```

```

SaveVectors PROC NEAR
push ds
: Save INT 0
mov ax, 3500h
int 021h
mov word ptr _int0Vector@, bx
mov word ptr _int0Vector@+2, es
: Save INT 4
mov ax, 3504h
int 021h
mov word ptr _int4Vector@, bx
mov word ptr _int4Vector@+2, es
: Save INT 5
mov ax, 3505h
int 021h
mov word ptr _int5Vector@, bx
mov word ptr _int5Vector@+2, es
: Save INT 6
mov ax, 3506h
int 021h
mov word ptr _int6Vector@, bx
mov word ptr _int6Vector@+2, es
:
: Install default divide by zero handler.
:
mov ax, 2500h
mov ds, cx
mov dx, dx
mov dx, offset ZeroDivision
int 21h
:
pop ds
ret
SaveVectors ENDF

```

```

:-----
: rstarzero() puts back all the vectors that SaveVectors took.
:
: NOTE: TSRs must BE AWARE that signal() functions which take these
: vectors will be deactivated if the keep() function is executed.
: If a TSR wants to use the signal functions when it is active it
: will have to save/vectors these vectors itself when activated and
: deactivated.
:-----

```

```

PubProc@ _rstarzero, __CDECL__

```

```

IFDEF _HUGE_
push ds
mov ds, cx, DGROUP@@
ENDIF
push ds

```

```

mov     ax, 2300h
lds     dx, _instVector@
int     21h
        push  dx

        push  dx
mov     ax, 2304h
lds     dx, _instVector@
int     21h
        pop   dx

        push  dx
mov     ax, 2305h
lds     dx, _instVector@
int     21h
        pop   dx

FNDEF   __HUOE__
        push  dx
ENDEF

mov     ax, 2306h
lds     dx, _instVector@
int     21h
        pop   dx

ret

EndProc@ _restorezero, __CDECL__

SUBTTL Miscellaneous
PAGE
:-----:
:| Miscellaneous functions |
:-----:

FNDEF   __NOFLOAT__
NoEmulator PROC FAR
mov     _SOS7@, 0
ret
NoEmulator ENDP
ENDEF

FNDEF   __OLDCONIO__
Proc@   NoConsole, __CDECL__
ret
EndProc@ NoConsole, __CDECL__
ENDEF

ErrorDisplay PROC NEAR
mov     ah, 090h
mov     bx, 2
int     021h
ret
ErrorDisplay ENDP

PubProc@ abort, __CDECL__
mov     cx, 19th abortMSG
mov     dx, offset DGROUP: abortMSG
MsgExit label near

```

```

        mov     dx, cx: DGROUP@@
        call   ErrorDisplay
CallExit3  label near
        mov     ax, 3
        push   ax
        call   _exit@ ; _exit(3);
EndProc@  abort, _CDECL_

; The DGROUP@ variable is used to reload DS with DGROUP
PubSym@ DGROUP@, <dw 7>, _PASCAL_
_TEXT  ENDS

SUBTTL Start Up Data Area
PAGE
[-----]
:| Start Up Data Area |
:|                    |
:| WARNING            Do not move any variables in the data |
:|                    segment unless you're absolutely sure |
:|                    that it does not matter.              |
:|                    |
:|-----]
_DATA SEGMENT
; The Copyright string must NOT be moved or changed without
; changing the null pointer check logic
Copyright db 4 dup(0)
          db 'Turbo-C - Copyright (c) 1988 Borland Intl.,0
Igh_CopyRight equ $ - Copyright

IF LDATA EQ false
FNDEF __TINY__
CheckSum equ 00D37h
NullCheck db 'Null pointer assignment', 13, 10
Igh_NullCheck equ $ - NullCheck
ENDIF

ZeroDivMSG db 'Divide error', 13, 10
Igh_ZeroDivMSG equ $ - ZeroDivMSG

abortMSG db 'Abnormal program termination', 13, 10
Igh_abortMSG equ $ - abortMSG

;
; Interrupt vector save areas
;
; Interrupt vectors 0,4,5 & 6 are saved at startup and then restored
; when the program terminates. The signal/raise functions might
; steal these vectors during execution.
;
PubSym@  _Intr0Vector <dd 0>, _CDECL_
PubSym@  _Intr4Vector <dd 0>, _CDECL_
PubSym@  _Intr5Vector <dd 0>, _CDECL_
PubSym@  _Intr6Vector <dd 0>, _CDECL_
;
; Miscellaneous variables
PubSym@  _argc, <dw 0>, _CDECL_

```



```
                INCLUDE      @@@@.vers.asi
                @@@@
PUBLIC          ENDF
                @@@@Top@
                @@@@Top@      label      byte      ; for use in stack-underflow checks.
                ENDF
_STACK ENDS
ENDF
                END          STARTX
```

LISTADO DEL PROGRAMA ROMLDR.C

A continuación se muestra el listado del programa ROMLDR:

```

/*
   ROMLDR.C
   EKE locator program written by: Charles B. Allison
   Editado en la revista "The C Users Journal"
   Marzo de 1994; Volumen 12; Numero 3; Páginas 35
*/

#include <ctype.h>
#include <in.h>
#include <dos.h>
#include <stdio.h>
#include <stdlib.h>
#include <alloc.h>
#include <conio.h>
#include <ctype.h>
#include <fcntl.h>
#include <string.h>

#define BC 1 /* Se asume Borland C */

typedef struct {
    unsigned sig; /* signature = 4DSAh */
    unsigned last_sector; /* length of last sector in file mod 512 */
    unsigned file_size; /* size of file in 512 byte pages includes hdr */
    unsigned num_reloc; /* number of relocation items */
    unsigned hdr_size; /* # of 16 bytes paragraphs in header */
    unsigned min_hdr_parg; /* min # of paragraphs above load file */
    unsigned max_hdr_parg; /* max # of paragraphs requested by file */
    unsigned disp_stack_seg; /* rel displacement of stack segment */
    unsigned sp; /* contents of stack ptr on entry to prog */
    unsigned checksum; /* check sum of file */
    unsigned ip; /* beginning instruction ptr */
}

```



```

unsigned rel_cs_seg;      /* relative cs segment */
unsigned off_reloc; /* offset to 1st relocation item typ. 1c */
unsigned over_lay; /* overlay number */
unsigned reserved; /* ?? reserved ?? */
/* relocation item format is seg:off location
relative to the beginning of the code section */

) EXE_HDR;

struct MP_TBL {
    long addr; /* segment beg. address */
    long haddr; /* segment high addr */
    char class[12]; /* class of object */
} mactable[120];

void sort_table( void );
void gethdr( char * );
long hexcvt( char * );
size_t read_block( char far *, size_t );
long read_segm( int );
size_t write_block( char far *, size_t );
long write_segm( long );
int fix_segm( int );
int config( char * );
void term_errc( int );

unsigned (*ch_ptr)[2]; /* pointer to translation table [0] = offset, [1] = segment */
char rfile[14] = "rom.rmap"; /* dummy file names */
char bfile[14] = "rom.bin";
char efile[14] = "rom.exe";

/* columns for starting and ending addresses in MAP */

#define LCOL 1
#define HCOL 8

#ifdef BC

```

```

#define      MAPCOL      41      /* bc map file class column */
#define
#define      MAPCOL      45      /* ma map file class column */
#define

int class_loc = MAPCOL;
FILE *mapfile, *onefile, *binfile;

#define      BUF_SIZE    60

char mapstring[BUF_SIZE];
long filec;          /* number of bytes in exe file */
int nmapc;          /* number of segments in map */
unsigned rcount = 0x1000, rremainr = 0x40;
char header[10000];
EXE_HEADER *filehr = (EXE_HEADER *)header;
char far *seg_buffer;
int next_fix = 0;
char run_class[15] = "FAR_DATA";
unsigned rupdate;    /* beginning run segment */

/* ----- MAIN ----- */
int main( int argc, char *argv[] )
{
    int r_class_flag = 1, i;
    long temp, szfar;
    //0x10000L
    if( ( seg_buffer = ( char far * ) malloc( 0x10000L ) ) == NULL )
        return( 0 );
    if( argc == 1 )          /* any cfg file name ? */
        return( -1 );
    cout<< argv[1] << endl;
    i = 0;
    while ( !get( mapstring, BUF_SIZE, mapfile ) )
        /* process map file from mapstring input

maptable[1] - n contains the segments -

```

```

class STACK should be last one ends with i having n + 1 arguments */
if ( (ist)strlen(mapstring) > class_loc + 1 ) {
    /* get rid of \n at end of string */
    mapstring[(ist)strlen(mapstring)-1] = '\0';
    if ( (tmp = hexconv(&mapstring[LCOL])) >= 0 ) {
        maptable[i].addr = trap;
        maptable[i].haddr = hexconv(&mapstring[HCOL]);

        //&mapstring[class_loc];
        strcpy(maptable[i].class, &mapstring[class_loc]);
        if( r_class_flag )
            if( strcmp(&mapstring[class_loc], rnm_class) == 0 )
                /* set it to first class occurrence */
                rnmdata = (maptable[i].addr) >> 4;
                r_class_flag = 0;
            }
        printf("\n Segmento %4.4lx Clase %s", maptable[i].addr/16,
maptable[i].class );
        i++;
    } /* end - if hexconv */
} /* end if strlen */
if( i >= 119 ) /* error too many segments */
    break;
} /* end of while */
if( faof(mapfile) )
    printf("\nFin de archivo\n");
else
    printf("\nError leyendo archivo map\n");
naseg = i - 1; /* number of segments [1 to naseg] */
getsh( header ); /* read in the exe header info */
/* size of object section file */
faize = (long)((512L * (filhdr->file_size-1)) +
    filhdr->lst_seg_lng - 16L * filhdr->hdr_siz );
printf("\nDirección de Inicio %4.4x:%4.4x\n", romaadr+filhdr->rel_ca_seg,
    filhdr->ip );
printf("\nTamaño de Rom %6lx\n", faize );

```

```

                                /* process the exe file header - sort fix ups */
    sort_table();

                                /* read in exe file by segment do fixups frommap

table and write to output file */
    for( i = 0; i < nseg; i++) {
        if( (min==read_segmap(i)) > 0L ) {

                                /* ignore 0 length segments */

            fix_segmap(i);
            write_segmap(min);
        }
    }

                                /* done - end the program */

    fflush( seg_buffer );
    fclose(fd);
    return 0;
}

/* ----- */
/* quart routine for fix pointers */
int cmp_ptr( const void *a, const void *b )
{
    long vala, valb;

    vala = ((long)((unsigned*)a)[0]) + (((unsigned*)a)[1] << 4 );
    valb = ((long)((unsigned*)b)[0]) + (((unsigned*)b)[1] << 4 );
    vala -= valb;
    if( vala < 0 )
        return -1;
    if( vala > 0 )
        return 1;
    return 0;
}

/* ----- sort_table ----- */
/* sort header table */
void sort_table( void )
{
    qsort((void**)header[fixhdr->off_reloc], fixhdr->num_reloc, 4, cmp_ptr );
}

```

```

/* ----- read_block ----- */
size_t read_block( char far *segbuf, size_t segsz )
{
    if (fread( segbuf, 1, segsz, exefile ) != segsz)
        term_error( -7 );
    return segsz;
}

/* ----- read_segms ----- */
long read_segms( int i )
{
    long segsize;
    segsize = mappable[i].haddr - mappable[i].addr;
    if ( !segsize )
        return 0;
    segsize += mappable[i+1].addr - (mappable[i].haddr);
    if ( segsize <= 0x9000 )
        read_block( seg_buffer, (size_t)segsize );
    else {
        read_block( seg_buffer, 0x8000 );
        read_block( (&seg_buffer)(0x8000), (size_t)(segsize-0x8000) );
    }
    return segsize;
}

/* ----- write_block ----- */
size_t write_block( char far* segbuf, size_t segsz )
{
    if (fwrite( segbuf, 1, segsz, binfile ) != segsz)
        term_error( -8 );
    return segsz;
}

/* ----- write_segms ----- */
long write_segms( long segsize )
{
    if ( !segsize )
        return 0;
    if ( segsize <= 0x8000 )

```

```

        write_blank( seg_buffer, engine );
    else {
        write_blank( seg_buffer, 0x8000 );
        write_blank( (d)seg_buffer[0x8000], (size_t)(engine-0x8000) );
    }
    return engine;
}
/* ----- fix_engine ----- */
int fix_engine( int i )
{
    unsigned temp, cong, fixup;
    unsigned fix = fixup;

    cong = (unsigned)(maptable[i].addr/16L);
    while( next_fix < 0xffff->mem_reloc ){
        if( ch_ptr[next_fix][1] > cong )
            break;
        temp = ch_ptr[next_fix][0];

        fixup = (unsigned)fix*8+seg_buffer[temp];
        fixup = *fixup;

        if( fixup >= 0xffff ){
            /* modify segment fixup according to type */
            /* modify for run */
            fixup -= 0xffff;
            fixup += 0xffff;
        }
        else /* handle as run */
            fixup += 0xffff;
        *fixup = fixup;
        next_fix++;
    } /* end of while */
    return 0;
}
/* ----- hasevt ----- */
/* do hex digit to unsigned long */
long hasevt( char * mem )

```

```

{
char *term;
long value;

value = strtoul( num, &term, 16 );
return value;
}
/* ----- getchdr ----- */
void getchdr( char *buf )
{
int i, j = 32; /* index counter */

if ( fread( &buf[0], 1, 32, exefile ) < 32 )
term_error( -6 );
/* have filhdr contents so get size of full header */
if ( fread( &buf[j], 16, filhdr->hdr_siz-2, exefile ) < filhdr->hdr_siz-2 )
term_error( -6 );

(unsigned *)ch_ptr = (unsigned *)(&buf[filhdr->off_reloc]);
/* get address of relocation table - ch_ptr[n][m]
m - 0 offset, 1 - seg, n relocation # */
}
/* ----- config ----- */
/* get configuration data */
int config( char *cfgfile )
{
FILE *cfg;
char buf[80];

if ( (cfg = fopen( cfgfile, "r" )) == NULL )
term_error( -1 );
if ( fgets( buf, 80, cfg ) == NULL )
term_error( -2 );
if ( sscanf( buf, "%s %s %s", &mfile, &efile, &bfile ) != 3 )
term_error( -2 );
/* now try to open input file 1 */

if ( (mapfile = fopen( mfile, "r" )) == NULL )
term_error( -3 );
if ( (exefile = fopen( efile, "rb" )) == NULL )
term_error( -4 );
}

```

```

if (binfile=fopen("file","wb")==NULL )
    term_error(-3);
if (fwrite( buf, 80, cfile )==NULL )
    term_error(-7);
if (fclose(buf,"%64x %64x", &rowname, &rowname) != 2 )
    term_error(-7);
if (fwrite( buf, 80, cfile )== NULL )
    term_error(-7);
if (fclose( buf, "file", &row_name ) != 1 )
    term_error(-7);
return 0;
}
/* ----- error handler ----- */
char *errlist[10] = {
    "Error en Petición de Memoria", //Memory Allocation Error",
    "Archivo de Configuración Inválido, Use: romldr config.cfg",
    //"No configuration file,Usage:romldr cfile.cfg",
    "Error en Archivo de Configuración - Nombres de Archivos",
    //"Configuration file error - File names",
    "Error al Abrir Archivo Map", //Map file open error",
    "Error al Abrir Archivo Exe", //Exe file open error",
    "Error al Abrir Archivo Bin", //Bin file open error",
    "Error al Leer Cabecera", //Error reading header",
    "Error al Leer Archivo Exe", //Error reading exe file",
    "Error al Escribir Archivo Bin", //Error writing Bin file",
    ""
};
void term_error( int errnum )
{
    errnum = abs( errnum );
    if ( errnum >= 9 )
        exit(-1);
    printf("Me's\n", errlist[errnum] );
    fflush( stdout );
    exit( errnum );
}

```


BIBLIOGRAFIA

**LOS MICROPROCESADORES INTEL
ARQUITECTURA, PROGRAMACION E INTERFACES,
BARRY B. BREY,
EDITORIAL PRENTICE HALL HISPANOAMERICANA,
3A. EDICION, MEXICO 1995.**

**FUNDAMENTOS DE LOS MICROPROCESADORES
TOKHEIM ROGER L.
EDITORIAL MC GRAW HILL.
2DA. EDICION, MEXICO**

**INTRODUCCION AL MICROPROCESADOR 8086/8088.
CRISTOPHER L. MORGAN - MITCHELL WAITE.
EDITORIAL MC GRAW HILL
U.S.A. INC. 1982**

**LOGICA DIGITAL Y DISEÑO DE COMPUTADORES
MORRIS MANO M.
EDITORIAL PRENTICE HALL
PRENTICE HALL, INC 1982**

**MICROPROCESSORS AND INTERFACING
PROGRAMMING AND HARDWARE
HALL DOUGLAS V.
EDITORIAL MC GRAW HILL
INTERNATIONAL EDITION, 1986**

**MICROPROCESSORS AND INTERFACING
PROGRAMMING AND HARDWARE
HALL DOUGLAS V.
EDITORIAL MC GRAW HILL
INTERNATIONAL EDITION 1986**

MICROPROCESADORES DE 16 BITS
IAN R. WHITWORTH
COLECCION CIENCIA ELECTRONICA
EDITORIAL GUSTAVO GILI, S.A.
EDICION CASTELLANA, 1986

PERIPHERALS
INTEL
IL, USA. 1990

MEMORY I
INTEL
IL, USA. 1990

MEMORY II
INTEL
IL, USA. 1990

CMOS LOGIC DATABOOK
NATIONAL SEMICONDUCTOR
CA, USA. 1988

TURBO C BIBLE
BARKAKATI, NABAJYOTI
EDITORIAL HOWARD W. SAMS & CO.
IN , USA. 1990

USING TURBO C
SCHILDT, HERBERT
EDITORIAL MC GRAW-HILL
CA , USA. 1989