r wrying



UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

ESCUELA NACIONAL DE ESTUDIOS PROFESIONALES

DISEÑO Y CONSTRUCCION DE UNA INTERFAZ APLICADA A CONTROLAR MOTORES DE CORRIENTE DIRECTA DESDE UNA COMPUTADORA PERSONAL (P C)

TESIS PROFESIONAL

QUE PARA OBTENER EL TITULO DE INGENIERO MECANICO - ELECTRICISTA

PRESENTA:

MARTIN HERNANDEZ ORDUÑA

MEXICO, D. F.

ABRIL 1991

TESIS CON FALLA DE ORIGEN







UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

	CAPITULO UNO " COMPUTADORAS PERSONALES " 1.1 INTRODUCCION	4
	CAFITULO DOS	
•	"DISEND Y CONSTRUCCION DE UNA INTERFAZ " 2.1 INTRODUCCION 2.2 INTERFACES 2.3 DESAGROLLO DEL HARDWARE 2.4 SELECCION DEL DISPOSITIVO 2.5 CIFCUITO INTERFAZ PROGRAMABLE (SOFTWARE) 2.6 ANALISIS DE CIRCUITOS DIGITALES 2.7 ANALISIS ESTATICO 2.8 ANALISIS ESTATICO 2.8 ANALISIS ENAMICO	17
	2.2 INTERFACES	17
	2.3 DESARROLLO DEL HARDWARE	18
	2.4 SELECCION DEL DISPOSITIVO	20
	Z.5 CIRCUITO INTERFAZ PROGRAMABLE (SOFTWARE)	23
	2.6 ANALISIS DE CIRCUITOS DIGITALES	28
	2.7 ANALISIS ESTATICD	34
	2.8 ANALISIS FINAMICO	38
	그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그	
	CAPITULD TRES	e eres Seriales a
	" ETAPA DE POTENCIA "	
	3.1 INTRODUCCION	39
	3.1 INTRODUCCION	39
	3.3 CIRCUITO ACOPLADOR	44
	3.4 CIRCUITO COMPARADOR	. 45
	3.5 CIRCUITO DE DISPARO Y POTENCIA	48
	3.6 CIRCUITO DETECTOR DE CRUCE POR CERD	51
	3.4 CIRCUITO COMPARADOR 3.5 CIRCUITO DE DISPARO Y FOTENCIA 3.6 CIRCUITO DETECTOR DE CRUCE POR CERO 3.7 CIRCUITO DE RETROALIMENTACION B. P	55
		fr trouble Total
*	CAPITULO CUATRO	Ggi.J
	" CONTROL V SETROALIMENTACION "	
	4.1 INTERDUCTION	40
	4.2 OPTOGCOSLADORES	62
	4.3 ENCODERS O TRANSDUCTORES DE CODIGO	63
	4.1 INTRODUCCION 4.2 OPIOACOFLADGRES 4.3 ENCODERS O TRANSDUCTORES DE CODIGO 4.4 MICKOCONTROLADOR 68705P3	67
		j. 34 . j
	CAPITULO CINCO	Hally or
	" APLICACIONES "	
	5.1 INTRODUCCION 5.2 PERSPECTIVAS DE AFLICACION	74
	J. 2 FERSPECTIVES DE HELICHGION	/5
	그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그	
	CAPITULO SEIS	
	" ANALISIS, CONCLUSIONES Y COSTOS "	76
		1647
	APENDICE	89
	그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그 그	
	DIDI IDEDAGIA	

INTRODUCCION

INTRODUCCION:

Las computadoras personales son la herramienta más empleada hoy en dia, tanto en la industria como en la oficina, el comercio, en la educación, etcétera. Estas computadoras personales permiten al usuario realizar tareas más eficientes, de un grado de complejidad mayor, en un menor tiempo.

Dada la importancia que tienen estos equipos, se plantea la utilización de los mismos en problemas de control, sirviendo como enlace y corrección de señales que puedan generar errores en nuestro proceso. Como interfaz hombre-proceso.

Se plantea la necesidad de realizar un sistema de control para motores de corriente continua empleando esta técnologia. Ya que una de tantas aplicaciónes que se le pueden dar a una computadora personal, esta en la automatización de procesos industriales, capturando en forma sistematica las magnitudes de las variables de dicho proceso con el fin de poder evaluar la dinámica del sistema.

En procesos industriales los motores de corriente continua juegan un papel importante, permitiendo el movimiento y transportación de dispositivos que conforman el sistema, su utilización es el orado extremo, dependiendo de las características del proceso. Los hay en la industria metal-mecánica, donde se acoplan dos motores, uno que mueve dos rodillos que a su vez prensan el metal o lámina y otro que va enrrollando la lámina, ambos estansincronizados pero uno gira a mayor velocidad que el otro para dar la tensión requerida a la lámina. Otra aplicación la tenemos en la industria textil, donde los motores controlan los movimientos de aquias que bordan los hilados, también los encontramos en procesos de revelado fotográfico donde se controla entre otras cosas la tensión de la película fotográfica, así como el tiempo que debe permanecer en substancias que permitan llegar al terminado final. Existe una amplia utilización de los motores de corriente continua, por lo cual la perspectiva de aplicación es variable.

De ahi la importancia por desarrollar el diseño y construcción de la interfaz. Como puede pensarse la tarea no es facil porque se intervendrá en varias áreas de la ingenieria como son:

- * ELECTRONICA DIGITAL
- * CONTROL
- # COMPUTACION
- * ELECTRONICA DE POTENCIA

Dentro de la electrónica digital se contempla las dos etapas fundamentales: el hardware que nos permite generar, detectar y procesar las variables que se requieren para el proceso, para ello se utilizan convertidores de código, fuentes de alimentación, circuitos de potencia, etcétera. La otra etapa es el software, que se interrelaciona con el hardware permitiendo la comunicación entre el mundo real y la computadora.

Como se puede ver nuestro software estará determinado por la computadora personal a utilizar y específicamente por el microprocesador que ésta utilice.

El trabajo ha sido propuesto de una forma tal que nos permita llevar una secuencia γ asimismo probar cada etapa por separado.

La primera parte (CAPITULO 1), contempla un análisis de las computadoras personales, adentrandonos en su funcionamiento básico, para conocerla y determinar donde se podrá intercalar nuestra interfaz sin que se bloquee el funcionamiento normal de la computadora personal, esto es, analizar el software y hardware determinando las direcciones óptimas y la circuitoria necesaria para poder entablar la comunicación con la computadora personal y el mundo exterior vía la interfaz.

CAPITULO SEGUNDO.- Va más lejos, se diseñará y construirá una interfaz que nos permita comunicar el mundo real con la computadora, partiendo de que ésta ya existe. Se intercala una tarjeta con la circuiteria necesaria para entablar la relación computadora-proceso, para ello se basará en los resultados obtenidos en el capitulo anterior.

Se comprende el estudio y desarrollo de la circuitería requerida, asimismo se realizará un análisis estático y dinámico de toda la circuitería empleada, para determinar su funcionalidad.

En está misma etapa se diseñara el software requerido por la circuitería, el cual tiene como función principal codificar la información y crear las rutinas necesarias para que la computadorá personal reconozca las instrucciones que se teclean así como transformar la información que viene del exterior en señales semejantes a las que maneja la computadora personal, via la circuiteria perasaria.

TERCER CAPITULO. - Habla de los elementos que nos permiten convertir las señales generadas en la computadora en señales que pueda entender la etapa de electrónica de potencia.

Se define como etapa de potencia, porque es bien conocido que la computadora personal y la interfaz manejan tensiones bajas (de 0 a 15 volts), las cuales son insuficientes para ali-

mentar un motor de corriente continua (en el apéndice se presenta un breve resumen de motores de corriente directa así como de las pruebas que se le hicieron a los motores con que cuenta el laboratorio de conversión de la energía), por lo que es necesario amplificar la señal en potencia. Para lograr esto se utilizan elementos de electrónica discreta como son:

- * TRANSISTORES Y DIODOS.
- * TRIACS Y TRANSFORMADORES.

CAPITULO CUARTO.- También es de importancia ya que en el se tratará el diseño y desarrollo de un sensor y convertidor de códico. mejor conocido como transductor. Con el cual podremos realimentar nuestro sistema y así poder obtener un sistema de control de lazo cerrado.

Con el sensor y un circuito microcontrolador se convertiran las señales que genera el motor (REVOLUCIONES POR MINUTO) en señales eléctricas de magnitud similar a las que maneja la interfat, con el fin de establecer comunicación directa entre la carga (motor) y la computadora.

La conversión de señales se hará utilizando un microcontrolador (68705P3), y programando éste para obtener las señales requeridas.

CAPITULO CINCO.- Se presentará un bosquejo de las aplicaciones que se le pueden dar a la interfaz y específicamente al trabajo aquí desarrollado. Al finalizar se presentará un apéndice con la informacion técnicas y las referencias que se utilizaron en la realización del presente trabajo de TESIS.

CAPITULO UNO COMPUTADORAS PERSONALES

COMPLITADORAS PERSONALES

1.1.~ INTRODUCCION:

Las computadoras son el sistema másutilizado actualmente, por su amplia qama de aplicaciones. El presente capítulo nos introduce en las computadoras personales, haciendo un breve resumen de su evolución así como su funcionamiento básico.

Desde el inicio de la era de las computadoras electrónicas ha habido una tendencia clara a acercar estos equipos al usuario final sin mayores conocimientos sobre computación. En la década de los cincuentas y sesentas ésta tendencia era notoria en el campo de la programación (software) con el desarrollo de lenguajes de programación (fortran. cobol. mascal) cada vez más parecido al lenguaje natural del hombre e interfaces hombre-máquina cada vez más simples de usar. En la época de los setentas el proceso de acercamiento se da también en el Area de equipos (hardware) con el desarrollo de los microprocesadores (unidad central de procesamiento en una sola pastilla electrónica o chip). Los microprocesadores o computadoras personales (PC's) que son equipo de escritorio con capacidad de computo del orden de un millón de instrucciónes por segundo, memoria de 126-640 kilobytes y disco flexibles de 360 kb y duros de 10 o más megabytes.

Además de los factores anteriores (facilidad de manejo. instalación, tamaño) hay otros elementos que han contribuido a la popularidad de las computadoras personales.

Compatibilidad. Esto se refiere a la posibilidad de correr el mismo programa en computadoras de diversos fabricantes lo cual es posible por el hecho de que las PC's están basadas en la familia de los microprocesadores intel 8088, 8086, 80286 y 80386 y utilizan el sistema operativo MS-DDS.

Gran cantidad de software disponible. El factor compatibilidad ha estimulado a las compañías productoras de software para generar programas a ser utilizados en un medio ambiente del sistema operativo MS-DDS.

Software orientado al usuario. Los lenguajes de uso común en las computadoras personales son los llamados de la cuarta generación y se caracterizan por las dos facetas siquientes: la orientada al programador y la orientada al usuario final.

Hasta aquí se ha dado un panorama general de las características de las PC's, a continuación se dará una breve reseña de la evolución de las computadoras.

PRIMERA GENERACION (1947): Usan circuitos a bulbos como elementos lógicos y tambores magnéticos como memorias de varios miles de palabras. Lentas, poco confiables y conjunto de instrucciones muy reducido.

SEGUNDA GENERACION (1956): Incorporan el uso de transistores memoria principal de ferrita, memoria auxiliar de tambor disco y cinta magnética. Más económica, rápida y confiable programas orientados a la solución de problemas al aparecer los lenguajes compiladores y traductores.

TERCERA GENERACION (1964): Usan circuitos integrados de lógica RTL v ECL inicialmente v TTL a partir de 1966. Aparecen los minicomputadores, se aplica la máquina al control de procesos se desarrollan lenguajes de alto nivel como FORTRAN, COBOL, etc.

CUARTA GENERACION (1972): Utilizan circuitos integrados en gran escala en la seccción lógica y en la memoria principal.

Aparecen los microprocesadores que son estructuras sumamente complejas de propósito general y programa almacenado aplicados inicialmente a calculadoras portatiles y controladores de propósito general.

Como se observa el avance a sido rápido y efica: de aquí podemos ver perspectivas. Cualquier consideración que se deseó hacer sobre el futuro desarrollo de las microcomputadores corre el riesto de ser conservada. Sin embargo, para tener una idea del porven:r, mencionare estos hechos acerca del pasado reciente: a principios de los años setentas se desarrollan los microprocesadores de 8 bits, a mediados de la misma década los de 16 bits y a principios de los ochentas los de 32 bits con capacidad de computo parecida a las computadoras de la tercera generación. La capacidad de direcciónamiento de las primeras micros era de 64,000 bits, las de las más recientes es de 4'000,000,000 de bits. El reloj de las primeras micros era de 53 megahertz las de las más recientes es de 4'000,000; de las más recientes es de 20 megahertz. Las primeras micros solo soportaban a un usuario. las más recientes aceptan a varios usuarios a un tiempo. Tedo lo anterior en un período de 15 años.

Como podemos observar las perspectivas son muchas y en la actualidad la computadora es una herramienta muy usada en varios campos y areas del desarrollo humano. Pero ¿ qué es una computadora personal? ¿como funciona?. A muy groso modo se podría decir que una computadora es un aparato que ejecuta las instrucciones que un usuario ha almacenado en una unidad del aparato llamada memoria. El esquema básico de una computadora se da en la figura 1.1.

1.2. - DRGANIZACION Y FUNCIONAMIENTO BASICO.

Componentes básicos: las computadoras en general están formadas principalmente por cuatro unidades basicas.

- * UNIDAD ARITMETICA LOGICA.
- # UNIDAD DE CONTROL.
- * LA MEMORIA.
- * UNIDAD DE ENTRADA SALIDA.

A partir de 1970, sin embargo, la avanzada tecnología en semiconductores permitio la fabricación de una componente que en un solo circuito integrado agrupa dos de las unidades basicas la UNIDAD ARITMETICA LOGICA y la UNIDAD DE CONTROL. A este dispositivo se le conoce con el nombre de MICROPROCESADOR.

Juntos el microprocesador, la memoria y los acoplamientos de entrada/salida forman el dispositivo que conocemos como microcomputadora. En la figura 1.2 se muestra un diagrama a bloques de la microcomputadora.


Las microcomputadoras pueden manejar, a su vez, otros dispositivos que se conocen como periféricos y que le permiten comunicarse con el mundo exterior, entendiendo por ésto todo aquello que se encuentra fuera de la microcomputadora. Como se mencionó. la microcomputadora consta de los bloques mostrados en la figura 1.2 y de los cuales se hablará a continuación.


EL MICROPROCESADOR.

Son dispositivos electrónicos complejos.

Internamente contienen miles de transistores alojados en una superficie pequeNisima (alrededor de 16 mm), en un cristal de silicio. Este cristal se aloja en un encapsulado que típicamente tiene 40 conexiones al exterior (microprocesador de 8 v 16 bits), formando un circuito integrado compacto v con una superficie muchisimo mayor a la del cristal de sílicio.

Los transistores están conectados de tal manera que forman dos tipos de circuitos: compuertas lógicas y flip-flops. Estos circuitos se acoplan para formar otros con funciones más elevadas.





- * REGISTROS.
- * CONTADDRES.
- * CODIFICADORES.
- * SUMADORES.

Finalmente los circuitos previamente señalados se combinan para desarrollar, la relativamente complicada función que realiza un microprocesador.

Para facilitar la comprensión de la forma en que los circuitos del microprocesador interaccionan, se supondra la existencia de un microprocesador básico y formado solo por sus componentes más elementales. Cabe aclarar que los microprocesadores vendidos comercialmente contienen mucho más componentes que los que acuí se plantearán. El funcionamiento de ambas versiones es, sin embargo, idéntico.

En la figura 1.3 se muestra el microprocesador básico conectado a su memoria y a sus acoplamientos de entrada/salida.

El circuito microprocesador contiene dos unidades básicas, la UNIDAD ARITMETICA LOGICA (ALU), y la UNIDAD DE CONTROL además internamente el microprocesador hace uso de varios registros que emplea para almacenamiento y transferencia de datos entre los propios circuitos del microprocesador o entre el microprocesador y la memoria o la unidad de entrada/salida.

UNIDAD ARITMETICA LOGICA.


Como su nombre lo indica, la unidad aritmética lógica permite realizar operaciones binarias, aritméticas y lógicas entre dos operandos. El ALU básico del microprocesador propuesto está formado por un sumador y circuitos combinacionales que efectuan las operaciones lógicas o aritméticas. La unidad de control indica al ALU que operación especifica debe llevar a cabo, y generalmente la realiza con el valor de los operandos de dos registros.

- * EL REGISTRO DE DATOS, y
- # FL ACUMULADOR.

El acumulador se utiliza a su vez para almacenar el resultado de la operación, por lo que el valor previo de uno de los operandos se pierde.

Las operaciones que el ALU básico puede hacer son:

- * Las operaciones aritméticas SUMA Y RESTA.
- # Las operaciones lógicas AND, OR Y NOT



UNIDAD DE CONTROL.

La unidad de control coordina la función de las otras tres unidades. La unidad de control permite por ejemplo almacenar un dato en memoria, realizar una suma o transferir un byte a la unidad de entrada salida. La unidad de control es alimentada con las instrucciónes del programa en curso y su trabajo es la ejecución, una a una, de éstas instrucciónes.

La unidad de control está formada por el decodificador de instrucciónes ${\bf v}$ el controlador de secuencias.

EL DECODIFICADOR DE INSTRUCCIONES.

Despues que una instrucción se lee de memoria y se quarda en el registro de datos, la instrucción se decodifica en este circuito. El decodificador examina el código y decide la operación que ha de realizarse.


EL CONTROLADOR DE SECUENCIA.

El controlador de secuencia recibe la información del decodificador de instrucciones y genera las señales de control necesarias para ejecutar la instrucción solicitada. Estas señales de control son niveles de voltaje o pulsos dirigidos a las componentes adecuadas y que pueden ser cualquiera de las descritas anteriormente.

REGISTROS INTERNOS.

Como se había mencionado anteriormente, los registros internos del microprocesador permiten por un lado el almacenamiento de datos que pueden ser los resultados de alquna operación y por el otro la transferencia de información entre el microprocesador y la memoria o la unidad de entrada/salida.En la figura 1.4 se muestra el diagrama de una memoria la cual se comunica con el microprocesador a través de dos buses o ductos: el bus de direcciones que contiene la dirección de la localidad que se desea leer o escribir, y el bus de datos, que transfiere de ó para el microprocesador el dato leido o escrito en memoria. El bus de datos es por tanto, bidireccional, mientras que el de direcciones es unidireccional.

El decodificador de instrucciones selecciona la linea correspondiente a la localidad elegida por el microprocesador. El microprocesador debe también, a traves de la linea READ/WRITE, especificar su deseo, leer o escribir en la memoria.



LOS ACOPLAMIENTOS DE ENTRADA/SALIDA.

Los periféricos son dispositivos que permiten a la computadora interactuar, va sea con variables físicas externas o con un operador. Dispositivos como los teclados los desplieques luminosos, son periféricos que permiten al operador programar la computadora y obtener resultados.

Par otro lado, dispositivas como los relevadores o los convertidores analógicos-digitales, permiten que la microcomputadora lea y actúe sobre variables físicas.

Los acoplamientos de entrada/salida están constituídos por puertos de entrada o de salida conectados con circuitos que son los que manejan directamente a los periféricos. Sin embargo lo único que la microcomputadora ve hacia el mundo exterior son los puertos de entrada/salida. Un puerto de salida no es otra cosa que un registro en donde la microcomputadora pueda almacenar bits.

Un puerto de entrada es simplemente un conjunto de compuertas lógicas de donde la microcomputadora puede leer el estado de los bits. Cabe mencionar que se está manejando el concepto de microcomputadora en lugar de computadora personal ya que esto es indistinto.

1.3. - FUNCIONAMIENTO Y OPERACION DE UNA MICROCOMPUTADORA

Una vez descritas las partes principales de la microdomputadora se procedera a analizar la forma como se ejecutan los programas almacenados en memoria, así como el manejo de datos de la misma.

LAS INSTRUCCIONES.

Las instrucciones almacenadas en memoria constan de dos partes:

- * EL CODIGO DE OPERACION
- # EL OPERANDO

El códico de operación (que puede ser almacenado en un byte de memoria), específica que instrucción debe ejecutarse. El operando que es el byte siquiente, es el dato sobre el cual se realizará la operación. Por ejemplo, suponque que un microprocesador donde la instrucción LDA 07H se codifica como:

86 07 en hexadecimal 6

1000 0110 0000 0111 . . en binario.

El primer byte es el código de operación: el microprocesador lo lee γ lo identifica como la instrucción CARGA ACUMULADOR CON OPERANDO.

El siquiente byte es el operando ν en este caso es el número siete .

La longuitud de palabra de las instrucciones y operandos depende directamente del microprocesador con el cual se esté trabajando.

LA SECUENCIA IR POR TRAER (FETCH - EXECUTE).


Cuando la microcomputadora ejecuta un programa almacenado en memoria, lo hace a través de un ciclo básico que se repite constantemente. El programa consta de dos instrucciones almacenadas en memoria, en cierto orden, que el microprocesador lee y ejecuta, una a una. A este ciclo repetido de lectura ejecución de la instrucción, se le conoce en general por el término en inclés FETCH - EXECUTE.

Cuando la microcomputadora inicia operaciones mediante la señal RESET que se conecta al microprocesador, entra en la fase FETCH. La primera instrucción se lee y se decodifica en el microprocesador. Realizando esto, el microprocesador procede a la fase EXECUTE en la cual debe llevar a cabo las operaciones involucradas en la instrucción en cuestion.

Este ciclo se repite indefinidamente, de acuerdo con el programa almacenado en memoria. Pero, ¿comó se ejecuta este ciclo ? .

Todos los ciclos de instrucción requieren de un ciclo de máquina para traer de memoria el código de operación de la instrucción, este ciclo de máquina se conoce como ciclo FETCH ó ciclo M1. Alqunas instrucciones del microprocesador tienen dos bytes como código de operación por lo que requieren de dos ciclos FETCH. El ciclo FETCH permite a la CPU leer el código de operación, decodificar la operación que se va a ejecutar, y ejecutar una parte ó posiblemente toda la operación que implica la instrucción. Las instrucciones sencillas requieren de solo un ciclo de máquina para ejecutarse. La figura 1.5 ilustra las señales que se producen durante el ciclo FETCH.

- 1.- El contenido del contador del programa se coloca en el bus de direcciónes y se activa la señal M1 al comienzo del ciclo M1.
- 2.- Medio período más tarde se activan las señales MRED v RD indicando que el bus de dirección contiene una dirección para la memoria. La señal MRED indica que se hace referencia a la memoria v la señal RD indica que es una función de lectura. En este momento v a se encuentra estabilizada la dirección en el bus de dirección. La transición alto-bajo de óstas dos señales se puede usar para seleccionar a la memoria v ordenar que el contenido (una copia) de la localidad direccionada se deposite v el bus de datos.
- 3.- La transición bajo-alto de la señal @ en el estado T3 lee en el registro de la instrucción el contenido presente en el bus de datos. Un tiempo después, las señales M1. RD y MREO pasan a nivel inactivo.
- 4.- Los estados T3 v T4 del ciclo FETCH los usa el microprocesador para operaciones internas en la decodificación y ejecución de la instrucción (si no requiere más ciclos de máguina).
- 5.- Los estados T3 y T4 también los usa para la función de refrescar memoria. Con la transición bajo-alto de la señal @. la señal RFSH pasa a nivel activo y el contenido del registro R se envía al bus de dirección en las lineas A6-A0; dirección que permanece hasta la conclusión del estado T4. La señal MREO se activa de nuevo en el estado T3 indicando que procede la función de refrescar las memorias dinámicas.
- 6.- En el estado T4 la señal RFSH pasa al nivel inactivo señalando que termina la función de refrescar memoria.



Se debe notar que la señal RD no se activa durante la función de refrescar memoria para prevenir que los contenidos de diferentes localidades de memoria se disparen en el bus de datos.

La señal RFSH no se puede usar por si sola para iniciar la función de refrescar, ya que la dirección de refrescar está garantizada estar estable sólo durante el tiempo en que MREO está activo. En el TZ, durante la transición alto-bajo de la señal @, la CPU*muestra el valor de la línea WAIT. Si la línea WAIT tiene valor bajo (activa), en lugar de continuar con el procesamiento del estado T3 la CPU entra a ejecutar un estado de espera. De nuevo en la transición alto-bajo de la señal @ en el estado TW, la CPU muestrea el valor de la línea WAIT pasando a otro estado TW si en nivel de ésta línea es bajo ó continuará con el procesamiento del estado T3 si es alto.

En la figura 1.6 se observa que en el estado T2 y en el primer estado TW la entrada WAIT tiene nivel bajo durante la transición alto-bajo de la señal @, por lo que la CPU contínua con un estado de espera. En el segundo estado TW la entrada WAIT tiene el nivel alto, por lo que la CPU en el siguiente estado contínua con el estado T3.

Continuemos ahora con el ciclo de leer γ escribir en memoria.

El ciclo de leer memoria es muy semejante al ciclo FETCH en cuanto a las señales y a la operación. La diferencia principal es que mientras el ciclo FETCH hace un acceso a la memoria para traer el código de operación de una instrucción y depositarla en el registro de instrucción, el ciclo de leer memoria hace un acceso a la memoria para traer un dato de 8 bits y depositarlo en un registro de la CPU.

La figura 1.7 ilustra los diagramás de tiempos de los ciclos de leer memoria. Comparando con la figura 1.5 se puede notar que la lectura de los datos se realiza durante la transición alto-bajo de la señal @, en el estado T3 y no en la transición bajo-alto en el mismo estado en el ciclo FETCH. El ciclo normal de leer memoria consiste de tres estados T mientras que el ciclo FETCH consiste de cuatro estados T. Otra caracteristica es que la CPU reconoce el ciclo FETCH activando la salida Mi en los primeros des estado T del ciclo. Para ilustrar mejor el ciclo de leer memoria se hará referencia a la ejecución do la instrucción LD B, (HL).

Se debe notar que la señal RD no se activa durante la función de refrescar memoría para prevenir que los contenidos de diferentes localidades de memoria se disparen en el bus de datos.


La señal RFSH no se puede usar por si sola para iniciar la función de refrescar, ya que la dirección de refrescar está garantizada estar estable sólo durante el tiempo en que MREO está activo. En el T2, durante la transición alto-bajo de la señal ê, la CPU muestra el valor de la linea WAIT. Si la linea WAIT tiene valor bajo (activa), en lugar de continuar con el procesamiento del estado T3 la CPU entra a ejecutar un estado de espera. De nuevo en la transición alto-bajo de la señal ê en el estado TW, la CPU muestrea el valor de la linea WAIT pasando a otro estado TW si en nivel de ésta linea es bajo ó continuará con el procesamiento del estado T3 si es alto.


En la figura 1.6 se observa que en el estado T2 y en el primer estado TW la entrada WAIT tiene nivel bajo durante la transición alto-bajo de la señal @. por lo que la CPU contínua con un estado de espera. En el segundo estado TW la entrada WAIT tiene el nivel alto. por lo que la CPU en el siguiente estado continua con el estado T3.

Continuemos ahora con el ciclo de leer y ascribir en memoria.

El ciclo de leer memoria es muy semejante al ciclo FETCH en cuanto a las señales y a la operación. La diferencia principal es que mientras el ciclo FETCH hace un acceso a la memoria para traer el código de operación de una instrucción y depositarla en el registro de instrucción, el ciclo de leer memoria hace un acceso a la memoria para traer un dato de 8 bits y depositarlo en un registro de la CPU.

La figura 1.7 ilustra los diagramás de tiempos de los ciclos de leer memoria. Comparando con la figura 1.5 se puede notar que la lectura de los datos se realiza durante la transición alto-bajo de la semal @, en el estado T3 y no en la transición bajo-alto en el mismo estado en el ciclo FETCH. El ciclo normal de leer memoria consiste de tres estados T mientras que el ciclo FETCH consiste de cuatro estados T. Otra característica es que la CPU reconoce el ciclo FETCH activando la salida M1 en los primeros dos estados T del ciclo. Para ilustrar mejor el ciclo de leer memoria se hará referencia a la ejecución de la instrucción LD B. (HL).





Esta instrucción ordena que el contenido de la localidad de memoria direccionada por los contenidos de los redistros H y L se depositen en el registro B. La ejecución de
ésta instrucción consiste de dos ciclos de máquina: FETCH y Leer
memoria. Para el ejemplo se considera que ya se ejecuto el ciclo
FETCH por lo que ya tiene el código de operación de la
instrucción en el registro de la instrucción y comienza el ciclo
de leer memoria.

- 1.- El contenido del registro H y Ĺ se envía al bus de dirección. La señal Mi no se activa.
- 2.- Las señales MREQ y RD se activan. En este momento la dirección ya está estable por lo que éstas señales se pueden usar para selecciónar la memoria y ordenar que el contenido de la localidad de memoria direccionada se deposite en el bus de datos.
- 3.- En el estado T2 durante la trancisión alto-bajo de la señal @ se presunta por el nivel de la entrada WAIT. Si tiene nivel alto, continúa al estado T3 y si tiene nivel bajo pasa a un estado TW.
- 4.- Durante la transición alto-bajo de la señal ${\tt Q}$ en el estado T3 el contenido del bus de datos se deposita en el registro R.
 - 5.- La CPU continuará con otro ciclo de máquina.

La figura 1.7 también ilustra el diagrama de tiempos (segunda parte) del ciclo de escribir en memoria. La diferencia con el diagrama de tiempos del ciclo de leer en memoria es que en lugar de activarse la señal RD se activa la señal WR. Notar que la señal WR se activa en el estado T2. Los eventos inherentes en el ciclo de escribir en memoria son los siguientes:

- i.- Envia la dirección de la localidad de memoria al bus de dirección.
 - 2. La señal MREO se activa.

- 3.- El contenido del registro, de la CPU especificado en la instrucción se envía al bus de datos un tiempo después de la transición alto-bajo de la señal è en Ti.
- 4.- Durante la transición alto-bajo de la señal @ en el estado T2. la CPU investiga el valor del nivel de la señal WAIT para checar si se requeren estados WAIT.
- 5.- Un tiempo después de la transición alto-bajo de la señal 0, en el estado TZ, la CPU activa la señal WR.
- 6.~ En el estado T3, la señal WR se hace inactiva medio estado antes de que los buses de datos y de dirección cambien su contenido. De tal manera que la transición bajo-alto de la señal WR se puede usar para cargar en la localidad direccionada con el dato en el bus de datos.


La figura 1.8 ilustra los diagramas de tiempos, de los ciclos de leer y escribir en memoria con dos estados WAIT.

ENTRADAS Y SALIDAS.

La transferencia de información entre la CPU y los dispositivos periféricos de E/S se realiza en la ejecución de los ciclos de entrada-salida. La figura 1.9 ilustra los diagramas de tiempos de estos ciclos. Un punto importante que se debe notar en estos ciclos es due se inserta automáticamente un estado TW. La razón de este estado adicional es debido a que durante las operaciónes de E/S el tiempo de diferencia entre cuando la señal IORO pasa a nivel activo y cuando la CPU debe probar el estado de la linea WAIT es muy corto y si no se proporciona un estado extra, el puerto de E/S no tendrá suficiente tiempo para decodificar la dirección y activar la linea WAIT si requiere un estado WAIT. Es durante este estado TW adicional cuando se prueba el nivel de la linea WAIT.

Los eventos que se presentan durante un ciclo de entrada son los siguientes:

- 1.- Se envia la dirección del puerto por el bus de direcciones (en los bits A7~A0).
- Al inicio del estado T2 se activan las señales IORO y RD. Estas señales permiten que el puerto envie el dato al bus de datos.
- 3.- En el estado TW, durante la transición alto-bajo de la señal el na CPU precunta si hay solicitud de un estado TW probando el nivel de la línea WAIT.



4.- Durante la transición alto-bajo de la señal @ en el estado T3 la CPU lee el contenido del bus de datos en el acumulador ó en la localidad de la memoria direccionada por los contenidos de los recistros H y L.

Los eventos que se presentan durante un ciclo de salida son los siquientes:

- 1.- Iqual que el ciclo de entrada.
- 2.- Iqual que el ciclo de entrada pero ahora se activa la señal WR en lugar de RD.
 - 3.- Ioual que el ciclo de entrada.
- 4.- La transición bajo-alto de la sefial WR en el estado T3 se puede usar para depositar el dato del bus de datos en el puerto seleccionado.


Podriamos sequir ilustrando los diferentes diagramas de tiempos de los ciclos que ocurren en los diferentes procesos que involucran un buen funcionamiento de una mirocomputadora pero recordemos que no os nuestro objetivo el detallarlo sino el conocer el equipo para poder enlazar con nuestra interfaz, por lo que continuaremos con la descripción por partes de la computadora, esto es, viendola fisicamente, como está compuesta.

Una computadora personal (microcomputadora), consta tásicamente de cuatro módulos:

- 1.- El mabinete central que contiene a la computadora en ci. las unidades de disco, los módulos periféricos y la fuente de poder.
 - 2.- El monitor de video monocromático o de color.
 - 3.- El teclado.
 - 4. La impresora (opcional).

Usualmente estos cuatro componentes son independientes y están interconectados al sistema por medio de los cables.

Al frente del gabinete central estàn ubicadas las unidades de distette e disco fijo. La unidad de distette que se encuentra del lado igquierdo normalmente se le denomina como "A".



y la siquiente como "B". En caso de contar con una unidad de disco fijo ésta se denomina como "C".

Cada unidad está dotada de indicadores luminosos que deberán de encendem al-hacer uso de ellos únicamente. En la parte posterior del equipo tenemos los diversos interruptores y conectores del sistema:

- A) El teclado deberá conectarse en el conector KBi.
- B) Los puertos serie son los indicados como COM1, COM2.
- C) El puerto paralelo debera conectarse en LPT1.
- D) El monitor deberá de conectarse en el puerto C1, y opcionalmente en el RGB en caso de monitores de color.

Las ranuras verticales en el costado derecho, permiten la expansión futura y un cómodo sistema de conexión. Precisamente es en éstas ranuras donde se conectará nuestra tarjeta que contenqa la circuitería necesaria para poder establecer la comunicación entre la PC y el proceso.

Para finalizar este capítulo solo nos queda indicar que en la figura 1.10 se muestra como se ve fisicamente una FC.




FIGURA 1.10

CAPITULO DOS DISERO Y CONSTRUCCION DE UNA INTERFAZ

2.1.- INTRODUCCION.

Una vez que se ha cubierto (básicamente), el estudio de las computadoras personales, se continuará con el estudio de los circuitos conocidos como interfaces, que permiten el control de la comunicación con los dispositivos periféricos de entrada y salida. Los sistemás de computación deben contar, al menos, con un dispositivo periférico de entrada que le permita al usuario enviar información a la CPU y con dispositivos de salida para que la CPU le pueda mostrar los resultados del procesamiento ordenado

Tradicionalmente cuando se habla de dispositivos periféricos de entrada y de salida se hace referencia a lectoras de tarjetas, unidades de cinta magnética, CTR, teletipos, etc. .

Sin embargo, un circuito integrado, tales como los registros de corrimiento, contadores ó memorias también pueden considerarse como dispositivos de entrada y de salida.

El diseño de la presente interfaz será realizado en base a un circuito periférico de uso general como es el 8255, puerto paralelo.


2.2. - INTERFACES.

Interfazar se define como la unión de elementos de un grupo en la manera que puedan funciónar en una forma compatible y coordinada. Interfazar con una computadora se define como la sincronización de la transmisión de datos digitales entre la computadora y los dispositivos externos, incluyendo dispositivos pereféricos de entrada/salida y memorias.

Normalmente los dispositivos de entrada/salida son más lentos que las computadoras. De aquí que una computadora tiene que esperar a que el dispositivo se encuentre listo para recibir o para transmitir un dato nuevo. Los buses de dirección, de datos y de control se daben conectar a todos los dispositivos periféricos. La figura 2.1 ilustra los buses de una microcomputadora con diferentes dispositivos periféricos. Este modo de operación se conoce como línea compartida, en donde cada dispositivo conectado a los buses del sistema se deben comportar como si fuera el unico dispositivo conectado al sistema.

Esta condición se logra con el uso de las interfaces. las cuales deben cumplir con los siguientes requisitos:

a) Decodificar el código de selección del dispositivo que envia la computadora y responder solo si el código es identico al de ϕ 1.



- b) Decodificar los códigos de los comandos que recibe de la computadora y generar las señales de control para efectuar las operaciones ordenadas.
- c) Enviar a la computadora la información que describa el estado del dispositivo perifórico.
- d) Efectuar la transferencia de datos entre la computadora y el dispositivo periférico.

Otros periféricos requieren de más información para realizar adecuadamente sus funciónes por lo que las señales de control de la CPU no son suficientes. Algunos periféricos necesitan información adicional, por ejemplo: velocidad de transmisión, cantidad de bits, número de bits de parada, tipo de paridad de transmisión, etc.. Para resolver este problema se utilizan las palabras de control.

2.3.- DESARROLLO DEL HARDWARE:

Primeramente seleccionaremos la dirección donde quodará localizada nuestra interfaz, para ello se partirá de la siquiente tabla, la cual nos proporciona información sobre las direcciónes que utiliza la microcomputadora, las cuales deben de considerarse para no interferir en la función de la máquina y bloquear su función.

La computadora está diseñada de tal forma que cuando se alimenta (energizar el sistema), se ejecuta un programa (bios), el cual inicializa a la misma. Este programa recorre todas las direcciones que tiene en instrucciones para saber que direcciones están siendo utilizadas y que tipo de dispositivo se encuentra en ella. De ahi la importancia de realizar una buena decodificacion de direcciónes.

Como se puede observar en la siguiente tabla 2.2 existen direcciones que la computadora reconoce como reservadas y esto es porque en ellas se encuentran dispositivos los cuales forman parte del sistema de la computadora sin los cuales no podria realizar las funciones que ella hace.

Co puedo observar que existe una dirección para un dispositivo conocido como FPI-0255, el cual forma parte de la tarjeta madre de la computadora, nosotros utilizaremos un dispositivo identico a estó, por lo que tenemos que tener mucho cuidado al elegir la dirección del dispositivo pues de lo contrario se podría bloquear la función de la computadora, o sea alterar su ciclo de trabajo.

	RANGO		DESCRIPCION .	*
ŧ	000-00F		CIRCUITO DMA 8237A	
*	020-021		INTERRUPCIONES 8259A	· ·
ž	040-043	*		Ţ
:	060-063			:
i	080-083	•		:
•				:
	OAO			*
*	200-20F	*	CONTROL JUEGOS	
	210-2F7		RESERVADOS EXPANSION	#
*	2F8-2FF		PUERTO SERIE 2 ASINCRONO	
	300-30B		DISCO FIJO OPCIONAL	
ŧ	320-32F		DISCO FIJO	*
	378-37F		PUERTO PARALELO 2	
	3A0-3A9		BYSINC COMUNICACION	*
	3B0-3BF		VIDEO MONOCROMATICO	*
1	3C0-3CF		RESERVADOS	
*	3D0-3DF	*	COLOR/GRAFICAS VIDEO	
1	3DD	*	ATRIBUTOS ESPECIALES VIDEO	
1	3E0-3E7			*
	3F0 3F7	*	DISKETTES	
	3F8-3FF	ż	PUERTO SERIE 1 ASINCRONO	*
	J. W J. I		, serve server a mornorone	
•		-		

TABLA 2.2

Como se ouede observar existen dispositivos los cuales ya tienen una dirección establecida, así como direcciones reservadas, pero también existen direcciones que pueden considerarse como de no mucha utilidad para el trabajo como son las direcciones de control de juegos y disco fijo opcional, de estás dos nos convendria utilizar la de control de juegos, colocando en dicha dirección la interfaz que se pretende realizar.

Concluiremos ésta sección diciendo que la dirección oloquada es la 200 - 20F. La cual deberá de ser correctamente decodificada para poder accesar a nuestro dispositivo de interfaz.

2.4. - SELECCION DEL DISPOSITIVO.

Un pulso de "selección de dispositivo" es un pulso de sincronización generado por la interfaz para sincronizar la transferencia de datos entre la computadora y un dispositivo periférico de entrada o de salida específico. El termino de selección de dispositivo se asocia con los terminos de "selección de integrado", ó de "habilitar integrado" que se utilizan en los integrados de memoria. Cada interfaz debe tener un selector de código de selección que le permita generar el pulso de selección nes su código de selección. Al generarse el pulso de selección de dispositivo la interfaz queda habilitada para recibir las señales de control de la CPU para el periférico.

En la figura 2.3 se pueden observar todas las señales que se generan en la computadora, bus de la tarjeta madre, las cuales aparecen en todos los slot de expansión ó donde se conectan algunas de las tarjetas que conforman la computadora.


Partiendo de éstas señales, observamos que existen 16 bite de dirección (característica del microprocesador utilizado) de los cuales se utilizaran como sigue:


Los bits AO y A1 se conectan directamente al dispositivo periférico de interfaz programable (FPI), con los cuales se programan los registros internos del mismo. Los demás bits serán explicados a continuación.

Partiendo de las señales que se encuentran en el bus de la tarjeta madre, y en especial de los 16 bits de datos, tendremos que seleccionar el dispositivo que sirva como selector de códiqo qenerando a su vez el pulso de selección; podríamos realizar un arreglo de compuertas, pero se conocen dispositivos decodificadores, los cuales cumplen con lo que se requiere. Asi que elegimos el circuito integrado 74LS138, el cual analizaremos a continuación:

El circuito integrado 74L5138 diseñado especialmente para alta velocidad, su función es doble, puede ser utilizado como decodificador ó demodulador. Otra característica es que puede emplearse como decodificador de memoria o en sistemas de transmisión de datos. En la figura 2.4 se observa el circuito.

Cada salida del 74LS138 servirà para activar un circuito de interfaz, de lo cual podría pensarse que está sobrado, porque solo se activará un circuito, y el decodificador cuenta con ocho





posibles salidas, pero la selección se hizo en función de hacer la interfaz más versatíl y que en un momento determinado se le puedan conectar más circuitos de interfaz lo cual permitiria mayor intercambio de información con el microprocesador.

En la figura 2.5 se observa la función del dispositivo.

La combinación de los bits A2-A7 nos proporciona parte de la dirección deseada, al ser ésta correcta se activará una de las salidas del decedificador. Dicha combinación lleva consigo una señal de control denominada ALE.

A15 A14 A13 A12 A11 A10 A9 AB A7 A6 A5 A4 A3 A2 A1 A0

* * * * * * 1 0 0 0 0 0 0 0 * *

Los bits anteriores nos dan la dirección 0200

Como se puede observar necesitamos asequrar un nivel alto en el bit A9, y un nivel bajo del bit A2-A8, de los bits A10-A15 no importa el valor que puedan tener. Con ósta información v observando la tabla 2.5 se verifica la forma de conectar el decodificador, así como la combinación que debe tener a la entrada para activar la salida YO en la cual se conectará nuestro dispositivo de interfaz.

Existen otras seffales de control que se conectan directamente al circuito de interfaz, con el fin de establecer una buena sicoronización. Dichas señales son:

- * RESET
- # IOR
- * IOW

la señal AEN (adress enable), se activa en nivel bajo v sirve para validación para su respectiva señal de BUS READY, es nor ello que ésta se conecta al pin numero 5 del decodificador assegurando así que la combinación lógica, para que el circuito selector identifique solo el código requerido.

El decodificador será habilitado siempre y cuando se cumpla con la siquiente función:

AEN + (IOR . IOW)

Pero el diseño que se pretende va más lejos, recordemos que en párrafos anteriores mencionamos que se requiere versatilidad v que la interfaz pueda conectarse en cualquier microcomputadora que cumpla con las características de compatibilidad con IRM.

Para ello nos prequntariamos, si la dirección seleccionada (0200-020F), es utilizada en la microcomputadora pero se requiere conectar en ella la interfaz, ¿podría funciónar?.

Para solucionar este problema se propone el circuito mostrado en la figura 2.6. Como puede observarse se coloca un circuito inversor a la entrada del decodificador 74LS138 y un switch entre el mismo decodificador y el circuito de interfaz, con lo cual se puede cambiar la dirección de decodificación, tan solo activando o desactivando los switch.


Pero que sucede con los bits AB-A15, ¿no son de importancia?.


Como se mencionó anteriormente dichos bits pueden tener valor de no importa, paro aliste un bit que debe ser analizado. A9 cumple una función especial, cuando este presenta un nivel bajo se refleja en que la interfaz o circuito de entrada/salida que se activa pertenece a la tarjeta madre de la computadora, cuando este cambia de nivel (de bajo a alto), indica al microprocesador que la interfaz que se activa es un circuito ajeno a la microcomputadora.

Esta característica puede ser de gran utilidad, porque con este bit se podría asegurar mejor la selección del circuito de interfaz, es decir, se cuenta con el bit que se obtiene del decodificador, el cual debe de tener un nivel bajo (característica del circuito de interfaz), si a este sumamos el bit A9 podríamos asegurar que solo se activa nuestro dispositivo de interfaz, cuando la suma de ambos bits resulte correcta, es decir, cuando ambos tengan nivel bajo, de cualquier otra combinación entre ello no habilitarán el dispositivo.

Para ello proponemos el circuito de la figura 2.7. En el cual se utilizan circuitos integrados 74L5240 asegurando un nivel de cerc a la salida del circuito integrado 74L530, cuando el bit A9 tenga nivel alto: asimismo se intercalan switch para cambiar la dirección tratada en parrafos anteriores.

Las señales de IOR e IOW se conectan directamente al dispositivo periférico de interfaz. En el presente diseño primeramente dichas señales son conectadas un circuito integrado 74LSICS. denominado buffer. esto para aumentar el nivel





de salida que se obtiene de los slots y posteriormente se llevan al dispositivo de interfaz, a través de una compuerta, con la cual aseguramos que no habra confusión entre las señales de escritura y lectura de la interfaz.

2.5. - CIRCUITO INTERFAZ PROGRAMABLE (SOFTWARE)

En la figura 2.9 se presenta el dispositivo de entrada/ salida de propósito general programable. Tiene 24 pines de entrada/salida que se pueden programar individualmente en dos grupos de 12 y usarse en tres modos principales de operación (0 1 y 2)

En el modo 0, cada grupo de 12 pines de entrada/salida se puede programar en grupos de 4 bits cada uno para entrada o salida.

En el modo i cada grupo se puede programar para tener ocho lineas de salida o entrada. De los cuatro pines restantes 3 se usan para señales de control de protocolo y de control de interrupciones.

El modo 2 es un bus bidireccional en el cual se utilizan las ocho lineas para el bus bidireccional y las cinco restantes para protocolo.

La 8255 es un dispositivo periférico de interfaz programable (PPI). Su función es la de una componente de entrada/salida de propósito general para interfazar equipos periféricos con el bus del sistema del microprocesador. La configuración funciónal del 8255 se realiza por la programación del sistema.


Lineas de entrada salida:

Las lineas DO-D7 representan el bus de dato: bidireccional que comunica con el microprocesador.

Las lineas PAO-PA7, PBO-PB7 y PCO-PC7 representan los buses de los puertos A. B y C respectivamente, que conectan con los periféricos.

Buffer del bus de datos:

Este buffer triestado, bidireccional, de 8 bits se usa para interfazar el 8055 con el bus de datos del sistema. El dato se transmite o se recibe por el buffer durante la ejecución de las instrucciones de entrada ó de salida. Palabras de control e información de estados también se transmiten a través del buffer del bus de datos.



Lógica de control y de leer-escribir.

La función de este bloque es la de manejar todas las transmisiónes internas y externas de datos, controles y palabras de estado. Acepta entradas desde los buses de dirección y de control del microprocesador para enviar ensequida comandos a los dos grupos de control (A y B).

CS: Selector del integrado; un nivel bajo en ésta entrada habilita la comunicación entre el 8255 y el microprocesador.

RD: Leer: un nivel en ésta entrada habilita al 8255 para enviar datos o información de estados al microprocesador por el bus de datos.

WR: Escribir, un nivel bajo en ésta entrada habilita al 8255 para que el microprocesador pueda escribir datos o palabras de control en el dispositivo.

AO - A1: Selección de los puertos internos del 8255. Estas señales de entrada, en combinación con las entradas RD y WR controlan la selección de uno de los tres puertos o del registro de palabra de control.

CONTROLES DE GRUPO A Y GRUPO B.

La configuración funcional de cada puerto se comanda por programación. Esencialmente el microprocesador envía una palabra de control al 8255 que contiene información tal como, modo de operación, cuales ouertos son de entrada y cuales de salida.

La figura 2.10 proporciona la configuración funciónal inicial del 8255. Cada uno de los grupos de control aceptan comandos lógicos de control de leer escribir, reciben parte de la palabra de control del bus de datos interno y envían comandos a sus puertos asociados.

El circuito de interfaz 8255 trabaja en tres modos principales de operación.

MODO O: Entrada - Salida básico.

MODO 1: Entrada - Salida muestreada.

MODO 2: Bus bidirecciónal

Cuando la entrada RESET pasa a nivel alto todos los puertos del 8255 presentan alta impedancia. Despues de quitar el nivel alto de la entrada de RESET el 8255 permanece en el modo de entra. da. Durante la ejecución de un programa se puede seleccionar cualquiera de los tres modos de operación, simplemente cargando el registro de control con la palabra de control.

En la figura 2.10 se ilustra como definir la confiquración de los tres puertos. Para ello el bit 7 de la palabra de control debe tener el valor 1.

MODO 0: El modo de operación cero proporciona operaciones simples de entrada y salida para cada uno de los tres puertos. No se requiere de un protocolo previo, los datos simplemente se leen o se escriben de un puerto específico. La 8255 tiene las siguientes características en este modo.

- * TRES PUERTOS DE 8 PITS.
- # CUALDUIER PUERTO PUEDE SER DE ENTRADA O SALIDA.
- * LAS SALIDAS SE ALMACENAN EN LATCHES.
- * SE PUEDEN REALIZAR 16 CONFIGURACIONES DIFERENTES DE EN-TRADA SALIDA.
- * LAS ENTRADAS NO SE ALMACENAN EN LATCHES.

MODO 1: Esta configuración funciónal proporciona una forma de transferencia de datos de entrada salida con un puerto, utilizando señales de muestreo (strobe) ó de protocolo. En este modo los puertos A y B se definen como puertos de entrada o salida y el puerto C se utiliza para proporcionar las señales de protocolo. El 8255 en el modo uno tiene las siguientes características.

- # DOS GRUPOS (A V B)
- * CADA GRUPO CONTIENE UN PUERTO DE DATOS DE 8 BITS Y UN PUERTO DE CONTROL DE 4 BITS (PUERTO C).
- * LOS PUERTOS PUEDEN SER DE ENTRADA D DE SALIDA. TANTO LAS ENTRADAS COMO LAS SALIDAS SE ALMACENAN EN LATCHES.
- * EL PUERTO DE 4 BITS DE CADA GRUPO SE USA PARA LAS SE-RALES DE CONTROL Y DE ESTADOS DEL PUERTO DE 8 BITS.

En este modo de operación algunas lineas del puerto C se programan para utilizarse de acuerdo a la configuración de los ouertos A v B. pero las lineas restantes se pueden utilizar como entrada - salida.

MODO 2: Bus bidireccional de entrada salida muestreados. El modo 2 permite al puerto A actuar como puerto bidireccional de datos. Se proporcionan señales de protocolo a través del flujo de datos del periférico. Estas señales de control son una combinación de las señales de control de entrada y de salida del modo i.

La generación de solicitudes de interrupción y las funciones SET-RESET de los flip-flops INTE también se encuentran disponibles. La 8255 programada en modo 2 tiene las siguientes características.

- * EL PUERTO A COMO PUERTO BIDIRECCIONAL DE DATOS DE B BITS Y EL PUERTO C COMO CONTROL DE 4 BITS.
- * LAS SALIDAS Y ENTRADAS SE ALMACENAN EN LATCHES.

 $\,$ E1 modo 2 no utiliza las terminales PCO, PC1, y PC2 por lo que el puerto B se puede programar en el modo cero ó en el modo uno.


Hasta aqui presentamos los modos de operación del PPI8255. cabe mencionar que en el apéndice se proporciona más información del mismo.

PROGRAMANDO EL PPI.

Basandonos en la figura 2.10 y en lo descrito anteriormente sobre los modos de operación del circuito de interfaz programable 8255, se obtendrá primeramente la palabra de control, la cual seleccionaremos como sigue:

- * Para el grupo B el puerto "C", en su parte menos significativa será utilizado como puerto de entrada correspondiendo un nivel de "1" lógico al bit DO.
- # El puerto B del mismo grupo será utilizado también como puerto de entrada correspondiendole un nivel "1" al bit D1.
 - # El modo de operación seleccionado es el modo cero, el cual no requiere de protocolo como fue descrito anteriormente.

 Lo cual nos indica que al bit D2 le corresponde un nivel "1" lógico.
- * Para el grupo A al puerto "C" en su parte más significativa sera utilizado como entrada, correspondiendole un nivel ..."1" al bit D3.



- * El puerto A del grupo "A" será utilizado como puerto de salida correspondiendole un nivel bajo "O" al bit D4.
- * Los bits D5 y Dó específican el modo de operación seleccionado para el PPI8255, el cual se explico anteriormente y se seleccionó el modo cero por así convenirnos. Por lo tanto los bits D5 y Dó tendrán un nivel bajo cada uno.

Por último observamos que existe un bit D7 el cual siempre tendra que estar activado por lo tanto le corresponde un nivel de "1" lógico.

Resumiendo lo anterior tenemos:

D7 D6 D5 D4 D3 D2 D1 D0

1 0 0 0 1 0 1 1 = 86

Continuando con los registros internos del PPI, para lo cual se debe tomar en cuenta la dirección seleccionada anteriormente, cuando se decodificó la dirección donde se activaría el circuito de interfaz.

En dicha dirección se programan los puertos A, B y C del PPI. También se envia la dirección de la palabra de control.

De manera que la inicialización de la interfaz queda lista para empezar la comunicación con el exterior. Dichá información será suministrada por medio de un programa en lenguaje de alto nivel, específicamente lenguaje "C".

Dicho programa ha sido diseñado de tal forma que el operador de la computadora personal pueda controlar el motor, con solo seleccionar la función deseada y así mismo sirve como enlace entre la computadora y el motor.

Primeramente aparecerá en la pantalla un menu de opciones (MENU PRICIPAL):

- * ENTRAR AL PROGRAMA
- * REGRESAR AL SISTEMA OPERATIVO.

Seleccionando la primera opción se desplegará inmediatamente otro menú, de lo contrario se dará por terminada la operación y se regresará al merú principal.

MENU DE OPERACION

- * OPERACION O CONDUCCION DEL MOTOR.
- * DESPLEGAR VELOCIDAD .
- * MENU PRINCIPAL.

MENU DE SENTIDO DE GIRO

- * IZOUIERDA
- * DERECHA
- * MENU PRINCIPAL.

Se podria sequir describiendo el programa, pero considero que es mejor verlo ejecutar y así conocerlo mejor al operarlo. En la siguiente hoja se presenta el listado del programa fuente, así como una corrida del mismo.

Cabe mencionar que dicho programa se hizo ejecutable, para no tener que estar carqando primeramente el paquete de lenguaje "C", y llamando a "MOTOR", nombre que se le dió al programa que utilizamos; por lo que solo es necesario insertar el disquet y teclear motor para que este se ejecute.

2.6. - ANALISIS DE CIRCUITOS DIGITALES.

En el presente amálisis se someterá la interfaz diseñada anteriormente a un estudio estático y dinámico que deben cumplir todos los circuitos digitales.

El analisis electrónico de los sistemas digitales puede hacerse desde los puntos de vista estático y dinámico.

El amálisis estático se enfoca sólo sobre la compatibilidad de los niveles lógicos. El amálisis dirámico ve en cambio la compatibilidad de los circuitos trabajando a una cierta frecuencia de conmutación.

```
#include <stdio.h>
  /# DEFINE PUERTOS DEL PPI
 /#
#define pto control 0x20X
#define pto c 0x20X
#define pto a 0x20X
#define pal control 0x80
 main()
                              int on, espera :
                             while (espera) (
    clrscr();
    clrscr();
    cotox();
                                          op= getch():
switch (pp) (
case 'a':
case 'A':
                                                            ent pro ():
break:
case 'b':
case 'B':
                                                                                                        espera = 0:
                             ,
 3
 void ent pro()
                             int op: void men giro(); void dés vel(); char esp=0;
while (esp==0)
 <
                                         clrscr();
doi:xy(50.5): printf("MENU DE OPERACION.");
doi:xy(50.7): printf("B. - Operacion o conduccion del motor.");
doi:xy(50.7): printf("B. - Desplegar velocidac.");
doi:xy(50.7): printf("C. - Menu principal.");
                                         op = getch();
switch (op) {
                                                                                                                                         CAS0
                                                                                                                                                                                                             men giro():
break:
                                                                                                                                         case (B):
                                                                                                                                         Case
                                                                                                                                                                                                              des vel():
break:
                                                                                                                                        case 'C':
                                                                                                                                                                                                             esp=i:
```

char on. escal: void izquierda(): void derecha():

void men dirp()

```
clrecr(12.5): printf("MENU SENTIDO DE GIRO.");
gotoxy(27.7): printf("A - 170UIERDA");
gotoxy(27.8): printf("C:- REGRESA MENU PRINCIPAL");
gotoxy(27.8): printf("C:- REGRESA MENU PRINCIPAL");
      op=getch();
switch(pp) {
                             Case 'A':
Case 'a':
izoulerda():
break:
                                                 eso=0:
/* !cer el dato que tiene el puerto b */
void des vel()
    char dato leido:
outportb (pto control, pal control):
  cirsor():
gotoxy(35,15): printf("EL_DATO LEIDO DEL PUERTO ARA ESOTIZIO, inporto (pto_b)):
gotoxy(35,15): printf("EL_DATO LEIDO DEL PUERTO ARA ESOTIZIONA ARO):
void izquierda()
 ent on:
outportb(pto control.pal control):
olrser():
```

```
dotoxv(10.13):printf("D.- 560 rpm");
qotoxy(10.15);printf("E.~ 700 rpm");
gotoxy(10.17);printf("F.- 900 rpm");
gotoxy(10,19);orintf("G.- 950 rpm");
gotoxy(10,21);printf("H.-1000 rom");
gotoxy(48.7); printf("I.-1100 rpm");
gotoxv(48.9): printf("J.-1200 rpm"):
gotaxv(48.11):printf("K.-1300 rom"):
gotoxv(48.13):orintf("L.-1400 rom"):
gotoxy(48.15):printf("M.-1500 rpm"):
dotoxv(48.17);printf("N.-1600 rpm");
gotoxy(48,19);printf("0.-1700 rom");
dotoxy(48,21);printf("P.-1750 rpm");
op=getch():
switch(op)
               case 'A'
                         funcion(0x72);
break:
              case 'B':funcion(0x78);
break;
               case 'C':funcion(0x6A);
break;
               case 'D':funcion(0x64);
break;
              case 'E':funcion(0:50);
              case 'F':funcion(0x56);
break;
               case 'G':funcion(0x4E);
break:
               case 'H':funcion(0:47);
break:
               case 'l':funcion(0x40):
                         break:
               case 'J':funcion(0x3B);
break;
               case 'K':funcion(0x34);
break;
               case 'L':funcion(0x2E);
break;
              case 'M':funcion(0x1F);
    break;
               case 'N':funcion(0x18);
    break;
               case 'O': funcion(0x11):
break:
                    *P':funcion(0x00):
breakt
```

```
function (char envia)
joutportb(0:200.envia):
vnid derecha()
int op:
nutbortb(oto control. pel control):
clrsc():
                 printf("GIRO_EN_SENTIDO_ANTI-HORARIO");
printf("A.- 50     rpm");
aotoxy(10.9):
                 printf("B. - 100
                                     rom"):
gotoxy(10,11): printf("C.- 300
                                     rom"):
ootoxy(10,13): printf("D.- 500
                                     rom"):
gotoxy(10,15): printf("E.- 700
optoxy(10.17): printf("F.- 900
doto::v(10,19): printf("G.- 950
                                     rpm"):
gotoxy(10.21): printf("H.- 1000 rpm"):
ootoxy(48.7):
                 printf("I.- 1100 rpm"):
aptoxy(48.9):
                 printf("J.- 1200 rpm");
gatoxy(48.11); printf("K.- 1300 rpm"
actoxy(48.13): printf("L.- 1400 rpm");
dotoxy(48.15); printf("M.- 1500 rpm");
gotoxy(48.17): printf("N.- 1600 rom");
gotoxy(48.19); printf("0. - 1700 rpm");
actoxy(48,21): printf("F.- 1750 rpm"):
op=detch():
switch (co) [
              case '4':
                         function(0.73):
break:
                         function(0x89);
break:
              case 'B':
                         funcion(0x90);
break;
              case 'C':
                         funcion(0x97):
break:
                         function(0x9f):
break:
                    'E':
              case
                   'G':
                         funcion(0xA5);
break;
              case
                         funcion(QxAC):
break:
              case
                         funcion(0xB3):
break:
              case 'I':
                          funcion(0x8F);
break;
              case
```

* K * :

case 'L':

funcion(0xD4);
break;
funcion(0xE1);
break;

```
case 'M': funcion(0xF3):
    break;

case 'N': funcion(0xF5):
    break;

case 'O': funcion(0xFB):
    break;

case 'P': funcion(0xFF):
    break;
```

2.7 ANALISIS ESTATICO.

Nuestro objetivo ahora, es conocer si es o no posible conectar 2 o más circuitos del tipo seleccionado, recordemos que en la interfaz se utilizaros circuitos LSTTL, sin que presenten fallas de tipo estático en su funcionamiento.

Podemos asequiar que un circuito digital no tendrá problemas de diseño, desde el punto de vista estático sí:

- 1.- Los niveles de voltaje de salida y entradas son commatibles.
- 2.- Las corrientes manejadas por cada salida no exceden los valores máximos especificados de fábrica.

El primer punto se cumple puesto que sólo utilizamos circuiteria LSTTL. lo cual nos deja sólo con un punto a analizar: la corriente o carga máxima especificados por el fabricante. Las cargas que maneían las salidas de los circuitos pueden ser de 3 tipos:

- 1.- La entrada de un circuito ESTTL
- 2.~ La entrada de un circuito MOS "compatible con TTL".
- 3.- La salida -en triestate- de un circuito LSTTL o MOS "compatible". que también constituyen una carga en esas condiciones.

ENTRADA LSTTL:

Consultando la tabla siquiente se puede ver, para el estado alto, una corriente de entrada de +20 µA como máximo. En el estado bajo se tiene - 0.4 mA como máximo.

ENTRADA MOS "COMPATIBLE TIL"

Los circuitos MOS tienen una impedancia de entrada muy grande, la corriente de entrada de estos circuitos, que los fabricantes generalmente conocen en inglés como "input leakage current", se ha estandarizado a + 10 μ A [MAX], tanto para el nivel alto como para el bajo.

SIMBOLO	DESCRIPCION	VALOR EN CIRCUITO ESTANDAR LSYTL
У ОН	VLOTAJE DE SALIDA EN ESTADO ALTO	2.4 VOLTS MINIMO
V _{OL}	VOLTAJE DE SALIDA EN ESTADO BAJO	0.4 VOLTS MAXINO
v ^{IH}	VOLTAJE DE ENTRA- DA EN ESTADO ALTO	S AOFLE MINIMO
V _{IL}	VOLTAJE DE ENTRA- DA EN ESTADO BAJO	O. S VOLTS MAXING
OH	CORRIENTE DE CARGA PARA UNA SALIDA EN ESTADO ALTO	- 0.4 ma maximo
o de la companya de l	CORRIENTE DE CARGA PARA UNA SALIDA EN ESTADO BAJO	8 ma Maximo
IH	CORRIENTE DE ENTRADA EN ESTADO ALTO	20 ДА МАХІНО
I	CORRIENTE DE ENTRADA EN ESTADO BAJO.	-0.4 ma Maximo
F. D.	FAN OUT: PARAMETRO DEFINIDO COMO EL MAXIMO NUMERO DE COM- PUERTAS SIMILARES QUE PUEDEN CONCOTARSE SI- MULTANEAMENTE A LA SALIDAD DE OTRA	20
N. M.	MARGEN DE RUIDO	400 mV

SALIDAS EN TRIESTATE

Las salidad triestate aunque virtualmente desconectadas, si representan una pequeña carga, que, dependiendo del nivel de voltaje en el bus, será de + 20 μ A para el estado alto v - 20 μ A para el bajo. Estos valores se observan generalmente tanto en circuitos LSTTL como en MOS.

Aquí es indispensable aclarar dos puntos:

- 1.- Los valores de voltajes y corrientes hasta ahora manejados son los que el fabricante qarantiza para "el peor de los casos", es decir. con el circuito funcionando en las condiciones más adversas y probando un gran numero de muestras. Estos valores son máximos o minimos dependiendo del parámetro en cuestion.
- 2.- No todos los fabricantes estandarizan sus productos a los valores señalados en la tabla. Para mayor seguridad es necesario referirse a las especificaciones técnicas de cada circuito en particular.

Por otro lado las salidas que debemos analizar pueden ser de dos tipos:


- 1.- La salida de un circuito ESTTL.
- 2.- La salida de un circuto integrado MOS "compatible".


En el primer caso la carqa máxima que puede sostener la salida de un circuito LSTTL es de $-400~\mu\text{A}$ en estado alto y 8 μA en estado bajo, como se indica en la tabla.

En el segundo caso no existen valores estandarizados para las salidas de circuitos MOS "compatibles con TTL" y cada fabricante proporciona valores diferentes:

ANALISIS ESTATICO:

EUS DE DATOS: El acoplamiento se realiza entre el bus de datos del 8086 y un buffer octal de tercer estado (74L9245).







Σ [-20]μA.= -160 μA

	CARGA ACUMULADA	CARGA MAXIMA ESPECIFICADA	
ESTADO ALTO	160 µA	2 mA	
ESTADO BAJO	-160 µA.	-400 µA	

Como se observa las carqas especificadas son mayores a las calculadas, concluyendo que estás salidas trabajarán correctamente desde el punto de vista estático.





De las figuras anteriores se obtiene:

A = 4 conexiones al 74LS04

B = 8 conexiones al buffer

A # [20+20+20+20]UA

 $B = [20 \times B] = 160 \mu A.$

A = 80 MA.

C + D = Acoplamiento con circuiteria LSTTL

 $C + D = [20+20+20+20]\mu A$

C + D = 80 µA

Por lo tanto para el navel alto tenemos que las cargas calculadas son menores a las cargas máximas específicadas, previendo así un buen funcionamiento.

$$\Sigma$$
 A + B + C + D = 80 + 160 + 80 = 320 μ A 320 μ A < 2 mA.

Para el estado bajo:

$$A_1 = - (20+20+20)\mu A$$
 $B_1 = (-20 (B)) \mu A$
 $A_1 = - (40) \mu A$ $B_1 = -160 \mu A$

$$C_1 + D_1 = -0.4(4)$$

= -1.2 μ A $= -241.2 \mu$ A $= -241.2 \mu$ A $= -400 \mu$ A.

Como se observa el valor calculado es menor al valor máximo especificado y tendremos así un buen funcionamiento estático.

Continuando con el análisis estático, se observa en el diagrama 2.8 que los demás componentes son del tipo LSTTL, los cuales son compatibles en cuanto a sus niveles de voltaje de entrada y salida, por lo que se tendrá un buen funcionamiento estático.

2.8 ANALISIS DINAMICO.


A diferencia del analisis estático, en el cual se tiene una estandarización considerable, en el caso dinámico es imposible fijar reglas sistemáticas de analisis.


No es lo mismo por ejemplo; analizar el ciclo de lectura de un microprocesador a una memoria RAM, que analizar el ciclo de reconccimiento de interrupción del mismo microprocesador a un controlador determinado. Cada uno merece un estudios separado, con sus diagramas de tiempos propios.

Acoplamiento dinámico MICROPROCESADOR-INTERFACE.

Frimeramente coπ el buffer octal 74LS245, es obvio que no habrá problemas dinámicos debido a que ambos dispositivos responden rapidamente, habrá que cuidar sin embargo que la señal de lectura del 74LS245 se active con un nivel bajo, la condición se quente con la señal RD v WR del microprocesador.

Las demás señales son de control y basta con observar su diagrama para darnos cuenta que existe el tiempo suficiente para el acoplamiento dinámico dado que utilizamos circuitos de respuesta rapida (nanosegundos), el cual es menor al tiempo que utiliza el microprocesador. Ver figura 2.8.





CAPITULO TRES ETAPA DE POTENCIA

3.1.-INTRODUCCION:

Se a definido el presente capítulo como "ETAPA DE POTEN-CIA", dado que aquí se estudiará la aplicación que se le dará a la interfaz, en capítulos anteriores se ha llegado a entablar la comunicación entre la máquina y el exterior, por medio de la interfaz, pero, esto sólo nos permite manejar niveles de voltaje característicos de los circuitos digitales (0 a 5 vols), y dado que la aplicación es en motores de corriente directa, en los cuales se manejan tensiones mayores, se tiene la necesidad de diseñar una etapa que permita el acoplamiento entre el motor y la interfaz.

Para tal efecto se sabe que los niveles de tensión mayor se manejan con elementos discretos o mejor conocido como electrónica de potencia, dependiendo de las características del proceso a controlar.

El primer paso consiste en transformar nuestros niveles TTL a señales analógicas, permitiendo así un mejor control. Así mismo se tiene que buscar la forma de que las dos etapas queden aisladas una de otra, pero a la vez que se tenna un acoplamiento efectivo que permita una buena comunicación. Los niveles de potencia son muy utilizados en todo tipo de proceso en los cuales se requiere ademis de ello las señales de control.

3.2.-CONVERTIDORES ANALOGICO/PIGITAL y DIGITAL/ANALOGICO, Virtualmente todos los fenómenos físicos del mundo que nos rodes son del tipo analógico. Desplazamiento, velocidad, acerleración, temperatura, presión, voltaje, corriente, carqa, etóbtera son parámetros que cambian de manera gradual. Sin embargo es conveniente representar sus magnitudes en forma digital para que los circuitos lógicos puedan tomar decisiones, almacenar información o transmitiria. Surge entonces la necesidad de convertir magnitudes analógicas a digitales (A/D) proceso que se conoce como codificación y también de realizar el proceso inverso (D/A), o sea la decodificación. A un circuito que realiza ambas funciones se les denomina CODEC.

EL tipo que utilizaremos sera un convertidor digital a analógico dado que ya tenemos los niveles de voltaje que salen de nuestra interfaz.

Examinaremos someramente tres métodos de conversión A/D due son:

- # COMPARACION DIRECTA
- * INTEGRACION
- * APROXIMACIONES SUCESIVAS

La mavoria de las técnicas de conversión A/D se basan en métodos de comparación de voltaje, un un proceso que usualmente se denomina cuantización ya que se determina cuanto vale una señal analógica al traducirla a un numero binario. Esto se logra de manera directa utilizando un convertidor A/D paralelo o combinacional, que emplea 2ⁿ 1 comparadores de voltaje, para alcanzar n bits de precisión.Cada comparador C1 tiene en su entrada V-voltaje de referencia V, que le proporciona un divisor de voltaje y recibe el voltaje a cuantificar en la entrada V+ si el voltaje a cuantificar es mayor que el voltaje de referencia entonces el comparador entrega a su salida un uno lógico. Las salidas de los comparadores se conectan aun circuito conbinacional llamado codificador de prioridad el cual produce un numero binario de n bits que indica la posición del bit más significativo de valor uno, recibido en la entrada del codificador.

A/D DE COMPARACION DIRECTA.

En los convertidores A/D tido comparación de rampa se emplea un sólo comparador que recibe en una de sus entradas la señal analógica a cuantificar y en la otra un voltaje en forma de ramoa lineal. Al iniciarse la rampa se empleza a contar los pulsos de reloj de un oscilador auxiliar, cuando los dos voltajes son iguales el comparador detiene el conteo. El número de pulsos contados es proporcional a la amplitud del voltaje analógico a medir.

A/D DE COMPARACION DE RAMPA.

Otros convertidores A/D utilizan una ctapa de conversión D/A por lo que se describirán brevemente éstos.

Los convertidores D/A transforman a una señal digital de ponderación posicional en una señal analógica equivalente, El numero digital de entrada se convierte entonces en el correspondiente número de unidades de corriente, voltaje o carga.

Para esto se puede recurrir a un amplificador operacional integrador que suma carças. O a un amplificador operacional seguidor de corriente que suma corrientes.

Esto nos lleva a red de resistores seguida de uno o más operacionales, donde cada una de las n entradas binarias controla una fuente de corriente proporcional al peso ponderado del bit de entrada. Las corrientes se suman y amplifican para producir una corriente o un voltaje de salida proporcional al número binario de entrada.

CONVERTIDOR A/D DE DOBLE RAMPA

Este convertidor hace uso de un operacional configurado como integrador. Se basa en cargar un capacitor a un voltaje positivo desconocido y despues de transcurir un lapso definido

de tiempo aplicar un voltaje negativo conocido y medir el tiempo requerido para descargarlo. Ver figura 3.1.

El intervalo ti es de una longitud fija de tiempo determinada por diseño. Durante este intervalo la señal de entrada que se aplica via Si causa que el voltaje del integrador sea positivo v alcance un cierto nivel vfinal vfinal

Durante al tiempo T2 se desconoce la entrada analógica v se conecta un voltaje de referencia de polaridad opuesta, provocando que el voltaje de salida del integrador decrezca hasta llegar a cero volts, en este momento concluye el tiempo Tn el cual es proporcional al voltaje de entrada de acuerdo a la relacion:


$$Ven = Vref \left(\frac{t_n}{t_1} - - \right)$$

Vref y t tienen valores fijos.

Con lo anterior queda determinado el principio de operación de los convertidores analógico-digitales y digital-analógico. los cuales serán de importancia en la presente etapa dado que se requiere convertir las señales que se obtienen de la interfaz, los cuales son niveles lógicos LSTIL, posteriormente convertidos en señales analógicas las cuales serán amplificadas.

A continuación se presenta el circuito seleccionado para convertir nuestra señal dicital, en señales eléctricas (voltaje corriente), su función principal es la de convertir los bits de entrada en señales eléctricas (principalmente corriente), la cual es del orden de los nanoampers, y conjuntamente con un amplificador operacional obtenemos señales de eléctricas (voltaje), dicha configuración es un convertidor de bits a corriente y corriente a voltajo, Para este fin se selecciona el circuito de la figura 3.2.

De ésta configuración se obtiene un voltaje de salida bipolar dependiendo de los bits de entrada y el voltaje de referencia.



Para una entrada digital de códico cero, el voltaje de salida para el voltaje de referencia es cero. El amplificador operacional tiene ahora una sola entrada de +V y está operando con una ganancia de -1. La salida del amplificador operacional puede ser por lo tanto -V para una entrada digital de cero.

Como el código de entrada aumenta también lo hara el voltaje de salida. Note que la ganancia de amplificador operacional cuando es aplicado a la entrada (+), es de +2 y la ganancia cuando se aplica a la resistencia de entrada R es -1. El voltaje de salida depende de ambas entradas y está dado por:

$$Vout = (+V)(-1)+Vref(+2)$$

El voltaje de salida puede expanderse sumando las dos resistencias.

La suma de las resistencias se usa para atenuar el voltaje (+V). La quanacia total, Av(-), de la terminal +V del amplificacor operacional está determinado por el voltaje más negativo de la salida -4(+V), con el valor mostrado de los componentes. El rango dinâmico completo de Vout, está dado por la qanancia de la entrada (+) del operacional. De tal forma que el voltaje de salida queda dado por la siguiente expresión:

V € Vout € V(1023/1024)

El voltaje de salida nos da un ranço de $^{\pm}$ 10 vols cuando usamos +2.5 $\rm V_{CD}$ en +V.

De tal forma que se obtienen los voltajes indicados en la figura 3.2. De aqui podemos asegurar que dado un código binario obtendremos para el un voltaje determinado, y como se observa se obtuvieron rancos de $\frac{1}{2}$ $V_{\rm CD}$.

Lo cual nos permitira alimentar al motor a diferentes tensiones. Esto es en base a los resultados obtenidos en el análisis del motor seleccionado.

De acuerdo a ello nos hace pensar en lo siguiente:

El circuito de potencia deberá ser capaz de que cuando sea excitado con cero volts el motor no presentará movimiento, al incrementar el voltaje, el motor deberá acelerar en forma proporcional al voltaje, de tal forma que cuando se tenga como entrada un nivel de lo volts, al circuito do potorcia presentará a su salida on nivel de tensión de 127 volts de CD.

Una de las formas para lograrlo es controlando un dispositivo por ánorlo de fase. Se ha seleccionado como dispositivo de potencia al tiristor por cumplir con las condiciones de diseño v soportar la tensión requerida por la carqa (datos de placa del motor de CD).

Un método eficiente para controlar el "encendido" de un tiristor, es mediante la variación del ánqulo de disparo del tiristor. Se define al ánqulo de disparo con respecto a un voltaje aplicado. A este método de control se le llama "control de ánqulo de fase". Es decir será activado desde cero grados hasta 180 grados, lo cual se refleja en que existirá una variación del voltaje desde cero volta para cero grados hasta 120 volts para 180 grados.

Para consequirlo existen diferentes formas, a continuación se presentan los circuitos propuestos para lograrlo.

- I.- CIRCUITO ACOPLADOR
- II.- CIRCUITO COMPARADOR
- III. CIRCUITO DE DISPARO Y POTENCIA
- IV. CIRCUITO DETECTOR DE CRUCE POR CERO
 - V. CIRCUITO DE RETROALIMENTACION

CIRCUITO ACOPLADOR: Es el que recibe la señal proveniente del DAC-1000 y el amplificador operacional el cual es normalmente de +10 volts.

La función de este circuito es la de llevar el rango de la señal que recibe siempre a un rango de O a 10 volts.

CIRCUITO COMPARADOR: Tiene la función de indicarle al circuito de disparo cuando el voltaje suministrado a la carqa es menor que el deseado.

CIRCUITO DE DISPARO: Proporsiona una señal al circuito de potencia para iniciar el disparo del circuito de potencia exactamente en el cruce por cero del ciclo positivo del voltaje de la linea.

CIRCUITO DE POTENCIA: Suministra el voltaje a la carga proporcionando un ranop de O a 127 volta.

CIRCUITO DETECTOR DE CRUCE POR CERO: Su función es la de indicar al circuito de disparo cuando se inicia el ciclo positivo del voltaje de la linea y evitar generaciones de radiofrecuencias en la linea.

CIRCUITO DE RETROALIMENTACION: Suministra al circuito comparador un voltaje de 0 a -10 volta proporcional al voltaje que le està llegando a la carga.




TABLA PARA UN VOLTAJE DE REFERENCIA DE 5 VOLES

CHTRADA DIBITAL	Vest ANALUGICO	
0000 0000 0000 0011 0000 0111 0000 1:00 0010 1:111 0101 1:11 1000 1:11 1000 1:11 1010 1:11 1010 1:11	-4.96 -4.91 -4.92 -3.15 -200 0.48 1.20 1.20 1.20 1.20 4.94	DAG 1999
FIGURA 3.2		DIAGRAMA

A continuación se presenta el diseño de cada circuito.

3.3.-CIRCUITO ACOPLADOR: Debe de tener la característica proporsionar una salida de voltaje, siempre con un rango de 0 a --10 volts.

El circuito acoplador se muestra en la firgura 3.3, haciendo referencia a ella se tiene:

$$I_3 = I_1 + I_2 + I_3 + I_4$$

$$I_1 = (V_E)/R_1$$

$$I_2 = (V_A)/(R_3)$$

$$I_3 = (-V_B)/(R_2)$$

Sustituyendo los valores de ${\rm I_1,\ I_2}$ e ${\rm I_3}$ en ecuación (1) v despejando ${\rm V_S}$:

$$v_S = -R_2 + \frac{v_E}{R_1} + \frac{v_A}{R_X} + \dots$$
 (2)


Haciendo $R_3 = R_1$:

$$V_S = -\frac{R_2}{R_1}$$
 ($V_E + V_A$)(3)

Como se puede observar en la ecuación (3) la ganancia dada al voltaje de entrada $V_{\rm E}$ por el amplificador operacional ${\rm A_1}$ es de:

$$A_{V} = -\frac{R_{2}}{R_{1}}$$
 (4)

Se propone una ganancia de voltaje máxima de $^{\mbox{AV}}$ iqual a con el fin de derle al circuito la accesibilidad de poder aceptar señales de voltaje de 1 a 5 volts.



Para el calculo de la resistencia R_2 (obtima), se empleara la siguiente formula:

$$R_2$$
 (OPTIMA) = $(\frac{R_1dR_0}{2} - (1-A_v)) \dots (5)$

Obteniendo los valores de R $_{\rm id}$ y R $_{\rm O}$ de las hojas de especificaciones del LM747.

Sustituyendo en la ecuación anterior se tiene.

R₂ =
$$(6-x-10^3x-70-(1-(-4)))^{1/2}$$

= 32404Ω
= 25 KQ (valor comercial)

ኤፖ.ፓ. ጋ

Despejando de la ecuación (4) $R_{1}^{}$ y sustituyendo valores se tiene que:

R₁ = 6.8 KΩ

Comp
$$R_3 = R_1$$
 entonces $R_3 = 6.8 \text{ K}\Omega$

El circuito formado por los resistores $\rm R_5$, $\rm R_6$ Y $\rm R_4$ darán el corrimiento necesario para que la salida del operacional $\rm A_5$ dea cero.

Para el calculo de éstas resistencias se considerará un cambio en $\rm V_A$ DE $\stackrel{+}{-}$ 3 volts (por indicar un nivel de comparación).

Cuando $V_{\Delta} = + 3$ volts se tendrá que:

$$I_2 = \frac{3}{6800} = 0.44177 \text{ mA}$$

$$R_5 + R_6 = \frac{3+15}{15} = \dots (6)$$

$$R_4 = \frac{15-3}{14} = \dots$$

Proponiendo una corriente de $I_{\Delta}=1$ mA entonces:

$$R_4 = 12 \text{ K}\Omega$$

como $I_5 = I_4 - I_2$ se sustituye en (6)

$$R_5 + R_4 = -\frac{18 \times 10^3}{1 - 0.44117} = 32210 \Omega$$

Como $R_A = R_A = 12 \text{ K}\Omega$ entonces:

 $R_5 = 32210 - 12000 \approx 20210$

 $R_5 = 25 \text{ K}\Omega$ (Se escoge valor comercial)

3.4.-DISENO DEL CIRCUITO COMPARADOR:

El circuito comparador que se escogio es el mostrado en la figura 3.4, el objeto de introducir Históreals al circuito es con el fin de eliminar la inestabilidad en la salida del comparador debida al ruido cuando éste tiene un nivel de voltaje mayor que el minimo requerido a la entrada del amplificador operacional Agpara provocar un cambio completo a la salida.

Haciendo referencia a las figuras 3.4a y 3.4b tenemos: $V_{\rm p}$ = Voltaje proporcional de un rango de 0 a -10 V.

V_R = Voltaje de retroalimentación de un rango de 0 a -10 volts y su valor es proporsional al que suministra a la carga.

V_{Z1}= Voltaje de ruptura inverso del diodo zener Z1 m**á**s el voltaje de polarización directa del zener Z2.

V_{Z2}= Voltaje de ruptura inverso del diodo zener Z2 más el voltaje de polarización directa del zener Z1.

Observando la figura 3.4a tenemos:

$$I_1 = I_2$$

$$\frac{V_R - V_E}{R_2} = \frac{V_E - V_S}{R_0}$$

Descejando
$$V_{R_{1}}$$

$$V_{R} = \frac{V_{E} (R_{7} + R_{8}) - V_{S}R_{7}}{R_{9}} \dots (7)$$

Cuando se decea generar un cambio de $\rm V_{21}$ a - $\rm V_{22}$ se requiere que el voltaje de retroalimentación $\rm V_R$ sea más negativo que el voltaje $\rm V_{E2}$ como se observa en la figura 3.4b, de la ecuación (7) se tiene.

$$v_{E2} = \frac{v_E (R_7 + R_B) - v_{21}R_7}{R_B}$$
 (8)

De iqual forma cuando se requiera un cambio de $^{-V}_{Z2}$ a $^{V}_{Z1}$ tendremos que:

$$V_{E1} = \frac{V_{E} (R_{7} + F_{8}) + V_{Z}R_{8}}{R_{7}}$$
 (9)

Para minimizar el error causado por la corriente de polarización en las entradas del DPAM A., será necesario hacer:

$$R_{9} = \frac{R_{7}}{R_{7}} \frac{R_{8}}{R_{8}} \dots (10)$$

Combinando 7,8, v 9 se tiene:

$$R_{B} = R_{\phi} (1 + \frac{v_{Z1} + v_{Z2}}{v_{E1} - v_{E2}})$$
 (11)

Calculando el valor óptimo de R_o mediante la siguiente formula:

$$F_{9} = \frac{\Delta V_{10}}{\Delta Ib} / \Delta T \qquad . \qquad . \qquad (12)$$

Los parámetros anteriores se tomarán de las hojas de especificaciónes del amplificador operacional LM747 que se encuentran en el apendice, sustituyendo valores en (12) tenemos.

$$R_9 = \frac{15 \times 10^{-6} \text{ V/C}}{1.3 \times 10^{-3} \text{ A/C}} = 10 \text{ K}\Omega \text{ (ajustando a valor comercial)}$$

Los diodos zener utilizados son los SZ0206A con voltaje inverso de 3.3 volts cuando circula por ellos una corriente de 10 mA y tiene un voltaje de polarización directa de 0.6 volt.

Con los datos anteriores se calculá R₁₀de la siquiente forma:

. Considerando una perdida de 3 volts en el OPAM. A tenemos que $V_{\rm e} \simeq \pm$ 12 volts.

$$R_{10} = \frac{12 - (3.3 + 0.6)}{10 \times 10^{-3}} = 820 \Omega$$

La resistencia R_{B} se calculará para tener una histéresis de 50 mV sustituyendo en $\hspace{1cm} (11).$

$$R_g = 10 \times 10^3 (1 + \frac{3.9 + 3.9}{50 \times 10^{-33}})$$

$$R_g = 1.57 \text{ K}\Omega$$


= 1.5 K Ω (valor comercial)

Despejando de (10) y sustituyendo valores tenemos que:

$$F_7 = \frac{1.5 \times 10^6 (10 \times 10^3)}{1.5 \times 10^6 (1 \times 10^4)} = 10 \text{ K}\Omega$$

DISERO DEL CIRCUITO DE DISPARO Y POTENCIA:

El circuito de disparo del triac de potencia utilizado se muestra en la figura 3.5 y tiene la caracterittica de dispararlo solamente cuando el circuito comparador tenga una salida positiva y se inicie el medio ciclo positivo del voltaje de linéa.



De acuerdo con la figura 3.5 se tiene que la ecuación que representa el valor de $\rm R_{12}$ es:

$$R_{12} = \frac{15 - (V_{LED} + 2V_{D} + V_{CESAT} + V_{AK})}{I_{C}}.$$
 (13)

Estos datos se obtienen de las hojas de especificaciones que se encuentran en el apéndice por tanto se tiene:

$$v_{CE} = 0.3 \text{ Volts}$$
 $v_{AK} = 1.5 \text{ Volts}$
 $v_{D} = 1.5 \text{ Volts}$
 $v_{LED} = 2 \text{ Vols}$.

Por lo tanto:

$$R_{12} = \frac{(2+2)(1.5) + 0.3 + 1.5}{10 \times 10^{-5}} = 8200$$

Como la ganancia en corriente del transistor es de $h_{\rm fo} = 200$, entonces la corriente en base es:

$$I_B = I_C / h_{fe}$$

= (10 x 10³) / 200
= 50 μ A

Para el calculo de la resistencia \mathbf{R}_{11} se empleará la siguiente formula:

$$R_{11} = \frac{V_{ENT} - (V_{BE} + V_{AK})}{I_{B}} - \dots$$
 (13)

sustituyendo valores:

$$R_{11} = 33 \text{ K}\Omega \text{ (VALOR COMERCIAL)}$$

El valor de $\rm R_{13}$ se obtendrá mediante el empleo de las · hojas de específicaaciones del optoacoplador H11C4 las cuales se encuentran en el apendice. Si elegimos una resistencia de $\rm 56k\Omega$ la corriente de disparo normalizada es de 0.39, la cual por estar normalizada a 20 miliamperes se tendrá que la corriente mínima requerida para disparar el SCR del optoacoplador debe ser de:

$$I_{min.disp.} = (20 \times 10^{-3}) I_{FT(normalizada)}$$

$$I_{min.disp.} = (20 \times 10^{3}) (0.39)$$

$$I_{min.disp.} = 7.8 \text{ mA}$$

Como se puede ver esta corriente es menor que la que se está haciendo pasar por el diodo del optoacoplador (10mA), por lo tanto, se asegura aon mas el disparo del SCR.

Teniendo en cuenta las caracterizticas de corriente-voltaje que debe de proporcionar a la carqa : 120 volts c.d. 3 ambres, se selecciona el triac sc-265E.

Una vez habiendo seleccionado el triac se procede al calculo de $R_{\star,a}$, por lo tanto se tiene que:

$$R_{14} = \frac{2 E - (V_D + V_{TM})}{I_{GM}} - R_L$$
 (14)

Donde:

E = Voltaje de la linea (127 volts)

- V_D^{\pm} Voltaje de los diodos que están en polarización directa. como son siempre dos, entonces es iqual a 2 \times 0.7.
- V_{TM} = Caida de voltaje en el optoacoplador (ver hojas de especificaciones en el apéndice)
- I_{GM} = Corriente macima de disparo del triac (ver notas en el apendice).
- R L= Resistencia de carga. Obtenida experimentalmente en el laboratorio y corresponde al valor de resistencia que presenta el devanado campo del motor.

Sustituyendo valores en la ecuación (14)

 $R_{i,a} = 36.275$ ohms. (39 ohms comercial)

3.6.- DISERO DEL CIRCUITO DETECTOR DE CRUCE POR CERO E INICIO DEL CICLO POSITIVO.


El circuito empleado es el mostrado en la figura 3.6, a este circuito le llega una señal proveniente del secundario del transformador de la fuente de voltaje, la cual es senoidal y el amblificador operacional ${\bf A}_4$ la transforma en unla señal de onda cuadrada que al pasar por un circuito diferenciador formado por ${\bf C}_2$ y ${\bf R}_{20}$ la transforman en una señal en forma de espigas.

Las cuales son utilizadas para disparar al SCR, cuando el medio ciclo positivo del voltaje de suministro se inicia.

El diodo DI se utiliza oara aterrizar las espigas negartivas v sólo deta llegar a la compuerta del SCR $_1$ las espigas positivas.

Debido a que el voltaje $^{\rm V}{\rm E}$ proviene del secundario del transformador es de 18 $^{\rm V}{\rm rms}$ v se desea que el voltaje $^{\rm V}{\rm e}$ a 1a entrada del DPAM sea :

V = 5 volts, porque el voltaje necesario para disparar al SCR, es de 4 volts.



Para obtenerlo se utilizará un divisor de voltaje formado por las resistencias R_{16} y R_{17} . De la figura 3.6 se observa que:

$$V_{e} = \frac{V_{E} R_{17}}{R_{16} + R_{17}}$$
 (16)

Para que el consumo de corriente del secundario del transformador sea minimo, se escoge una corriente de $I_3=0.5\,$ mA. sustituyendo en (17).

Descejendo R₁₆ de (16) y sustituyendo valores se tiene:

$$R_{16} = \frac{(V_E - V_e)R_{17}}{Ve} = \frac{(16-5) \cdot 10 \times 10^3}{5}$$

$$= 27 \text{ K}\Omega \text{ (valor comercial)}.$$

Para minimizar los efectos del voltaje de desvalance, y la corriente de polarización en las entradas del OPAM A4 , se calcula el valor optimo de R_{19} el cual está dado por la ecuación (12)

$$R_{19} = \frac{15 \ \mu \text{V/C}}{1.3 \ \text{nA/C}} = 11500 \ \Omega = 10 \ \text{K}\Omega$$

Para minimizar las variaciones de voltaje en la salida del OPAM ${\rm A_4}$ (fig 3.6), debidas a la corriente y al voltaje de desvalance se igualan las impedancias que se presentan a la entrada inversora y no inversora del OPAM ${\rm A_4}$, como se muestra a continuación.

$$R_{19} = \frac{R_{16} R_{17}}{R_{16} + R_{17}} + R_{18}$$

Despejando R_{ip}:

$$R_{1B} = R_{17} - \frac{R_{16} R_{17}}{R_{16} + R_{17}} = \frac{27 (10)}{27 + 10}$$

$$R_{1B} = 2.7 \text{ K}\Omega$$

Debido a que las impedancias externas en las entradas del OPAM A₄ son iquales, se tiene que la máxima desviación que puede existir en la deteccción del cruce por cero , debida a la corriente y voltaje de desvalance es dado por la siquiente ecuación:

$$v_{OFF} = {}^{+}(v_{io} + I_{io}R_{19}) \dots (18)$$

Obteniendo los parametros del apendice correspondientes al OPAM utilizado LM747, y sustituyendo en (18), tenemos:

$$v_{OFF} = \pm \pm (5x10^3 + 200 \times 10^{-9} \times 10^4) = \pm 7 \text{ mV}.$$

Como puede notarse dicha desviacion es minima y puede considerarse despresiable. Para el calculo de C2 y R20 se tomará en cuenta que el amplificador operacional A4 tiene una salida de voltaje en forma de onda cuadrada con una amplitud de - 12 volts y cuando se denera un cambio en la señal del DPAM A4 de -12 a +12 se produce un voltaje en forma de espiga en R20 con una amplitud +24 volts y tendrá una duración iqual al tiempo que tarda en carquarse el condensador C2 de - 12 volts a practicamente el 99% de +12 volts, se propone de 0.5 milisegundos para asegurar el disparo del SCR.

Para el calculo de la constante de tiempo R20C2 se utilizará la formula que representa el voltaje al que se carga un condensador a traves de una resistencia durante un cierto tiempo.

$$e_r = E - (E - E_0) + t/R_{20}C_2 + ... (19)$$

Despejando R₂₀ de (19) tenemos:

$$R_{20}C_2 = \frac{t}{E - E_0}$$

In $E - e_c$

Dondes

t = Tiempo dado para la carda del condensador (0.5 ms) E = Voltaje con que se alimenta el circuito RC (+12 volt) E = Voltaje inicial que tiene el condensador (-12 volts) e = Voltaje al que se debe cardar el condensador (0.99E)

Sustituyendo en la ecuación (20):

Proponiendo un valor comercial de C2 = 0.1 µf se tiene:

$$94 \times 10^6$$
R 20^{2} = 940 Ω = 1 KΩ (valor comprcial)

Para el calculo de la reistencia \mathbb{R}_{21} se empleará la siquiente formula:

Donde: $V_p = \text{Voltage pico de la espida en } R_{20}$. (24 volts)

1_{GM} = Corriente pico maxima tolerada por el SCR₁ en en su compuerta (0.5 amperes).

Sustituvendo tenemos:

$$R_{21_{min}} = 24 / 0.5 = 48 \Omega$$

El diodo D, se utilizará unicamente para aterrizar las espicas necativas \mathbf{v}^{\prime} solo dejar pasar a la compuerta del SCR las espicas positivas.

3.7.- DISERO DEL CIRCUITO DE RETROALIMENTACION:

Se requiere contar con una etapa de retroalementación que informe al circuito comparador el porciento del voltaje suministrado a la carga. es menor ó mayor que el deseado. Con tal proposito se uso el circuito mostrado en la figura 3.7, donde el SCR del optoacoplador dejará pasar unicamente los medios ciclos negativos, permitendo que se carque el condensador C3 a través de Ray solamente cuando se le este aplicando voltaje a la carga. El condensador C3 se descargará através de P2 v R23 cuando a la carga le esten llegando voltaje: haciendo la carga y descarga del condensador de esta manera se logra que a la carga le lleguen ciclos completos del voltaje de suministro.

El amplificador operacional A5 dará la ganancia necesaria al voltaje de retroalimentación para poderlo acoplar con el voltaje de entrada requerido por el circuito comparador, el cual debe de ser de 0 a -10 volts.


Como es de notarse, la retroalimentación está siendo tomada del secundario del transformador T1 y no directamente de la carga, debido a que de esta manera el circuito trabajará con un voltaje relativamente pequeño en comparación con el que trabajaria en caso de usar la retroalimentación directamente de la carqa con lo cual se logra menor consumo de energía y a la vez menor calentamiento de los componentes.

Considerando que en polarización directa la resistencia del SCR del optoacoplador y del diodo D2, es despreciable y en polarización inversa es infinita y que la resistencia de entrada de AS es también infinita, entonces si R22 =R23, se puede decir que el condensador C_3 se carga y descarga a travéz de una resistencia R. donde $\frac{1}{12}$ R = $\frac{1}{12}$ R

De ésta forma el circuito mostrado en la figura 3.7 se simplifica v puede quedar como el mostrado en la figura 3.7a. La ecuación que representa el voltage Vc obtenido del circuito de la figura 3.7a, cuando se le suministra una señal senoidal rectificada de ciclos negativos de duración K y périodo

variable T es:

$$V_{c} = \frac{-\frac{1}{CR}}{(-\frac{\pi}{K})^{2} + (-\frac{1}{CR})^{2}} \begin{pmatrix} \frac{E_{\pi}}{CR} \\ \frac{1}{CRK} \\ \frac{1}{CRK} \end{pmatrix} \begin{pmatrix} \frac{1}{CR} \\ \frac{1}{CR} \end{pmatrix} \begin{pmatrix} \frac{$$



Esta ecuación sólo es valida para el rango de K a T, y se utiliza para la obtención de la constante RC con la cual el voltaje de rizo fuera minimo pero no menor que el voltaje de histéresis del circuito comparador. Es así como se obtiene una constante RC=1 se logra tener un rizo de 70 milivolts, el cual es mayor que el voltaje de histéresis del circuito comparador que es de 50 milivols.

Proponiendo un valor comercial para el condensador de 100 µF, se obtiene el valor de R de la siguiente manera:

$$RC = 1$$

$$R = -\frac{1}{C} = \frac{1}{100 \times 10^{-6}} = 10 \text{ K}\Omega$$

Por lo tanto R = R_{22} = R_{23} = 10 K Ω

De acuerdo con la ecuación que representa el voltaje V (t) se obtiene que el voltaje máximo al que se va a poder cargar el condensador C3 cuando a la carga le lleque el 100% del voltaje de la línea es aproximadamente de -8.2 volts DC. Como el rango de voltaje de la retroalimentación que debe ilegar al cicuito debe ser de C a -10 volts, entonces quiere decir que el amplificador operacional A_4 debe darle a la retroalimentación una ganan cia de:

$$A_v = \frac{-10 \text{ volts}}{-8.2 \text{ volts}} = 1.219$$

Por lo tanto se diseñará un amplificador no inversor con una danacia de voltaje variable de l a 1.5 como el que se muestra en la figura 3.7, cuya ganancia está dada por la fórmula siguiente

$$A_{v} = 1 + \frac{R_{26}}{R_{25}} \dots (21)$$

Fara el cálculo de la resistencia ^R26(obtima), se hará uso de la formula empieada para la obtención de la resistencia de retroalimentación óptima de un amplificador operacional en confiduración no inversora, la cual se representa a continuación:

$$F_{26(\text{optima})} = \frac{R_{id}R_0}{2} - (A_v - 1)$$

. Obteniendo los valores de las resistencias $R_{i,d}$ y R_{0} de las hojas de especificaciones del OPAM LM-747 tenemos:

$$F_{26(\text{obtime})} = (-\frac{6}{2} \times \frac{10^6}{2} \times \frac{70}{2} - (1.5 - 1))^{1/2}$$

 $= 10247 \Omega$

Se utilizará una resistencia variable de 20 KQ. Despejando de la ecuación (21) a $R_{\rm ce}$ se tiene:

$$R_{25} = \frac{R_{26}}{A_{7}-1} = \frac{10247}{1.5-1} = 20494 \Omega$$

= 22 KΩ (valor comercial)

Para el calculo de la resistencia oprima R₂₄ se utilizará la siquiente ecuación:

$$R_{24} = (R_{25} R_{26})/(R_{25} + R_{26}) \dots (22)$$

En donde el valor de la resistencia $^{\rm R}26$ corresponderá al ajustado en la resistencia variable para obtener una ganancia en el operacional ${\rm A_5}$ de ${\rm A_7}$ = 1.219 que es la que va a estar trabajando por lo tanto :

$$R_{26} = (A_v - 1)R_{25}$$

= (1.217 - 1)(22000)
= 48180

Sustituyendo valores en (22):

$$R_{24} = \frac{-(22000) - (4818)}{22000 + 4818} = 3.9 \text{ K}\Omega \text{ (valor comercial)}$$

Para la obtención de la R_{15} el calculo es iqual que para R_{17} e incluso son iquales.


$$R_{17} = R_{15} = 56 \text{ kg}.$$

En la figura 3.8 se presenta el diagrama completo de la etapa de potencia, faltando sólo el diseño de la retroalimentación entre la carga y nuestro sistema de control, el cual se presenta a continuación.

Cabe mencionar que en la figura 3.8 se presenta el circuito de potencia duplicado, esto es porque se requiere controlar el sentido de ciro del motor para lo cual utilizamos dos etapas de potencia identicas a diferencia que una estará operando cuando la otra este sin operar, el pulso que decide en que sentido debe nirar el motor lo dará el operador desde el teclado de la computadora personal con sólo seleccionar, se a colocado un amplificador operacional A7, en la entrada del circuito de potencia de la parte complementaria el cual se explica a continuación:

En la figura 3.8 se presenta a la entrada del que llamaremos ciruito complementario de potencia, el cual funciona similarmente al diseñado anteriormente a diferencia que su excitación la dará cuando llegue un voltaje negativo procedente de la etapa convertidora de código (DAC 1000), la cual a su vez es generada por un código en hexadecimal y se obtiene al seleccionar el sentido en que se desea operar el motor, al llegar el voltaje negativo al punto comun de las etapas de potencia. se presentará en ambas pero la etapa uno (por llamar asi a la diseñada anteriormente). no permitirá ningun cambio a la salida del operacional Al, porque este sólo varia quando registra voltaje positivo, sin enbargo la etapa dos (similar a la uno), presenta un circuito inversor de ganacia unitaria formado por A7 y las dos resistencias el cual al llegarle el voltaje negativo presentará a su salida ese mismo mivel pero de voltaje positivo el cual activará todo la etapa de potencia como se explico anteriormente, se selecciono de esta forma para poder sensar los voltajes positivos y negativos y así poder cambiar el sentido de giro del motor, al cambiar la polaridad de alimentación, el dioso D4 se utiliza sólo para bloquear el paso cuando en el punto comun se presenta una tensión positiva y así permitir que sólo trabaje la etapa uno de potencia. cabe recalcar que ambas son identicas por lo que no se tiene que repetir el calculo de los elementos que la integran y sólo varia en la forma como alimentan al motor.

En la etada anterior se logro obtener el circuito que nos proporcionará el voltaje adecuado a la carda de acua, do a la entrada digital de la interfaz, sólo nos resta elavorar una etada que informe el estado que presente la carda cuando se alimenta a diferentes tensiones, en nuestro caso se vera reflejado en revoluciones por minuto, puesto que dicha tensión alimenta el devanado de campo del motor de CD, el cual de acuerdo a su ecuación



de velocidad la cual es directamente proporcional al voltaje de alimentación tendera a disminuir o aumentar de acuerdo a la tensión que se le aplique, de aquí que la etapa requerida deberá ser capa: de transformar las revoluciones por minuto a pulsos y de estos hacer la transición necesaria para compararlos con el voltaje de la tensión, estableciendo así una correspondencia univoca entre tensión y revoluciones por minuto. Para ello se diseñara primeramente un encoder o transductor de código el cual puede ser tan sencillo o complicado de acuerdo a la resolución que se requiera.

CAPITULO CUARTO CONTROL Y RETROALIMENTACION -


4.1 INTRODUCCION:

Esté capitulo a sido denominado como control y retroalimentación, por ser aqui donde desarrollaremos los elementos necesarios para comunicar nuestra carga con la interfaz y lograr asi un sistema de lazo cerrado para controlar mejor el sistema, esto es, porque se puede obtener información directa de la carga (motor), y asi saber como responde a la excitación proveniente de la interfaz.

En cápitulos anteriores llegamos a obtener a la salida de la etapa de potencia una señal de voltaje variable de cero a 120 volts y de cero a -120 volts de corriente directa, la cual será conectado al devanado de armadura para controlar la excitación y como consecuencia de ello permitirá controlar la velocidad del mismo ya que está es directamente proporsional al voltaje de alimentación, ahora bien, faltaria el sistema que permita informar a la interfaz la respuesta de la carga, para lo cual se ha pensado en utilizar un encoder o transductor de código, el cual va acoplado a la flecha del motor y tiene la función de cooificar o traducir las revoluciones por minuto en pulsos. Estos pulsos serán a diferentes tiempos dependiendo de la velocidad que tenga el motor.

La forma de como se obtienen los pulsos es mediante códico que se imprime al encoder (será analizado en el inciso 4.3) ó mediante una sola marca, la cual al pasar por un haz luminoso proveniente de un led interrumpira éste y provocara que el receptor sence el estado de obstrucción de luz, inmediatamente la obstrucción desaparece y vuelve a aparecer la luz.

Lo cual se puede transformar en señales de off-on o bien pulsos. los cuaales deben ser amplificados y llevados a un siguiente circuito que seencarqará de contar las obstrucciones y transformarlas en señales similares a las que se tiene en la interfez.



Para nuestro caso utilizaremos un disco con una sola marca, la cual al pasar por nuestros elementos sensores enviarán un pulso cada vez que sea sensado la marca, con lo cual podemos utilizar un circuito que cuente los pulsos en un determinado tiempo y sea capaz de convertir esos pulsos en señales electricas para ser comparadas con las señales de entrada provenientes del computador.

El circuito que se ha eleguido es el microcontrolador 68705P3, que cuenta con las caracteristicas necesarias para cumplir nuestro objetivo. El microcontrolador será estudiado mas adelante pero cabe mencionar que su comportamiento es como el de un microcontrolador ya que su estructura interna es similar a la del CPU del computador y su funcionamiento estará en funcion del software caracteriztico del mismo.

Por lo tanto podremos convertir los pulsos en señales loquicas para compararlas con las que inyecta el computador a la interfaz y está a su vez al debanado del motor via la etapa de potencia formando un sistema de lazo cerrado el cual se representa esquematicamente en la figura 4 y cuyo analisis se presenta a continuación, cabe mencionar que el analisis se hará desde el punto de vista descriptivo.

El valor V deseado es una señal externa aplicada al sistema para gobernar una salida especifica: para nuestro caso representa a la persona que teclea la instrucción deseada para aplicar un voltaje previamente seleccionado al motor.

La entrada de referencia R se obtiene a partir del valor deseado y constituye una señal externa al ciclo de control. Sirve de referencia para la comparación con la señal de realimentación.

La salida controlada C es la cantidad a controlar, en nuestro caso el voltaje seleccionado para alimentar la carga.

La señal de realimentación B es función de la salida controlada y se suma a la entrada de referencia. Fara nosotros represente el byte correspondiente a la velocidad del motor en concordancia al byte emitido por la interfez.

El error o señal de accionamiento E es la diferencia aloebra:ca entre las señales de entrada v de realimentación y constituye la señal aplicada a los elementos de control.

La entrada de perturbación U es una señal de entrada al sistema indeseada (pero inevitable) que hace variar la salida controlada en relación al valor gobernado por la referencia de entrada. Las entradas de señales de perturbación son debidas a cambios en la carga del sistema.

4.2. - OPTOACOPLADORES.

Existen ocaciónes en donde la información debe ser transmitida entre un circuito electronico aislado y otro. Este aislamiento es proporsionado comunmente por relevadores, transformadores de aislamiento, conductores de línea y receptores. Existe sin embargo otro componente que puede utilizarse eficazmente para este tipo de problemas. Este componente es el optoacoplador. Es muy necesario en áreas muy prominentes donde se presenta alto voltaje y ruido así como en areas pequeñas. Se emplea para acoplar dos sistemas conjuntos con transmición y energía radiante (fotones), donde la necesidad de tener una tierra común es eliminada y el sistema queda aislado completamente.

DESCRIPCION DE UN OPTOACOPLADOR.

Basicamente el optoacoplador consiste de un diodo infraroio como entrada y un fototransistor de silicio NPN como salida.

El acoplamiento medio entre el diodo y el sensor es un transmisor infrarojo. La emisión de fotores del diodo tiene una onda luminosa de 900 nanometer. El sensor (transistor), responde con mas eficiencia al incrementar la onda luminosa dada su quanancia.


El circuito equivalente se muestra en la figura 4.1. La corriente entre colector y base del sensor es usada para representar la corriente de base virtual generada por la incidencia de fotones hacia la base. Esta corriente de base es proporsional a la radiación emitida del diodo.


Las capacitancias de la union base-colector y base-emisor es utilizada para determinar el rizo y el tiempo de salida del total de forma de onda.

CARACTERIZTICAS DEL OPTOACOPLADOR


Las características más usadas en el diseño de optoacopladores son:

1.- Asslamiento de alto voltaje. La aislación de alto voltaje entre la entrada , la salida se obtiene por la seraración física entre unemisor y el sensor, este aislamiento es posible por el gran avance que se tiene en el diseño de optoacopladores y se considera de aproximadamente $_{10}12\ \Omega$









- 2.- Aislamiento al ruido. El ruido electrico en la recepción de señales diditales a la entrada del optoacoplador es aislada de su salida por el acoplamiento medio, donde la entrada es un diodo y se utilizan sus característicass de solo condución en un sentido.
- 3.- Ganancia de corriente. La ganacia de corriente (corriente de salida entre corriente de entrada), de un optoacoplador esta dada por la eficiencia del sencor NPN y por el tipo de transmisión media utilizada.
- 4.- Tamaño pequeño. Las dimensiones de este elemento se dan en un paquete de aproximadamente 6 milimetros.

4.3 ENCODERS O TRANSDUCTORES DE CODIGO.

Son conocidos mejor como transductores y es el conjunto de elementos necesarios para convertir en señales electricas los parámetros que deben medirse de la carga (an este caso del motor). 6 determinados datos sobre su entorno, para realizar el mando en eanillo cerrado, esto es, midiendo la unidad de control los efectos producidos en cada orden o mando.

Dado que la unidad de control es un computador digital, la señal correspondiente a cada magnitud leida debe ser igualmente digitalo: sin empardo, no todos los transductores utilizados permiten efectuar la conversión directa en señal digital, sino que algunois proporcionan una señal analògica para ser leida por el computador.

Uno de los sistemas más eficaces y directos de la medición de la obsición es utilizando los codificadores ánqulares digitales. Estes codificadores proporcinan una gran resolución con un tamaño muy reducido, junto con una simplicidad mecánica de acoplamiento y un costo reducido.

Rasicamente son utilizados dos tipos de codificadores Angulares, los codificadores ópticos con salida ya directamente digital y los de tipo megrético, con salida analógica.

CODIFICADORES ANGULARES DIGITALES.

La codificación de la posición Angular puede ser efectuada utilizando discos codificados, con un sistema de lectura va sea mediante contactos ó mediante fotoacopladores ópticos. Los codificadores ángulares ópticos son actualmente los mas utilizados por la fiabilidad y el reducido tamaño que consiquen, utilizando conjunto de diodos fotoemisores luminosos (LED) y fototransistores. Estos elementos, conjuntamente con un sistema óptico de lentes cilindricas adecuadas, permiten leer la información contenida en un disco que gira solidario con el eje del sensor. Este disco es de vidrio y contiene las marcas ó códigos impresos mediante tócnicas fotográficas.

Las caraterizticas de los codificadores ángulares dependen del tipo de información contenidas en el disco codificado.


Las características básicas de estos codificadores son: la resolución que corresponde al menor desplazamiento que es posible detectar y el código de salida de la información. La información salida puede ser suministrada impulsionalmente, lo que reguiere un contaje externo de esos impulsos, que constituye una medida relativa de la posición del eje.


Los discos con codificación absoluta tiene la ventaja de suministrar directamente el códico correspondiente a la posición del eje, independientemente de las condiciones iniciales, mientras que los codificadores incrementales requieren disponer de un sistema de inicialización correspondiente a una posición de referencia. En cambio los codificadores incrementales son de mayor simplicidad y menor precio a igual resolución.

Les disces dottess son codificadores absolutes contienen impresas las marcas correspondientes a los n bits en n pistas concentricas (fig 4.2), que son leidas mediante n fototransistores.El códico utilizado en estos codificadores es el binario natural, ya que se presenta el problema de ambiquedad en las posiciones en que se produce el cambio simultineo de mas de un bit. Es por ello que suele utilizarse un códico continuo y ciclico, como el códico GREY cova transcodificación a binario natural es muy simple, siendo el algoritmo utilizado:

$$B_{n} = G_{n}$$

$$B_{i} = B_{i+1} + G_{i}$$





La ejecución de este algoritmo, en los sitemas de control utilizando microcomputadores, suele ser más rentable que el disponer de transcodificadores mediante circuitos lógicos adicioneles o utilizar cabezales dobles en el sistema de lectura para la solución de indeterminación en discos códificados en código binario natural.

Existen códificadores Angulares absolutos de salida binario (SREY) de 10. 12 y hasta 14 bits, o con salida BCD, así como para aplicaciónes especiales con salida logarítmica, senoidal.etc.

Los discos con codificación incremental tienen la ventaja de contener dos (o unicamente una) pistas, lo que se traduce en una mejor fiabilidad y menor costo, pero requiere una lógica adicional que permita obtener los impulsos de conteo o desconteo segun el sentido de giro y del sistema de inicialización.

CODIFICADORES ANGULARES ANALOGICOS:


La posición ándular de un eje puede ser obtenida directamente en forma analódica mediante un potenciometro. La utilización de los potenciometros presenta la ventaja de ser de reducido tamaño y bajo costo, pero no permite alcanzar la resolución necesaria para poder fectuar por si solo las mediciones de la posición.

Como transductores analógicos de elevada presición, son utilizados los resolvers.

El resolver es un transductor de posición ánquiar analógico que genera las sañales harmónicas, defesadas 90 grados, en función de la posición de su eje. Existen resolver de tipo inductivo y resolver ópticos.

Los resolver inductivos se basan en un ritor que genera un campo giratorio y un estator que consta de dos devanados dispuestos perpendicularmente entre si. Al excitar el rotor con una señal alterna normalmente de 50. 400 ó 1000 hz. se obtienen dos señales de saiida da frecuncia correspondiente a la señal de encitación y moduladas en amplitud segun el angulo formado entre el campo giratorio y la orientación de los dos devanados del estator (fig 4.3).

La soñal obtenida del resolver debe ser convertida en digital para su utilización en el sistema digital de control.



110,43

DISENO DE ENCODERS

- Un encoder óptico consiste de tres partes básicas:
- A) Engraia luminosa.
- B) Un disco rotatorio (giratorio), con huecos o perforaciones.
- C) El sensor óptico como un fotodiodo o fototransistor.
- El disco puede ser de metal o grabado sobre un material plastico. El numero de huecos o perforaciones que atraviera el sensor por giro de la flecha es llamada resolución. Generalmente los encoders de alta resolución usan procesos de factorizacion cromado sobre plastico, dando buena calidad y un bajo costo de producción.

Sumando a las tres partes básicas un cuarto componente llamado mascara o estator se incrementa en alta resolución.


La mascara es utilizada para incrementar el contraste de la luz al ser recibida por el sensor. La mascara tiene la misma reselución due el disco y actua como un buen cerrador para obstruir la luz de la fuente.

La fuente, sea esta un LED o un BULBO INCANDECENTE, debe tener una lente frente a el, para que la luz sea colindante (hacerla paralela), esto es necesario en encoders de alta resolución para eliminar cualquier efecto de borde que puede producir la no paralelidad.

Algunos encoders van conectados a salidas TTL; otras tienen un solo sensor de salida. La figura 4.4 muestra algunos circutos efectivos de interface para ambos. Fototransistor y fotodiodo sensor abierto. La interface varia en compejidad de acuerdo a la velocidad requerida ó por las variaciones de compensación de temperatura en los sensores.

Los encoder ópticos se clasifican ampliamente en una salida o dos salidas. Algunos tienen una marca por revolución o pulso indexado que puede usarse como un pulso cero de referencia. Ese pulso indexado esualmente tiene una especificación relacionada con otro camino (franja o marca), el tipo canal doble determina la dirección de dire del movimiente. El sentido de dirección (rotación) de los dos canales estan 90 grados fuera de fase uno del otro. Los cuales pueden estar en fase de cuadratura.

Los dos censores son arreglados a un número integral de deslizamientos o huecos incrementados aparte de otro, sumando un cuarto de otro incremento.



4.4 MICROCONTROLADOR 68705P3.

La unidad del microcontrolador MC6870SP3, es una EPRCM miembro de la familia M6805. Este microcomputador contiene una CPU, un chip de RELOJ, EPROM, ROM, RAM, ENTRADAS - SALIDA y un TIMER. Como se observa en la figura 4.5 donde se muestra el diagrama a bloques del microcontrolador, su arquitectura se asemeja a una computadora personal pero en un solo chip. También se muestra el chip tal y como se consique en el mercado (fig 4.6).

Su selección es debida a que con un solo circuito se puede procesar la señal que nos entreqa el encoder y transformarla en señales que sean compatibles con la interfaz. Se podria pensar que el microcontrolador estará sobrado en esta aplicación, pero no es asi, porque si nos referimos a alqunos parrafos del capitulo dos en el se menciona que la interfaz desarrollada es versatil y se puede conectar a ella mas variables a controlar, lo cual nos llevaria a utilizar en su totalidad el microcontrolador.

A continuación se describe brevemente el microcontrolador así como la distribución del mismo.


Vcc v Vss.- Representa la alimentación que requiere el microcontrolador , voltaje de corriente directa y tierra respectivamente.


INT.- Este pin admite un evento externo al circuito para sincronizar las interrucciónes del proceso.

XTAL v EXTAL. - Estos pines se conectan al circuito oscilador de reloj inetrno del chip, para prover un sistema de reloj fuente.

TIMER - BOOT.- Es usado por una entrada externa hacia el control interno del circuito timer. También detecta un nivel de alto voltaje e inicializa el programa.

RESET.- Se utiliza para inicializar el programa que contenda el microcontrolador internamente.





Vpp.- Este pin es utilizado cuando se programa la EPROM en operación normal es conectado a Vcc.

LINEAS DE ENTRADA-SALIDA.- Cuenta con 20 lineas distribuidas de la siguiente forma:

- # Dos puertos de 8 bits (A y B).
- ∤ Un puerto de 4 bits (C).

MEMORIA.- Dentro de la organización del microcontrolador existe un parte importante y de la cual hablaremes a continuación se trata de la memoria y su importancia radica en que ésta cuenta con direcciones reservadas (por llamarla asi), las cuales no deben de ser interferidas, por lo que es nocesario conocerlas, para poder hacer un buen uso de ellas.

En la figura 4.6 se muestra el direccionamiento, 2048 bytes de memoria y registros de entrada - salida del programa contador. Tiene implementado 2041 bytes de esas localidades. Estas consisten de:

- * 1804 bytes para uso de la EFROM.
- * 115 bytes de ROM.
- * 112 bytes para uso de RAM.
- * Un registro de opción maascarable EPROM (MOR).
- * Un registro contador de programa (PCR).
- # B bytes de entrada salida.

El area de memoria de la EFROM se localiza en \$080 - \$783 junto secunda area es reservada para el vector de interruptiones y reset localizada en \$7F2 - \$7FF.

El microcontrolador usa 19 de las 16 localidades bajas para programas de control y entradas-salidas.

E' redistro mascarable opcional EPROM se localiza en OF38 Los 112 bytes de RAM incluyen 31 bytes del stack.

En la figura 4.7 se muestra el diagrama eléctrico final para la etapa de rescoalimentación. Como se observa se utiliza un sensor optico SXIO5, el cual envia la señal al amplificador operacional y este a su vez al subir la señal la invecta al microcontrolador 68705P3 el cual la recive por interrupciones, dando lugar a decrementar un reloj interno el cual se genera internamente programando el microcontrolador. es decir, al recibir la señal está indicara que debe empensar un conteo de un cierto valor (determinado por el tiempo que uno determine para enviar los datos a la interfaz), al termino del cual determinara a que velocidad esta girando el valor, esto se logra estableciendo un patron de referencia dado por la velocidad nominal del motor asi como del voltaje que corrsponde, es decir a voltaje nominal-velocidad nominal.

A continuación se presenta el listado del programa utilizado para lograr lo antes mencionado.

ASAMPLER 68705P3 MICROCONTROLLER


OFFSET CODE

```
EQU
  DDRA
               $004
  DDRE
         EGU
               $005
  TCK
         EQU
               $009
  TDE
         EQU
               8008
          org $010
           fcb.
                 Ò.
  seg2
  segi
           fcb
                 o
                 o
  decseo
           fcb
           fcb
                 0
  censed
  milseo
           fcb
  re1200
           fct
                 Ó
           fcb
                 O
  ultval
  ацх
           fcb
                 ø
          ora $020
  core2
           fcb
                 Ō.
                 ø
  corri
           fcb
  mu12
           fcb
                 O
           €c b
                 0
  படி 1 1
  multo⊇
           fcb
                 ø
           fcb
                 Ċ.
  mult11
                 Ó
  resul÷
           fcb
                 o
  resul3
           fcb
  resul2
           fcb
                 Ċ.
  resul1
           fcb
          org $030
  COLODI
           fcb
                 C,
                 $cE
  operi
           fcb
  oper2
           fcb
  orod1
           fcb
                 o
  arod2
           feb
                 C
          ora $080
           r50
inicio
           se:
           lda #≢ff
           sta DDSB
           1da #$ff
           sta DDR4
           lda #$20
           sta TCR
           lda #$ff
           sta TDR
           cli
           1da #$30
            sta TCR
           brset O. TDR. espera
espera
           inc milsec
can
           lda milsec
           cmc #40#
           bea A
           lda auk
           cmp #500
           bed B
```

sta aux sta aux lda TDR cmo #\$36 bne C inc rev200 lda #\$fe sta TDR bra CC sta aux nop 1da #\$5c CC sta aux D deca CMC ##00 bn∈ D noo bra cam lda #\$00 sta milseo inc censeo lda censeo cmp #\$0a beg E sta aux sta aux sta aux bra CC 1da #\$00 sta censeg inc decseg lda decseg CMD #\$0a bea F 1da #\$5d 6 deca cmp #\$00 bne G пор bra cam lda #\$00 sta decseg inc seq1 lda segi cmp #\$0a bea I lde ##5a sta aux deca cmp #\$00 bne H aon bra cam inter 1da #\$00 sta seq:

```
inc seq2
            lda sedî
           cmp #$02
           beg term
            lda #$58 .
           deca
           CMD #$00
           bne J
           noo
           bra inter
            lda #$57
   term
           deca
           CMP #$00
           bne K
           пор
           1da #$00
           sta seg2
          lda #$20
            sta TCR
            lda #$fe
           sub TDR
           sta ultval
            lda rev200
           sta oper2
           jsr prod1
           lda ultval
           add prod2
           sta mulp1
           1da #$00
           ada prod1
           sta multo2
           irs prod0
           broin 7, resul2, desply
           lda resul3
           Cmp #$ff
           beg usur
            inc result
            lda resul4
desply
           sta $000
           lda resulū
           sta $001
           1da #$00
           sta rev200
           sta ultval
           sta aux
           sta corri
           Sta corri
           sta multol
           sta multpl
           sta resul4
           sta resul?
           sta result
           sta coroci
           sta operî
```

sta prod1 stalprod2 lda #\$55 sta mult2 sta multi lda #\$c8 sta operi 5Wİ inc resul3 usur inc resul4 bra desply 1d: #\$08 prodi lazo lrs oper2 bcc corr 1da prod2 add oper1 std prod⊋ lda prodi adc corop1 sta prodi lel operi corr rol coropi decx bne lazo rts prodi ldx #\$10 lsr multp2 ror multpi bcc cero lda resuli add mult1 sta resull lda resull add mult2 sta resul2 ida resulS adc corri sta resul3 lda resul4 adc corr2 sta resul4 lel mult1 rai mult2 rol corri ro: corr2 det.: bne reisic ~ t = org #784 fab %00100000 ora \$7fc rmb inicio rmb inicio



CAPITULO CINCO APLICACIONES

5.1 INTRODUCCION:

Dada la versatilidad del presente trabajo y de la gran ablicación de los motores de corriente directa en la industria, se puede que su aplicación es amplia y variada dependiendo del proceso en el que se desée utilizar; cabe mencionar que para cada ablicación se tendra que realizar las modificaciones pertinentes.Pero conociendo las características importantes del diseño se puede desprender de ellas su aplicación, es decir, los dispositivos de salida pueden manejar hasta 400 volts de corriente directa y una corriente de 8 ampers, pero pueden ser sustituidos por unos de mayor petencia y así ampliar su gama de aplicación.

A continuación se describen algunas de las aplicaciones, que el ponente considera adecuadas para su aplicación.

5.2 PERSPECTIVAS DE APLICACION.

A.-) En algunos procesos industriales donde los motores juegan un papel importante, al ser utilizados para mover cargas a diferentes velocidades, acoplando al motor una banda transportadora ó un sistema de engranaje, por medio de la commutadora se puede dar la velocidad y el sentido requerido por el proceso.

- P.-) En plataformas marítimas se cuenta con sistemas electro-mecanicos, donde los motores de corriente directa se utilizan para cerrar ó abrir válvulas a diferentes tiempost por lo considurente a diferentes velocidades, lo cual resulta apropiado para la interfaz y dada su versatilidad, solo se tendrían que colocar más circuitos de proposito general (PPI.8255), y realizar las correcciones del software así como de la etapa de potencia.
- C.-) En las telecomunicaciones, se requiere mover las antenas parabólicas, para localizar el objetivo y muchas veces esto se efectua manualmente, pero si se coloca en el riel al cual se acople un motor de corriente directa se podría mover la antena a una velocidad fija ó velocidad variable, y cambiando el software, se haría de tal forma que nos presentara unas posiciones de la antena previamente seleccionados y así poder localizar nunstro objetivo con solo dar unas pocas instrucciones a nuestra computadora per sonal.
- D.-) En procesos fotográficos, se requiere pasar la nelícula fotográfica por diferentes sustancias y mantenerlas un tiempo determinado, aquí se pueden útilizar motores de menor potencia y realizar un programa (software) que permita encender los motores a los diferentes tiempos previamente determinados.

E.-) En el prensado de metales (Aluminio, Hierro, etc..), donde se requiere accionar un motor para mover los rodillos que prensaran el metal , así como otro motor que va enrrollandolo, estos motores giran a diferentes velocidades y se encienden a diferentes tiempos.

Se podría seguir dando idea de donde se podría aplícar la interfaz para controlar motores de corriente directa, pero solo se precentan algunas perspectivas de aplicacion, va que el tema de la tesis se ampliaría, y solo se pretende dar un panorama de su posible utilización.

CAPITULO SEIS ANALISIS CONCLUSIONES Y COSTOS

ANALISIS, COSTOS Y CONCLUSIONES:

En el presente capítulo se realizará un arálisis de los capítulos anteriores, así como el costo de los circuitos diseñados en el mismo y la conclusión del capítulo. En cuanto al costo de los elementos utilizados se pondrá el precio al que fueron adquiridos en el momento de su montaje, dando al elemento un valor que quizá en dos meses sea mas elevado.

CAPITULO UNO. - Se estudió el funcionamiento básico de la computadora personal, presentando cada una de sus partes y analizando alounos de los ciclos de reloj que ahí se llevan a cabo. Se logró otener la dirección en la cual se intercalaría la interfaz.

Posteriormente se realizaron pruebas, para conocer si no se alteraba el funcionamiento básico de la computadora personal, cuando tiene interconectada la interfaz.

Dichas pruebas consistieron en utilizar la computadora personal normalmente mientras tenía interconectada la interfaz. Se cumplió con el objetivo para el primer capítulo. Cabe mencionar que en el capítulo uno no se diseño nada, solo se utilizó la computadora personal tal cual es, por tento, en cuanto al costo se tendria que proporcionar el valor de la computadora, pero éste queda completamente fuera del presente trabajo.

CAPITULO DOS.- Dada la dirección (0200M), en la cual se interconecta la interfaz, se diseñó un circuito capaz de comunicarse con la computadora personal y a su vez mandar información al exterior, para ello se utilizó el circuito integrado FPI8253, el cual al ser conectado y programado sirve como interfaz de proposito general, aquí mismo se demostro como hacer que la interfaz fuera más versátil, obteniendo la forma de poder cambiar la dirección de la misma.

Se logró obtener respuesta afirmativa, es decir, a la salida de la interfaz se colocarón indicadores (display), y se enviaba un cierto valor el cual era registrado en los mismos, dando una seguridad de que el valor enviado era el valor recibido.

A la salida de la interfaz se obtuvo la siguiente informa

A la salida de la interfaz se obtuvo la siguiente informarión.

	ş	PUERTO	A = Pl	JERTO I	3			HEXADECIMAL
D7	_D6_	D5	_D4	<u> 123</u>	_D2	D1	DO	
0	ė.	0	O	0	0	0	0	0
0	0	0	0	0	0	0	1	1
1: 1	:	:	:	:	:	:	:	:
1	1	1	1	1	1	1	1	FF

Estos datos alimentan la etapa de control (capítulo siquiente) a continuación se presenta la lista del material utilizado en el diseño del presente capítulo.

ELEMENTO	CANTIDAD	PPECIO UNITARIO	TOTAL
FP18255	1	\$ 40,000.00	\$ 40,000.00
74LS245	1	3,000.00	3,000.00
74L5240	2	3,000.00	6,000.00
74L5125	1	3,000.00	3,000.00
74LS32	3	3,000.00	9,000.00
74LS30	1	3,000.00	3,000.00
74LS08	1	3,000.00	3,000.00
74L504	1	3,000.00	3,000.00
DIP SWITCH	4	7,000.00	28,000.00
TARJETA	1	150,000.00	150,000.00

\$ 248,000.00

Como puede verse el costo no es elevado, dado que se utilizaron circuitos comerciales, lo cual hace que se reduzca el precio de los elementos.

En cuanto a la programación esta se realizó en leguaje C y se hizo ejecutable para cualquier computadora personal (PC) compatible con IEM y sistema operativo MS-dos.

También se realizó un análisis estático y dinámico de los circuitos mencionados obteniendose valores que estan dentro del rango a los establecidos por los fabricantes asegurando así el buen funcionamiento de los mismos.

CAPITULO TRES.-Este tendrá un costo mayor dado que utiliza elementos discretos. los cuales son tan económicos como los TTL. además de que en esta etapa se utilizaron dispositivos especiales como el DAC1000.

Primeramente se analizará la parte decodificadora, es decir, en la etapa anterior (interfaz) se obtienen niveles LSTTL en hexadecimal, y se convirtieron en niveles eléctricos (voltaje y corriente). Para ello utilizamos una configuración básica de las aplicaciones que se le dan al DAC1000 (ver apéndice), la cual es convertir códico hexadecimal en su correspondiente voltaje, del diagrama de la figura 3.2 se obtuvieron los datos mostrados en la tabla 3.2.

Estos voltajes son la entrada al diagrama de la figura 3.8 el ceal fué diseñado por bloques de los cuales se obtuvieron los siguientes resultados.

A) CIRCUITO ACOPLADOR: De este circuito se checó la máxima variación de voltaje que se podía obtener por medio de R5 v se encontró que se puede variar desde -3.58 a +3.39 volts, también se verificó la máxima ganancia que se puede dar al amplificador operacional A2 y se encontró que es de -3.86 con lo cual se obtiene un rango de O a 10 volts.

Para ponerlo en condiciones de operación se procedió a efectuar la calibración para tener una salida de 0-10 volts cuando se le suministra un voltaje de 0-10 volts.

Se alimentó un voltare de 0 volts entre las terminales 3 v 4 aiustándose RS hasta obtener 0 volts en le terminal 12 de A2, posteriormentese alimentóun voltaje de 10 volts γ se ajustó RS hasta obtener 10 volts en la salida de A2.

B) CIRCUITO COMPARADOR: En este circuito se verificó el ancho de la históresis que presenta encontrándose de 45 milivolts, los voltajes en la terminal 10 de AI son de -12.57 y de +13.7 volts y los que existen en la unión de R10 y R11 son de -3.86 y +3.90 volta. La función de liberaferacia que en obtuvo para el circuito de la ficura 3.4. cuando se le suministra un voltaje de -100 miliovolts se muestra en la ficura 6.1.

Como se puede ver en la función de transferencias de la figura 6.1 para que exista un cambio de estado de VZ1 a -VZ2 es necesario que el voltaje VR sea de C1 milivolts más negativo que el voltaje VE y para que exista un cambio de -VZ2 a VZ1 será

ESTA TESIS NO DEBE SALIR DE LA BIBLIOTECA

	Vent (volts) V sal (volts)	
	0	
	2 3 3	
	4 4 5 5 5 6 6	
	7 B B	
-	10	

TABLA 3.2

necesario que exista un voltaje VR iqual al voltaje negativo VE más 24 milivolts. Se considera aceptable la respuesta de este circuito va due el ancho de la histójesis calculada fuó de 50 milivolts y la que se obtuvo en forma práctica fuó de 45 milivolts.

- C) CIRCUITO DE DISPARO: De este circuito se verificó la corriente que circula por los diodos de los optoacopladores y es de 11.4 mA, con esta corriente se obtuvieron los siguientes votajes:
 - * 2 volts entre las terminales del led.
 - * 1.14 volts en el diodo del optoacoplador.
 - * 0.2 volts entre colector v emisor del transistor.
 - * 0.73 volts entre el ánodo y el cátodo del SCR1.

Este circuito dispara al TRIAC exactamente en el cruce por cero del ciclo positivo y solamente cuando exista un voltaje positivo en la salida del circuito comparador.


D) CIPCUITO DE RETROALIMENTACION: Como el voltaje que se tiene en C3 cuando se está suministrando todo el voltaje a la carda es de -8.59 volts, se ajustó R26 para obtener un voltaje de retroalimentación en la terminal 10 del amplificador operacional A5 de 9.5 volts.


El voltaje de rizo que existe en C3 cuando a la carga se le suministra todo el voltaje es de 80 milivolts éste rizo se considera aceptable. Se observó en el osciloscopio la forma de onda de la terminal X1 del transformador TR1 y las terminales del capacitor C3, obteniéndose las graficas mostradas en la figura 6.2.


E) CIRCUITO DETECTOR DE CRUCE POR CERO: Este circuito opera satisfactoriamente al SCRI en el inicio del ciclo positivo. Por medio del osciloscopio se obtuvieron las formas de onda mostradas en la figura 6.3.

F) CIRCUITO DE POTENCIA: Se verificó en este circuito el voltaje de salida hacia la carga con respecto al voltaje de entrada del circuito de potencia y se obtuvo la siguiente tabla :

VCLTAJE DE	VOLTAJE EN LA
ENTRADA	CARGA
10 9 8 7 6 5 4 3 2 1 0 0 1 1 2 1 2 1 5 4 7 7 7 8 7 7 8 7 7 8 7 7 8 7 7 7 8 7 7 7 8 7 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 8 7 8 7 8 7 8 7 8 7 8 7 7 8 7 8 7 8 7 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 7 8 7 8 7 8 7 8 7 8 7 7 8 7 7 8 7 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 7 8 8 7 8 7 8 7 8 8 7 8 7 8 8 7 8 7 8 8 7 8 7 8 8 7 8 8 7 8 8 7 8 8 7 8 8 8 7 8 8 8 7 8 8 7 8 7 8 8 7 8 7 8 8 7 8 8 7 8 8 8 7 8 8 8 7 8 8 8 7 8 8 8 7 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	120 112.5 100 87.5 75.0 62.5 50.0 37.5 25.0 12.5 0 - 12.5 - 25 - 37.5 - 50 - 62.5 - 75.0 - 87.5
- 9	- 100
- 9	- 112.5
- 10	- 120







A continuación se presentan los elementos que conforman el presente cápitulo así como su costo.

ELEMENTO	VALOR	PRECIO
DAC1000		35,000.00
LM747	_	7,500.00
RA	10 K	100.00
RB	10 K	100.00
LM747	10 10	7,500.00
R1	6.8 K	100.00
R2	25 K	100.00
R3	6.8 K	100.00
R4	12 K	100.00
R5	25 K	2,500.00
R6	12 K	100.00
LM747		7,500.00
D1000 57-024	3.3 V	2,500.00
DIODD SZ-026	3.3 V	2,500.00
R7	10 K	100.00
RB	1.5 K	100.00
R9	10 K	100.00
R10	820	100.00
H11C4 (OPTO)	OLV	4.500.00
H11C4 (OPTO)		4,500.00
LED		250.00
PUENTE DE DIODOS	14 (SR-0805)	3,500.00
TRIAC SC-256E	In tak outs	80,000.00
	nF a 600 V	15,000.00
PUENTE DE DIODOS		8,000.00
TRI NEN. Si 55-0		2.000.00
SCR1. 2N5064	• • •	3,500.00
RII	33 K	100.00
R12	B20	100.00
RI3	56 K	100.00
R14	100	100.00
R15	56 K	100.00
LM747		7,500.00
DIODO DE CONMUTA	CION	500.00
	nF a 40 V	1,000.00
Ti	25 V 500mA	15,000.00
R16	27 E	100.00
R17	10 K	100.00
F18	2.7 K	100.00
R19	10 K	100.00
R20	1 K	100.00
F21	48	100.00
R22	10 F	100.00
	-	

R23	10	ĸ	100.00
R24	3.9	K	100.00
R25	10	ĸ	2,500.00
R26	5	ĸ	100.00

\$ 220,850.00

NOTA: Todas las resistencias son a medio watt y el total debe ser multiplicado por dos dado que la etapa de potencia es dual.

En el cuarto cápitulo se obtuvierón los resultados esperados al sensar la señal (rpm), y convertirla en código hexadecimal, el cual es interpretado por la interfaz, logrando así un control de lazo cerrado.

Los resultados son especificados en el cápitulo correspondiente γ solo nos resta indicar el costo de los elementos:

ELEMENTO	VALOR	COSTO
LM747		\$ 7,500.00
RA	10 K	100.00
RB	1 K	100.00
SENSOR OPTI	CD SX305	25,000.00
CAPACITOR C	FISTAL	12,000.00
69705PI		150,000.00
DISCO CÓDIF	ICADO	50,000.00
RX		100.00
RY		100.00
RZ		100.00
		# DAE 000 00

0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0	D1 D0 0 0 0 1 1 0 1 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1	VOL. TO 99.76.653221009876.6544322109987.77.77	
0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0	0 0 0 1 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	9876653221009876654432210998767777777777777777777777777777777777	
0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	97.66532210098766544322109987 	
0 0 0 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0 0 0	1 0 1 1 0 0 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	7.66532210098766544322109987665777777777777777777777777777777777	
0 0 1 0 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0	1 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	9799999998888888888888877777	
0 1 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 0 0 0	0 0 0 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	9.532210098766544322109987 	
0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0	1 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	99999988888888888887777777777777777777	
0 1 1 0 1 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0	1 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	99.9.098766544322109987 	
1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0	0 1 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	9.10098766544322109987 	
1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0	1 0 1 1 0 0 0 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	9.0098766544322109987-7777-7777-7777	
1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 1 0 0 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	9.098766544322109987	
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0 1 1 0 1 1 0 0 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	8.8.4.4.3.2.2.1.0.9.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7	
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	- 8.6.544.3.2.2.1.09.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.7.	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	- 8.4 - 8.4 - 8.4 - 8.2 - 8.2 - 7.9 - 7.9 - 7.7	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 1 1 0 1 1 0 0 0 0 0 1 1 1 0 1 1 0 0 0 0	- 8.5 - 8.4 - 8.3 - 8.3 - 8.1 - 7.9 - 7.9 - 7.7	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 0 1 1 0 0 1 1 1 0 0 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	- 8.4 - 8.3 - 8.2 - 8.1 - 7.9 - 7.9 - 7.7	
0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	- B.3 - 8.2 - 8.1 - 8.0 - 7.9 - 7.9 - 7.7	
0 1 6 0 1 0 1 1 0 6 1 0 1 0 1 0	0 1 1 0 1 1 0 0 0 1 1 0 1 1	- 8.2 - 8.2 - 8.1 - 8.0 - 7.9 - 7.9 - 7.8 - 7.7	
0 1 1 0 0 1 0 0 1 0 1 0	1 i o o o o o o o o o o o o o o o o o o	- 8.1 - 8.0 - 7.9 - 7.9 - 7.8 - 7.7	
1 0 0 1 0 1 0 1 0 1 0	0 0 0 1 1 0 1 1 0 0	- B.O - 7.9 - 7.9 - 7.8 - 7.7	
1 0 : 1 0 : 1 1 0	1 0 1 1 0 0	- 7.9 - 7.8 - 7.7	
1 0	1 1 0 0	- 7.8 - 7.7	
1 1 0	0 0	- 7.7	
	io	- 7.7 - 7.6	
1 1	1-11	~ 7.5	
	0 0 0 1	- 7.4 - 7.4	
0 0 0	1 0	- 7.3	
	1 1 0 0	- 7.2 - 7.2	
	0 1	- 7.1	
	1 0	~ 7.0	
	1 1 0 2	- 6.9 - 6.9	
1 0 - 0	01	- 6.8	
		- 6.6	
1 1 6	0 1	- 6.5	
	J		
83	Maria Na		
*	1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1	1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0	1 0 0 1 -6.8 1 0 1 0 -6.7 1 0 1 1 -6.7 1 1 0 0 -6.6 1 1 0 1 -6.5 1 1 1 0 -6.5 1 1 1 1 -6.4

			4 1					
0.	0	1	5" 📢 🐪	0	0	0	0	- 6.3
			1 1	~	~	×	·	7.5
0	Q.	. 1	1		0			- 0.2
Q.	. 0	. 1	1	0	0	1	0	- 6.2
	00000	1 1 1 1	1 1 1 1 1	0 0 0 0 0 1 1 1 1 1 1	0	1	1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0	- 6.2 - 6.2 - 6.1
0	0	100	10	0	1 1	0	0	0098766544320987666
× .	Ă	i	4.			~ ~	•	- 6.0
U						14.1		- 6.0
0	0	1	1.0	O.	1	10.1	0	- 5.9
. 0.	0	1	1 7	0	1 0	1	1	- 5.8
O.	0	1	1	1	0	0	0	- 5.7
À.,	-0	7.7				'n	•	- 5 4
			4 .785		44			- 3.0
U	· O	1	1964 36		U.		U	- 5.6
0	O.	1	1.	1	.,0	1	1	- 5.5
0	0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1	1	1 1 1 1 1 1 1	1	0 0 0 1 1 1	0	O	- 5.4
Α.	Λ.				1		Spare of the second	- 5.4
~		- 15	10.48	(4) 34	100			= 7
v	U	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				1	. Y	- 5.5
0 .	O.	1	1	10 M	21.2	1	- .1	- 5.2
0	1.	0	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	· 0 ·	0 0 0 1 1 1 1 0 0 0 0	0	0	- 5.0
O		0	0.	o	0	0	1	- 4.9
×				100	- X		Ā	_ ^ 6
· •	1			==-				- 4.0
0	1	. O.	0	. 0	. 0	1	Participant Commencer	- 4./
0	1	0	0	0	· 1 ·	. 0	0	- 4.6
റ	1	o-	O	0	1	. 0	1	- 4.6
~				7.0	197	77-2	0.00	- 4 -
~		4.1			747	V.	Part of the	
O	1	0	U	· O	海1 。	1	1.0	- 4.5
0	1	O	0	1	- O-	·= 0	_ 0	- 4.5 - 4.4 - 4.3 - 4.2 - 4.2
0	1 1 1	0	0	1	0	· 0	1	- 4.4
^	1	•	•	3710	n		0	- 4 3
× .			100	10.0		Art est	144 T	- 4.5
U.	•			√r. • s:	·		1	- 4.2
O .	1	0	O	1.	. 1	0	0	- 4.2
0	1	0	• 0	1	- 1	. 0	1	- 4.1
0	1 1 1 1	0	0	1 -		1	0	- 4.1 - 4.0
		7				# T	1	- A O
		// 1	77 C	A4 163	180			7.0
O	1 1	···	1.	···	11 Y	w.u	U	- 3.7
0	1	0.	-1-	0	. 0	0	1	- 3.6
0	1	.0	-1	0	. 0	1	0	- 3.7
0	1 1 1 1 1 1	n	4	റ	1 1 0 0 0 0 1 1 1 1	741	1.0	- 3.7
~		3.00			25	200		
U	1	U	23.				, · · ·	- 3.0
O.	1	0	1 1,	. 0	1	· O	sup 1 % + .	- 3.5
0	1	•	-1,	· O -	- 1	1 .	0	- 3.5
O	- 1	0	1	0	1	1	1	- 3.4
Ä	7			1	0	0	0	- 3.3
000000000000000000000000000000000000000	4 (4.5)	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0	1 1 1	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0	9876654432098766654432011009877655433210998 555555555555554444444444444443555555555
Q.	1 1	iş Ya	1		incurrent por	39701-41		- 3.3
O	-,41	- O -	==1	-1-	0 0 1 1 1 1	1_	Q.	3.2
0	1 1 1 1 1	0	70 1 0 1	1.	0	1	1	- 3.1
0	1	ര	1	11.	1	0	0	- 3.0
			1 1 1 1			. Ă	7	_ 2 0
	100	. Y.,				<u> </u>		- 2.7
O	. 1	O.	100	. 1	1	. 1	O .	- 2.9
0	. 1	0	. 1	1	1	1	1	- 2.8

0		1	0	O	0	0	0			2.7
0		1 : 4 :	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	1		-	2、7
0	1	L	0	0 0 0 0 0	0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1	0		-	2.6
0	1 :::::::::::::::::::::::::::::::::::::	1	0	0	0	1	1	fugli.		2.6
0	1 ()	1000	0	0	1	0	0		-	2.5
0	1 :	1	0	0	1	0	1.		-	2.4
0	1	L)	O -	0	1.	1/	0		-	2.3
0	1 1	1	0	0	1	1	1 🕏		-	2.2
0	1		0	1	0	0	0	.a.,	-	2.1
0	1 :	1	0 :	1	0	0	1		-	2.1
0	1 1	L	0	1	0	1	0			2.0
0	1	1-	0	1 1 1 1 1 1	0	1	1		-	1.9
0	1	1.	0	1	1	0	0		-	1.7
0	1	1	0	1	1	0	1	en et la communicación de	-	1.B
0	1 🔻	1	0	1	1	1	0		-	1.7
0	1	1350	0	1	.1:	1	1		-	1.6
0	1 1	L	1	0	0	0	0		-	1.5
0	1	1	1	0	0	0	1	包括 对于4	: - :	1.5
0	1	L	1	0	0	1 .	0		-	1.4
0	1	1000	1	0	0	1	1	Andrew State Control	-	1.3
0	1 1	L	1	0 =	1-	0	0		-	1.2
0==		1	1	0	1	0	-1	Palacide de la militario	-	1.2
0	135	L in	1	0	1 .	1	0		-	1.1
0	1 :	1	1	0 💀	1 L	1	1			1.1
0	11022	1392	1	1	0	0	0			1.0
0	1	1	1	1	0.	0.	112			0.7
0	1	l Marie	1	1	0	1	0		1	0.8
0	1	150.	1	1	0	150	.1.		. –	о. в
0	1	1	1.7.	1	1757	0	0		- 1	0.7
0	1		1	1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1	1.400	O	1		-	0.5
0	1	L	1	1,	1	1	.0		- 1	0.5
0	1	1535	1	1	1	1	110		- 1	0.4
1	\circ)	0	0	0	0,	o.	224 - C.	471	0.1
1	0 (D 💮	O	0	0	0	1	23.5-7	- '	0.1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 (000000000000000000000000000000000000000	1: 0: 0: 0: 0: 0: 0: 1: 1: 1: 1: 1: 1:	0 0 1 1 1 1 0 0 0 0 0 1 1 1	1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1	arang pagamanan Anggarang kan	erio (M.) Salare	2.2.2.2.2.2.2.2.1.1.1.1.1.1.1.1.1.1.1.1
1	0()	0	0 :	0 😽	1412	1	Cale III		0.0
1	0: () <u>(</u>	0	0	1	0-	0		+ :	0.1
1	0 0	0	0	0 👙	1	0	1		ال الم	0.2
1	0)	0	0	17	110年	0		7	0.3
1	0 (D	0	Ο .	133	1	1		2 .* .!	0.3
1	0 0) () () () () () () () () () (0	1 🕸	0	0	0	die UV	+ 1	0.4
1	0)	0	1	0,	0	1		+	0.5
1	0 0)	0	1.	(O 語)	1	0		+	0.6
1 1 1 1 1 1 1 1		D Delice	0	1000	O.S.	0 1 1 0 0 1 1 1 0 0	1	andrika da sakari k Kananari	+ .	V. 6
1	0)	0	1	1	0	Q.	Afrikanija Markanan		0.7
1	0)	0	1.	1	0	1	E70 W. 1	+	0.7
1	0 () ·	0	1	1	1	0		+ 1	0.B
1	0 ()	0	1	1	1	1	1. Fig. 1	+	0.9

٠,		0 1	0	0	0	0	1 3 2 1 14	+ 1	1.0
	0 1			Ô		1			
		O 1 O 1	0	· U	0	ò	Salah M	+	1.0 1.1 1.2 1.2 1.3 1.4
		O	0	0 0	1:00	U		+ 1	1.1
. :	1 0	0 1	0	0	1	1		+ ;	1.2
	1 0 1 0 1 0 1 0 1 0	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1	0 0 0	1	1 0 0 1	0	74, 444	+ 1	1.2
	ı o	0 - 1-k	0	1	0	1		+ :	1.3
. 1	0	0 1	O.	1000		Α.		+ 1	ıΔ
		0 1 0 1	ŏ	1 1		÷			
					1 0	1	981 514	Τ.	1.0
		0 1	1	0	O	U		+ 1	1.6
	L O	0 1	1	O	0	1		+	1.7
្ឋ	1 0 °	0. 1	1	0	0 1	0		+ 1	1.7
1	١ ٥	0 1 0 1	1 1	0 0 1 1	1 0	1	en e filiant	+	1.B
	0	o 1	4	1	<u> </u>	ñ		+ 1	
- 1	i 0	0 1 0 1 0 1 0 1	1 1 1		ŏ	•		1	
			1 - H				4.5		
٠,	· ·	U	1	1	1	v	A	•	1.7
. 3	l 0 l 0 l 0	0 1 1 0 1 0	1	1 0	1 0	1.ു	Property.	+ :	2.0
- 1	. 0	1 0	0	0	0	0.	is Burgarian	+ 2	2.1
- 1	0	1 0	0	0	O	1		+ :	2.2
. 5		1 0	O	0		O.		+ :	2. 2
	. 0 . 0	1 0 1 0 1 0	G 6379	•	0.00	•			; - -
		1 0				À-		- 1	2.4
			V	-1	. O	v			ے ہے۔ ۔۔۔
	() ()	1 0 1 0 1 0	0 0 0 0	0 0 0 1 1 1 0 0 0	1 0 0 1 1 1 0 0 1 1 0	1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0	3547.255	1.35	2.5
1	0	1 0 1 0 1 0 1 0 1 0	0	1	1	0		+ :	2.5
- 1	L O	1 0	0 1 1	1	1 3 9	1		+	2.6
-1	0	1 0 0 1 0	1-	0	0	0-	Si meyo	+ -	2.7
à e	െ വ	1 0	1	0	0	• •			7. P
-	, a			7		â.			, .
	100	1 -0 1 0	1.						
		1	1 1 1 1	7.0	-1	1.5			2.7
1	U	1 0 1 0	1	1.28	O	O.			5.O
, 1	L O	1 0	1	1	0	1	50 P75	+ .	3.0
1	0	1 o 1 o	1 1	1	1	0		+ 3	5.1
- 1	0	1 O	1	1	1	1		+ :	3.2
1	0 1 0		0	^		0		4.5	₹ 7
1		1, 38, 38,	Ö	~ ·	0	1			τ Δ
			L. Carrier	A A STATE	er setting	ō.	28 DB 100	_ :	7 7
	7.5	• III		5 68	*		Artification	7.5	2· -
	0 0 0 0 0 0	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0.7	0 0 0 0 1 1	1 0 0 1	1	945 44	. * :	3.5
្ស	0	1 1	0	. 1	0	0	制作を一覧。	+ 3	5.6
1	0.5	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0	1	0	1		+ ;	3.6
. 1	0	1 1	0	1	1	0		+ ;	5.7
. 1	0	1	0 3	1	1	1		+ :	3.B
1	0	1 1		Ď.	Ô	ň		4	7 B
٠,			1	0	Ö	Ť		1	· · ·
ै		1 1,	1			7		7	2.7
1		1 1 1	2.1.2	0.		O.	100	+ 4	4.0
		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0 0 0 0 0 0 1 1 1 1	0 0 1 1 1	1 1 0 0 1 1	1 0 1 0 1 0 1 0 1 0		+ 4	111111111111111222222222222222333333333
1 1 1	O	1-34-1-1	1	71	"O	0	ta and a second	+ 4	7.1
្ធ	0	1700	1	1	0	1		+ 4	4.2
1	o	1 1	100	1	1	0	294	+ 4	4.3
ं	422 64	子级是 情報	27.20%	1		1		+ 4	Δ Δ

1	1	0	0	0	0	0	0	+ 4.6
· •		0	0	0 -	റ	0	1	+ 4 7
1 1 1 1	1		0	0 0	0	0	· o	+ 4.7 + 4.7 + 4.8
	•	0	W/2	~ ~ .	g. Jerga			7.0
1	1	v .	0	04	0 1			T 4.0
1	1	O.	O.	ಂ	1	U.	9.0	+ 4.9
1	1 1 1 1	0	. 0	- O_∷	1	0	1	+ 4.9
1	1	0	. O -	ಂ	. 1	1	0	+ 5.0
1	1	0	0 :	0 0 0 1 1 1 1 1	1	1 0 0 1 1 0 0	1 0 1 0 1 0	+ 4.7 + 4.8 + 4.9 + 5.0 + 5.1 + 5.1 + 5.3
1	1	0	0	1000	0	0	0	+ 5.1
1	1	o	0.	1	0	റ	-4.1	+ 5.2
1 .	1 1 1	0	A		0 -		- 0	+ 5.3
1	1		× ×	A			•	157
1		110	- A					3,3
1	1	U	· •		0 1 1	•	U	7 3,4
1 -	1	0	0	-1-		0	3	+ 5.1 + 5.2 + 5.3 + 5.4 + 5.5 + 5.5
1	1	~O;∈	0	1	1	1 0 0 1 1	0	. + 5.5
1	1	O.**	. 0	1	1 1 0	(* 1°)	1	+ 5.6
1 1	1	O.	1	0 %	0	0	0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	+ 5.7
	1	0	1.4	O	0	0	1	+ 5.8
1		0	11-1	•	0	1	0	+ 5.8
	1	0.66	30.1 237	`O.	-0		ara¶nico o o	+ 5 8
1 1	1	i mir	5 A S	1	ALC: HER		å	+ 6 0
	1	· •	3.30					
1.	1		0 0 0 0 0 0 0 0 0 0 1 1 1	0 0 0 0 0 0 0 0 1 1 1	0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 /	0 1 1 0 0 1 1 0 0 1 1 0 0	4 1 3 3 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5	
1	1 1	0:	1	, Ο ∴	1	1	0	+ 6.2
1	1	O	1	0	100	7.01	1	+ 6.2
1	1 1 1 1 1	0	1	1.	• •	0	0	+ 6.5
1 1	1	O	1	1	ಂ	0	1	+ 6.4
	1 -	0-	-1-	1	0	1	0	+ 6.5
	1.00	-		1	O	1	1	+ 6.5
1 1 1	4-7-		1 1	7.4	100		0	+ 4 4
				1 1	•	Ž.	1	+ 6.7
1	- 4F		1 1		•			7 0.7
1	1	್	1	1	1 1 0			
1	1	O	1	1	1	1	1	+ 6.9
1 1 1 1	1	1 _	0	0	ಂ	. O	0	+ 6.9
1	1	1	0	•	Q.	O	1	+ 7.0
1	1 1		0	0	0	1	0	+ 7.0
1	1	0 0 0 0 0 1 1 1 1 1 1 1 1 1	0 0 0	0 0 0 0 0 0 0	0 0 1 1 1 1	1 1 0 0 1 1 0 0 1 1 0 0	1	+ 7.1
1 1	1	1	0	0	1	0	0	+ 7.2
	1	1	0	0	1	0	1	. + 7.3
1 1 1	44.4	i Torr	o-	0.4	- 11		Ō	+ 7.3
	: · · · ·			- X-0	•			1 7 A
1			× .					7 -
I	1	1	~	1	Š	Ň		T /. 3
1 1 1	1	1	U	1	0	U	1	+ /.6
.1	1 %	1	ုင	1	O	. 1	O	+ 7.7
1	1	1	0	1	0	. 1	1	+ 7.7
1	1	1	1	0-	O	0.	0	+ 7.8
1 1	1 1 1 1 1 1 1 1	1	0 0 0 0 0 1 1 1	1 1 0 0	O.	1 0 0 1	1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1	+ 66.9900123345677777777777777777777777777777777777
1	1	1	1	0	0	1	0	+ 7.9
1	1	1	1	ō	0	1	1	+ 8.0

1	1	1	1	0	0	0	0	+ 8.1
1	1	1	- 1	O	, Q	Q	1	+ 8.2
1 :	. 1	. 1	1	0	0	1	0	+ 8.3
1	1	1	1	0	0	1	1	+ B.4
1	1	1	1	0	1	0	0	+ 8.4
1 -	1	1	1	0	1	0	1	+ 8.5
1	1	1	1	0	1	1	O	+ 8.6
1	1	1	1	o	1	1	1	+ 8.6
1	1	1	1	1	0	0	0	+ 8.7
1	1	1	1	1	O	0	1	+ 8.8
1	1	1	1	1	0	1	O	+ 8.9
1	1	1	1	1	0	1	1	+ 7.0
1	1	1	1	1	1	0	O	+ 9.1
1	1	1	1	1	1	, O	1	+ 9.2
1	- 1	. 1	1 1	- 1 .	1	1	0	+ 9.3
1	1	1	1	1	1	1	1	+ 9.3

APENDICE

PRINCIPIO DEL MOTOR DE CORRIENTE DIRECTA: El principio de functionamiento del motor de coriente directa se analizará empleando la figura 1. la qual representa un cambo magnético de intensidad uniforme y se tiene un conductor rectilineo y normal a la dirección del cambo y al plano del papel. Si hacemos circular una corriente en la dirección del observador, esto lo apreciamos en la figura 2: en la cual se ha suprimido el cambo debido a los pelos esto para observar mejor el fenómeno que ocurre en el conductor el cual quedará rodeado de un cambo magnético cilíndrico debido a la coriente que por el fluye.

En la figura 3 se presenta el campo resultante obtenido combinando el campo principal y el que produce la corriente que fluye por el conductor. El campo debido a la corriente que queda por encima del conductor y se opone al campo que queda por debajo del mismo como resultado de ello se produce una concentración de campo en la región situadad inmediatamente por encima del conductor y una disminución de la densidad de flujo magnetico en la región situada inmediatamente debajo de él.


Puede verse que en este caso actuará una fuerza sobre el conductor que lo empujará hacia abajo, lo cual es indicado con una flecha. Es conveniente suponer que este ferómeno se debe a la concentración de lineas de fuerza a uno de los lados del conductor. Las lineas magnéticas de fuerza pueden considerarse como si fueran cintas elásticas de tensión las cuales estarán siecore tratando de concentrarse para adquirir una longitud minima. La tensión de óstas lineas sobre la parte superior del conductor tienden a empujarlo hacia abajo.


Si se invierte la corriente del conductor. la concentratración de línesa tiene lugar por debajo del conductor con tendencia a emputarlo hacia abajo. Esto se resume como sique:

"Todo conductor por el que circule una corriente y esté situado en ur campo magnético tiende a trasladarse en dirección normal a la del campo", ver figura 3.

En otras palabras esto queda como sigue:

"La fuerza que actua sobre un conductor por el cual
circula una corriente cuando está sometido a la acción de un campo
magnético es directamente proporcional a la intensidad del campo,
intensidad de la corriente y longitud del conductor ".





Si colocamos una espira o bobina rectangular, en lugar del conductor rectilineo la cual estará en un plano paralelo a la dirección del campo magnético (fio 4), la corriente que circula en dirección del observador hacia el papel, en el conductor izquierdo y en dirección obuesta en el conductor derecho de la espira, cor lo que sobre el conductor de la iqquierda actuará una fuerza F1 hacia abajo y sobre el conductor de la derecha una fuerza F1 hacia arriba. las cuales son generadas bajo las mismas condiciones por lo cual son iquales.

Esto nos producirá un par que tiende a hacer girar a la espira. A continuación se hace el análisis matemático de lo espresado anteriormente.

Aplicando el concepto de par a la espira:

$$T = F(2r)$$
. (2)

Sustituyendo el concepto de fuerza en la ecuación, tene-

Donde:

T = Far

F = Fuerza

i = Corriente

r = Radio de diro

L = Longitud del conductor.


Como el área de la espira está determinada o mejor dicho es igual a flujo magnético total del motor, quedaría:

Y la densidad de flujo magnético está determinada por el flujo magnético entre el área total:

Donde: B = Densidad de flujo magnético.

 ϕ = Flujo magnético.

A = Area del conductor.



Por lo tanto la ecuación que determina el par o torque en el motor es:

De lo anterior se deduce que el par motor es directamente proporcional al flujo que genera el circuito y a la corriente que recorre el bebinado del inducido o rotor que proviene de la red.

Cabe hacer notar que en esta última se utilizan ya los nombres de las partes principales que constituyen un motor.

Per otra parte los conductores del inducido del motor situados en su superficie además de conducir una corriente y desarrollar un par motor cortan un flujo (lineas de fuerza), por lo tanto es forzoso que induzcan una fuerza electromotriz (fem).

Si se determina la fem inducida en cualquier conductor del inducido se encontrará que actúa siempre en sentido contrario al de la corriente, es decir, se opone a que la corriente entre al inducido.

Esta fem inducida recibe el nombre de fuerta contra-electromotriz (ficem). Como se opone a la corriente se debe de cooner también a la tensión en la línea. Por lo tanto, la fem neta que actúa en el circuito del inducido es la diferencia entre la tensión de alimentación (V) v la fem (E). La ecuación que nos determina la intensidad de corriente quedaría:

Por ejemplo para un motor de N número de polos y girando a "n" revoluciones por minuto, la expresión de la fem quedaría:

$$E = \frac{P \cdot \phi \cdot N \cdot n}{60} \quad \text{(volts)} \quad . \quad . \quad (B)$$

Donde:

P = Num. de polos del motor.

N = Num. de espiras.

60 = Factor de conversión.

n = Revoluciones por minuto.

Además se tiene que en dicha expresión varios términos son constantes como son: número de polos del motor (P), número de espiras (N), y el factor de conversión (60), agrupando éstos en una sola constante (K), tenemos:

E=Køn (9)

Analizando la expresión de la tensión de alimentación:

 $V = E + I r_1$. . . (10)

Donde:

I = Corriente que circula por el conductor.

ri = Resistencia interna del motor.

Sustituyendo la expresión de la fem tendremos:

 $V = K \phi n + I ri (11).$

Despejendo la velocidad tendremos:

De lo cual se observa que la variación de la velocidad está determinada por el flujo magnético.

CLASIFICACION DE LOS MOTORES DE CORRIENTE DIRECTA.

A continuación se presenta un esquema de la clasificación de los motores de corriente directa :

Derivación

Motor

Serie

Aditivo :

Compuesto

Diferencial

Esta clasificación so deriva de la forma en que se produce la excitación de los devanados de corriente directa del campo.

Se experimentará con cada tipo de arredlo a fin de obtener sus características y ver su comportamiento a diferentes situaciones como son a plena carga y en vacío. Ósto con el fin de seleccionar el motor que más se adecue a nuestro objetivo.

Dichas pruebas se realizarán en el laboratorio de Conversión de la Energía y por esta razón nos limitaremos a las máquinas que ahí se tienen.

which contributes the property of the contribution of the contribu

Motor Derivación: En la fidura 6, se presenta el diagrafa eject/los de este tipo de motores, cabe mencionar que se ha intercalado un reóstato de campo para variar la corriente que circula por éste.

Durante los períodos de arranque y de carga, la corriente en el circuito de excitación es esencialmente constante para un ajuste determinado del reóstato de campo y en consecuencia el flujo es esencialmente constante. Al aumentar la carga mecánica, el motor disminuye ligeramente su velocidad, originando una disminución en la foem y un aumento en la corriente del inducido.

For consiquiente en la ecuación tásica del par. (ver figura sa) si el flujo es constante y la corrienete del inducido aumenta directamente con la aplicación de la carda tendremos una relación par-corriente lineal.

Por otra carte al llevar al motor a su velocidad nominal y funcionando en vacio, cuando el eje del inducidos el le aplique carda mecánica, la foem disminuye y la velocidad también lo hace proporcionalmente (ver figura 6b). Para que la a velocidad sea constante se requiere que la resistenacia de armadura sea de bajo valor.


Se obterva que el motor de derivación presenta una velocidad constante, pero como ésta es función también de la corriente, oste repercute en el par, porque al tener un par mayor, la corriente de armadura aumenta y como consecuencia la velocidad disminuye (ecuación 12).


Motor Serie: En la figura 7 se presenta su diagrama eléctrico. En un motor serie, las corrientes de inducido y de excitación serie, son iguales y el flujo producido por la excitación serie en todo momento es proporcional a la corriente del inducido. La ecuación básica del par se convierte:

T = K la. (13)

El campo magnético es producido por la corriente que fluve a través del devanado de la armadura y a causa de esto es débil cuando la carga del motor es pequeña. Cuando la carga es grande el campo magnético también aumenta.

Analisemos le ecuación (presentada en el capitulo 3), de velocidad y observemos sus curvas características en las fiburas Sa y 8b.





Podemos concluir que este tipo de motores presentan un alto valor de par, pero existe la desventaja que si son arrancados en vacío pueden desvocarse e incluso llegar a damarse.

Motor compuesto: En el siquiente análisis se tomarán los dos tipos de motores compuestos, así como un análisis en base a las ecunciones descritas anteriormente. Se partirá del diagrama eléctrico de los motores mostrado en las figuras 9a y 9b.

Los motores compuestos tienen un devanado de excitación en cerivación y otro en serie, la excitación en serie puede ser compuesta aditiva o compuesta diferencial. Sin embango, independientemento del compoundaje, la corriente de excitación en derivación y el flujo de excitación of, durante el arranque o la marcha es, esencialmente constante. La corriente en la excitación ser.e es funcion de la corriente de la carga absorvida por el inducido.

La ecuación básica del par para el funcionamiento del motor compuesto aditivo es:

$$T = 1$$
 ($\phi f + \phi s$) Ia (14)

En la que el flujo de excitación serie ϕ s es función de la connente de inducido la.

Arrancando con un flujo iqual al flujo de excitación derivación en vacío y con uno que aumenta con la corriente de inducido, este motor porduce una curva par que siempre es mayor que la del motor derivación para la misma corriente de inducido como puede apreciarse en la figura 10.


Para el motor compuesto diferencial, la ecuación del par puede escribirse :

$$T = K (\phi f - \phi s)$$
. . . . (15)

En la que és es aún función de la v éf es constante.

Arancando con un flujo de excitación en derivación de vacío, cualquier valor de la corriente de inducido producirá una fem de excitación en serie que requee el flujo total en el entrehierro y en consecuencia el par. Por lo tanto, el motor compuesto diferencial produce una curva de par que es siempre menor que la del motor en derivación.

Faracterística de velocidad : La ecuación básica de velocidad para el motor compuesto aditivo, puede escribirse en la forma :



$$S = K \left(\begin{array}{c} V_{x} - I_{x} \left(R + R_{y} \right) \\ \frac{A}{\rho_{x}} + \rho_{x} \end{array} \right) . . . (16)$$

$$S = K \left(\frac{1}{2} - \frac{E}{4} - \frac{1}{2} \right)$$

Se observa que al aumentar la carga y la corriente de inducido, el flujo producido por la excitación serie también, aumenta en tanto que la fem disminuye. Por consiquiente, el denominador aumenta mientras que el numerador disminuye proporcionalmente más que para un motor derivación. El resultado es que la velocidad del motor compuesto aditivo disminuye más rápidamente que la del motor shunt con la aplicación de la carga, como se indica en la figura 11.

Para el caso del motor compuesto diferencial, su ecuación de velocidad puede definirse :

$$S = -\frac{EE}{\phi f - \phi s} = E \left(-\frac{Va - Ia}{\phi f - \phi s} \left(\frac{Ra + Rs}{\phi s} \right) \right) . \quad (17)$$

Al aumentar la carga en la, el numerador disminuye ligeramente, pero el denominador disminuye más rápidamente. La velocidad puede disminuir ligeramente con pequeñas cargas, pero al sumentar la carga la velocidad aumenta. Esta condición es causa de inestabilidad dinámica, debido e ello, los motores diferenciales se usan en raria ocasiores.

Con usto se termina el análisis de las máquinas de corriente directa v se anexarán los resultados obtenidos en el laboratorio para que sirva de soporte en la elección del motor.

tion

-0.0	0.6 10 +.0.6	- 40 L 11 - 451°C	44°C 10 + 174°C
Ph. 150	t-artmint,w	tok sees state	DAJERATE
U 11A	payant to	f-Aftmartette	DACMINE
150	DAL THE EN	DATE THE P	DATERINED
	to service and a service of		



A to D. D to A

MICRO-DAC:" DAC1000/1/2 and DAC1006/7/8, μP Compatible, Double-Buffered D to A Converters

General Description

The DAC 1000 17 and DAC 100h 76 are advanced DMOS 5: G. 10. It and 8-bit accurate multiphing DACs which are destinated to interface describ with the 8000, bold ATM, 2-80 and other popular microprocessors. These DACs separate as a mamony hitching or an I/O port to the yell and one prefacing looks is needed.

These devices, comtined with an estimate amplifier and order private received to the control stranged DA conversions and the control of the c

And these DACs are double buffered. They can load all 10 bits on two 8-bit bytes and the data format can be after right justified or feel justified. The analog section of these DACs is examinally the same as that of the DACs 020.

The DAC1000 series are the 10-bit members of a family at micropropessor compatible DAC16 (MICRO DAC16). For applications resulting other resolutions, the DAC1930 series (5 bits) and the DAC1936 and DAC1930 (12 bits) are variables attended to

pact retain in programmer program	

Typical Application

ition

DAC1808/1907:1008

Uses easy to adjust END #OMIT specs, NOT BEST

- STRAIGHT LINE FIT
- Direct interface to all popular microprocesso
 Interreted than tim on CHOS structure.
- Double-buffered, single-buffered or flow through
 distal delayage.
- P Loads two S-bit bries or a single 10-bit word.
- Logic Imputs which most T⁰L voltage level apacs IS 4V logic transports
- Works with a 10V reference full 4 quadrant multiplication
- # Operates STAND ALONE (without #P) If desked # Available to 0.7 standard 20 pln and 0.07 24-pin pace
- Differential remineerity selection available as special order.

Key Specifications B. Outout Gurrent Settling Time

I manuffu

500 mg

= Resolution

10 bits 10, 0, and 8 bits (numberteed over left) 1

W Single Power Supply

5 10 15 V_{DC}

Absolute Maximum Halfnus have a see a Substantiane IV. 1 **** and and at any fire-fall interal V . 10 CAD To a to all Ame to be a

· Av \$1.10 to 1180 mg The biggs are patient at the profession in the Orseralism II shore Temperature Stancer Fact purposes outs LEtr suffice Part numbers with LEG suffice Part numbers with LEG suffice You'r top at one during a shoul

D'C to m'c -40°C to 185°C % - to 6.40

Lin mige in abdired to posts on police. HOWY IN TO stanta ta

Street at a territory at the same

Leaf fee neighbellendering til ser i mi

General Flectrical Characteristics a

Course Decin	Cal Climacianistics	Tar 23 °C. Yast a 17 MI You unless principle noted	
Parkmatar	Conditions	See Vice 17/9c the Vice 14/9c 1946	•
		Min top Mer Wen. Typ. Men.	

Parameter	Conditions	-	10	10 15Voc 1 1%		Vec	- 9V _{pC} 1	Units	
	<u> </u>	1	-	100	¥	-	Typ.	Mes.	ł
fingstyrnyn Limagisty Firmy	Endpoint atternance	14	[10			• 4	t***•
	DACTOR and the DACTOR DACTOR AND	1 5			27			005 01	14 of F52 14 of F52 14 of F53
Service and the service of the servi	Tony of Tar Tues	1:						• 2	7,754
	DACHPIL and Treat DACHPIL and Treat				01			0 1 0 2	44 of F5R 44 of F5R 5- of F5R
Местиния	Tong To Tree	3	.,			10			979
Gen Firm	DACING on the		:			;			bots buts
Gara Frint tampen	Tom To - Tree Uning internal In	:	-10 	יטננים מוננים	10	-10	-0 000A	-0007	" 01 FS.C
Proper Supply Deartuge	Ass digital moute later and hope Very a 18 50 1, 15 5,	•		0001	200				*6 #5***
Rafarance Input	112712 1727		}	5 riG4	2017		0.023	0 10	N FERRY
Orbut Feedhirough Errir	Vacc + 27Vac, t - 100 step All data reports	1.	"	'*	240	10	19	**	10
	D Pareage M Package			130	•	1	130		mv
Caparitance South Caparitance South South	fatched in a			12.0	1	1	200 250		pr pr pr
Tricely Current Ura-n	Tum 4 Ta 4 Tuss	١.		10	,,		05	20	0°
Output Leakage Curters byyes] latther no	10			20			≯ 00	
Digital most	All gains on your later hand haight Thomas to the faces				270			ממנ	-4
eneges .	LO sur-s LO sur-s LO marcel sur-s	. • •			08	2 4		0.0	V-x
	July tames one 415 al		1	l	1 78			(0*	y, ⊊

General Electrical Characteristics (1-2910, Very = 19100 Y = 19100 Y

Pergmeter		Conditions	Sec.	Main 18 15V 25 25 25			120112114			-	
	J	i 	L	Man.	Typ.	Won	8	64.	Met.	<u> </u>	
Dental Incul Currents		Tour 4 To 4 Tous Digital Indula < 0 EV Digital Indula > 2 DV	•		-10	-190 +10		- 40 10	-190 •10	*	
Charact Settling Cland	٠	Va = DV. Vm = \$V	1	j	300	1	}	905	1	7	
Pulse Writing	۱,	Va = 0V, Vm = \$V, Ta = 25°C Types 4 Ta 4 Types	:	196 327	80 108	[320 900	150 150		1 7	
Date Set Up Time	lea -	V. = (V. V., = 5V. T. = 25°C Torm 4 T. 4 Tors		150	.5	l	120 900	170 750			
Bee Hold Time	'~ '	Vq = 0V, Vm -1 TV Ta = 23°C Tama 4 Ta 4 Tu 48	•	200 200	130		320	袋		∰	
Control Set Up Time	tas	Va = 0V, Va = 5V, Ya = 23 °C Yang 4 Ya 4 Yuan	•	120	100		200	靐	1	1	
Company Hotel Time	1CM	Va = 0V, Va = 9V, 2a = 29°C Tues < 7a < 7uas	•	120	:	1	13	:		1	


2 This fills of south standards for all packages for interest printings. The law interest printings to see a second for all packages. The law interest printings to see a second for any other for source of any alternative removas to require for four orders. in it. For thermit and thing applications, both four producting myst go in grassed as the "Minist Diment" of an approximate Formathy armin a superind to approximately togs o Yage I do an armina, if Yage o 10% think a Last offert, Yog, on Ugaya or Advanced Control (O.1%) arminates armin

Rate & Guaranteed of Yang no 17 Yang and Yang mg1 Yan

Turn with and Turn with the TLON some parts.
Turn with the and turn with the TLON some parts.
Turn with the and turn with the TLON some parts.
Turn with the turn with the TLON some parts.

timbs & Guarantant to posign but are leaded There W. A JOSEA bearage current until the a JOS and Vago a 10" commenced to a personne of 1500 a 10" a 10" a 10" a 10" a 10 with a 10 w

Switching Waveforms



Operational Amplifiers/Buffers

LM747/LM747A/LM747C/LM747E Dual Operational Amplifiers

General Description


Features

d to the little and and price age to *** *** *** *** *** *** *** ***

my , an justificate system milital documents under theme a security framework from the distance and such

the EMPRIC INVEST is above of the trail below. LATTATA AND THE THE LATTATC'S WTATE NAMES dentifications Breiberen Breit, the temberstrad tomp frem EC in 170 C merene un 15°C se

Schematic Diagram was propried




Absolute Maximum Ratings

Flectrical Characteristics was to

Larry Various LA	747/LW747A			177	,							
	1476/147478 .			114								
رد معدمه المحمد المحمد	mee 1)		4	***								
L				130								
was verser from				+191								
li iku gani Catas Li iku gani Catas			**	~	•							
1 M1414 M147A	· · · · · · · ·	-40	٠. ـ	•126*								
M741C/4 W7876												
		-		. 14.	:							
jaar Terreer-draws (1	othering 10 secures:			¥*0°i	Ē			•				
Sectifical Chi	racteristics (New 3)								•			
				****			LE-141			(MN)		
14 14 14 14 1	Cimics / ethics		=	700	-	1000	1 47	-	 -	110	-	~~
	14171		-						1-			_
	*5 c 10 c 10					ı	19	10	ı	**	••	-
	Table Class			••	**	1			ı			
	95 201				••	1			1			l '
	94 5 10 177				••	1			ı		**	-:
	1				**	ı		••	ł			
	1 .		İ		••	i i			ı			-
-	14 - 24 E Wg - 1204		- 10			l	***		•	113		
						ı			1	•••		
عبدس معين مع	larne .			,,	-	ı		74	1		-	١
	Tamm Tar Isuas					Ι'	ñ	-	ł	_	Ξ	=
	1					ı			ļ.			4.6
*** b #						ľ			i			1 -
w be (14 1 2015			>	-	ı	-	-	ı		-	l
	Same ! Tar Tawas					ı		**	ı		••	_
	Tar H C Vy + 1HV			**		.,	74			20		-
	150m 1.76 f 150ag		**			1			1			
	TAT THE	.							•			l
	Table Tar Table		-12			١			***	419		l :
ث خسم مع ا وم	74 - Ft C Rt > 240		Ι			J'''	•••		ŀ			, ·
	\$20 We \$50 - 160								l			,
	V9 114 VO 174		i -				700			700		
	Taum Tai Tawas					ı			1			
	at 1411		29			ı			ı			٠ ا
	75 12 V VD - 114		37			۱.			۱.,			7.00
	The the votes		10			ı ^			Ι"			*
يمييا بيميا	24 - 274 /		l i			ı			ı			1
	B > 19 1 12 p		••			1			ı			١.
	9 > 7 + 17		- 19			ı			ı			
	44 - 160 64 - 160		i			l			Ι.			l
	4. 7.0		l			1:2	***			***		:
			.,	_	_	ı			ı. .			l .
	las me				70		~			79		-
	Tames Tar Tames				-							
	faunt far faust				~	l			l			
Seran - Eran e Piangar Serana Serana - Baga Serana - Baga					-	١.	_		_	_		-

Electrical Characteristics ---... .. ٠. ---** * ** -



6-Pin DIP Optoisolators SCR Output

The same areas and assum assume in interest smilling devices noted by course to promp samples a single continues to the person to a political control cuttines and the action

- a start Shirting Vortage of 600 V for 740 for 1 has a Very High testation Vistage Vicin 11291's at that Min
- a Constant & Pa DIP
- a la Bernanieri file Sumber (Sasis SA)
- in the anti-modern confidence that the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the second of the secon WIRE approved the NECTOR ADDITION OF THE THE THE THE THE THE THREE SECRET ADDITIONS OF THE THREE all online standards with equal or less to continuous action of ECOA WORDLIA VORDING VOCANT 1/25/2011 PM
- Special food form processes (set) (Set) is part number) which existing VDF news 6 Et consument for 8 mm min mum coops is distance between would and ninbut
- a Yarmus lead form polynes assistate Consul. Optosolator Lead Form Options' data mant Im delests

Anthon Opening Tamper store França	V	U-R
Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Section 1 Sectio		
Toward Content American TO Prime Design Prime The Prime State Prime The Prime State Prime The Prime State Prime The Prime State Prime The Prime State Prime The Prime State Prime The		
March Designation 1		
Consist Service 1 Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Consistent Cons	•	
Concess to the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Concess of the Conces	177	-
Age I may de not may recommend to the commend to th	141	~~~
Age I may de not may recommend to the commend to th		
To april 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acres 1 Acr		
Euro Cara, Mais de Merit y a. 15.7 Sept. Cara, Mais de Merit y a. 15.7 Sept. Cara Cara Cara Cara Cara Cara Cara Car		Yang
May a Charles Free	3710	
Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2)	i	
Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2) mar. Cong. 1 (2)		
Countries France Dissipation 1 To 2 15 5 60 7 10 10 10 10 10 10 10 10 10 10 10 10 10	- 1	
Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of Comment of		
Wild Drived Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Service Se	170	
To get one Curgo stategge 11 (Pass or unage of the 1 Seasond Continued Pass Statege of the 1 Pt Pt Low statege of the Pass Statege of the 1 Pt Pt Low statege of the 1 Pt Journal of the Pass Statege of the 1 Pt James of the Pass Statege of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1 Pt James of the 1		
Pass or a large of the * Secret Contents Fig. 100-100-100 (100-100-100-100-100-100-100-100-100-100		
Pass or a large of the * Secret Contents Fig. 100-100-100 (100-100-100-100-100-100-100-100-100-100	7500	Ver
Figure Fourier December of Fig. 1911 Pty Desires Shreet SS C. September 1912 Pty State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State State Sta		
Durans famor sture famor Junction famor sture famor Anthony financing famor famor Anthony financing famor famor famor	250	
Automat Operating Temperature France To	15	myr "C
Archant Operating Temperature Primer		
	40 + 100	_ t
	1.4 no - 100	7
	35 10 1 140	
Spinning Temperature 117 s. E.16. from Square	790	



DETOISOLATORS SCH OUTSUT 400 VOLTS



SCHOOL STATE



A STREAMEN 1 SERVICE MA CAN

On State Vivisor Bry - \$1.41	774	T-
Of Size Current NOM - 400 V Ta + 100°C AGE - 18 MM	900	T =
Reserve Current Chase + 400 V. T _A = 100°C, A _{CR} + 10 kHz		 -
Feparepres IV = 0 V, f = 1 Mile) Anote - Gore Girls - Cartede	E,1	T =
COUPLED	\neg	
EFO Curron Required to Frager IVAE = 90 V, PCE = 10 MD H11CS H11CS H11CS IVAE = 100 V, PCE = 27 MB H11CS H11CS	**	E
HTTCS	<u> </u>	LΞ
Mid model of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the s	- md	190
Capacinance Inquir to Output (Vig. + 0, 5 + 5 MMp)	(40)	T -
Coupled three input to Output Ifficial = 10 bills	***	T -
teclation Surge Voltage IPast ac Vatinge, 60 Hz, 5 Second Duranisms	443	1900
	:	
	-	
·	3 }	· —

W - EV ! - 1 Lb-.

Part Off State Versee IRGS + 16 MI, Ta + 100°C3

18ca '- 19 st Ta - 100°C1

WA - 141

face and signature (lg + 13 m4)

COMP 17 04 17 CT 04

NAMES OF THE PARTY Figure 1, Forward Current versus LED Forward Vehicle


H11C4 H11C5 H11C



Command 1 1872 Command and an American American

nuc 4 formard I antique Control service Temperature

TYPICAL APPLICATIONS



Ejap in Fra HELLE for high panagerity, 250% by southfrom capability promises this highly palatile minimaps in the design. The adequim is compacting with 24, 74%, and 24% enters 17E imput systems imputs and 240 for historistics in the control of the paragraphic control of the foliation of the enters 17E imput systems imputs and 240 for historistics in the enters of the paragraphic control of the paragraphic control of the enters of the paragraphic control of the paragraphic control of the enters of the paragraphic control of the paragraphic control of the enters of the paragraphic control of the paragraphic control of the enters of the paragraphic control of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the paragraphic control of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of the enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters of enters

France & 18 & 171 Companying Robot State Ra




The high surprisipals by philipper experies industrial arguments all the left of place of the controlling prouple, method (methods 1/1) and 1775 industrial to the soul part planes through account damper of arrange, arms move and larger platfors.


Lubran & La de Fader Justice (in Fourt Duce



Ope of the brain a chair that pursues of the HIIT grades a 6th of transition appeled of enrichming people and regional and expended of enrichming people and regional enrichment describes included of the principle describes the first of the first fraction and transition of the first fraction and transition of the first of the first first properties. Combined the telescope are not transition according to the first of the first people for the first first people for the first first people for the first first people for the first first people for the first first people for the first first people for the first first people for the first first people for the first first people for the first first people for the first first people first first people for the first people first first people for the first people Figure 7 400 V Symmetrical Scone-error Couples

H11C4, H11C5, H11C6





Chapter B3 PROGRAMMABLE I/O PORTS

Programmable I/O pons are the most versatile general purpose parallel I/O devices. They allow groups of data knes to be specified as input or output under program control.

THE INTEL 8255 AND 8255A PROGRAMMABLE PERIPHERAL INTERFACE (PPI)

The \$255 PPI is a general purpose I/O device. Even though it has been designed for use within an \$080A microcomputer system. It can in fact, be used with almost any microprocessor.

The 8266 PPI provides 24 t/O pins, which may be configured as one, two or three t/O ports.

Figure 83.1 illustrates that part of our general microcomputer system togic which has been implemented on the 8266 PPI.

The 8265 PPI is packaged as a 40 pin DIP It uses a single +5V power supply. All inputs and outputs are TTLlevel compatible. The device is implemented using in Channel MOS technology.

There are two differences between the \$255A and the \$255.

The B255 is limited it working with 8050A devices having clock signals with 500 nanosecond cycle times or longer. The B255A will work with clock signals as short as 250 nanoseconds — that is, with the fasters B850A CPUs on the mailet clock?

8265 AND 8265A DIFFERENCES

The 8255, when reset outputs the OBF control signal tow in Mode 1, external logic thus has no miner case in superscontrol signal. This 8255, when reset outputs OBF high in Mode 1, thus external logic receives an initial results to trainmul idea to the 8255A.

Electrical counscientifies of the 8755 and the 8255A differ significantly — as defined in the data sheets at the end of this chapter.

B255 PPI PINS AND SIGNALS

The 8255 pins and signals are illustrated in Figure 63.2. Pins and signals are deceptively straightforward; the power of this device less in its internal architecture and operating features.

Consider first the various Data Busses.

DO D7 represent the Endirectional Data Bus manifold incommunication between the CPU and the 8255 occur. PAOL PLOT 150: PR7 and PC0 PC7 represent Data Bussen contented to the three it but I/O poils A. B. and C. All people in discentional time the representation and certificial play occur user one of these three I/O but Dissess.

There are three device select one CS AD and A1

CD 4 this menter that select. When a low signal is input at this one the Butto o selected. AD and AT and work of that reliating within the Butto is a selection of that reliating within the Butto is a selection of the property within Butto as follows:

8255 PPI SELECT LOCIC

73	41	4:	Sele teit
U	٥	٥	UO Puri A
0	0	١,	I/O Port B
0	١.	Ü	+'O Puri C
0	١,	١,	A Control winderwing builte
۱ ۱	(,	bass not selected

ABSOLUTE MAXIMUM RATINGS"

Amtuent Temperature Under Bran	0°E 10 70°C
Storage Temperature	-65°C to *150°C
Voltage on Any Pin	
With Respect to Ground	D 5V to +7V

"COMMENT. Stress above those here unew "Abblight in Maximum Rathers" may cause parameter strength to the device. The e. a. stress raing sing and functional assess too of the device at time or any other conditional assess those indicated in the operational girchoru of that specification in the operational girchoru of that specification is not implied. Exposes to additive maximum rating contribute for a knowledge and they affect these themselves.

D.C. CHARACTERISTICS

14 - 0°C to 70°C, Vec - - 5V #5%, GND - DV


THAOL	PARAMETER	MIN	MAX	UNIT	TEST CONDITIONS
VAL	Input Law Valley	-05	0.8	V	
Ven	Input High Voltage	20	Vcc	V	
VOL 1081	Output Lon Voltage (Data Bus)		0 45	1	for * 2 5mA
OL PER	Outful Low Voltage (Peripheral Port)		0 45	v	Ios = 1.7mA
On IDEI	Dutput High Voltage (Data Busi	24		V	io+ 400_A
ion Itt hi	Output High violinge (Feripheral Fort)	24		V	1g+ 700_A
!	Derangtur Erior Current	-10	-40	mA	REAT . 75011 VERT . 15V
ec	Power Subuly Carcent		120	n.A.	
	Input Louis Current		110	24	Vm · Vcr to DV
	Output I best Crokage		*10	- A	Vout . Ver 16 BV

Part 1 American or any 8 mentioner for 1 and 5

CAPACITANCE

TA - 25"C. VCC - GND - OV

SYMBOL	PARAMETER	MIN	TYP.	MAX	UNIT	TEST CONDITIONS
C _{ph}	from Cap a stance			10	gut.	tc = 1MHz
C.0 .	I-D Carecila ce			20	of .	Unimeasured pins returned to GHD



. Taggat is bother so have evolution during tenting to guarantee the averable in

Figure 44 Test Lead Circuit (for db)

Data sheets on payer 83 D7 through 83 D4 reprinted by permission of Intel Corporation Copyright 1978



MC68705P3

Advance Information

SEIT EPROU MICROCOMPUTER UNIT

The MICE TERM MICHARD OUTS UNTINGO IN AN EPROV metter of the MSELD I arms of the 1751 suggesting microcomputers. The use publisharps (6800) hinny biblish grades and green some approximate companies in the factors mast programmable versions The EPROAS MENORS and results the development costs and turn around new the prototest are uptor of the mate. FOM versions. The 6 bit microcomputer control & 8 CPU on the CLOCK, EFROU become 80M RAM 117, and 8 TMES

Because of these features, the MOSE 25% offers the user an economical means of days of long an MEBOS Family, MICU into his system, the as a protocol every tron as a low volume production run, or a punt production furt

A comparable table of six, "eatures for several members of the NGROS family dishows an the ust sage of this data sheet

HARDWARE FEATURES

- B Bit Architecture
- 9 117 Dates of RAM
- Memory Massed I/G
- 1904 Bites of User FFF CU
- B. Marriel B.Br. Timer and T.Br. Pressaler
 - · Programmable Pint and
- · Programmable Time India Modes Vectored milercons - External Timer, and Software
- · Zero Cross Desertion or 157 Input
- 25 TIL 1975 Com a se Borecrour I O Lines IB Lines are
- AT Comerts
- · D. The Com Gere
- e stein feint Complete Developme - System Support on EXCRONER
 - a feller me worker i and worklichen
- Eponsonal Program + DM Simplifies ERPOM Programment SOFTWARE
- a Smy is MAX In ..
 - Bare Ettigen Implierten Set
 - B East to Program
- a track day to a
- er Ein Teilnight Branch K1011
- Lesson Herself 177
- # Lengthe those Reus ?
- a bound, moreo ar i rushigiti. "eber
- Fue Ser of Condition + Transfer
- B. Marriory Chable as Reynters (642)
- Single Instruction Min. 17's Examine/Change
- e 10 Pone 12' Address of Moder
- 8 As Appressing Moders Apply to EPROM, RAM, and I'O

HMOS


HIGH-DERSITY, N-CHANNEL DEPLETION LOAD. 5 V EPROM PROCESSI


B-BIT EPROM MICROCOMPUTER



CASE 719

FIGURE 1 - PIN ASSIGNMENTS





MAXIMUM RATINGS

Asong	Renng Symbol Value		Und	
Suprier Voltage	Yee	-C3m +70	v	
Proc Yuraga EPPON Programming values 'VEE' Per THIER BOOT Pe	Vp.	-03 to +27 C	٧	
Normal Mode	100	-03 tc +70	٧	
Bootses Programmy Mode	VADOT	-30 10 - 150	٧	
All Others	· Va	1-03 to -70	٧	
Spiriting Temperature Pariga	7.	3 to + 50	٠.	
Storage Temperature Range	1,17	- 95 to + 150	٠.	
JUICELY TOPOGRAPIUM	· ·	1	•:	

The device consent or purely to protect the importance provides and in control control to except from the provides of the control of except from the production of second from the production of the except from the interest developed from the interest developed from the interest developed from the interest developed from as interested and interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the interest developed from the

THERMAL CHARACTERISTICS

Characteristic	Symbol	VAA	U-H
Tre-ma Resistance			
Carama; Package	# A	S.	*C/V:

POWER CONSIDERATIONS

The average characteristic function for the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the pro

111

Talle Ambient Temperature, 10

#J& # Package Thermal Resistance: Junction to Ambient, 10 (V)

PD = PMT + PPCRT

Pint # ICC + VCC, Watts - Cho Internal Power

Facing a Puri Power Despator Mitting - than Personal

For most epocations PPORT 4PINT and can be registed. PPORT may become significant if the device is configured to give Defendion bases or seek LED loads.

An approximate revisionship between PD and Tylist PPORT is neglected; is

PO - E - 17 J - 773°C1

(2)

Solving equations 1 and 2 for 4 gives K = Pge(TA = 273°C) + \$1,4*Pg²

133

Where K as done and parameter the perioder part is can be determined from equation 3 by measuring Pg (at equiphorum) for another Tail Using this value of K the values of Pg and Ty can be obtained by solving equations (1) and (2) centurely for any value of Tail.

PROGRAMMING OPERATION ELECTRICAL CHARACTERISTICS

INCC + 575 VIR + 0.5 INSE + GND TA + 27" IC X"E unique otherwise moved

Descretation	Sympas	Mari	110	Mas	UNA
Programmes variable	100	20.0	21 C	22.0	V
Ver Supris Cores Name 5 25 N Name 75 D N	ipp	=	:	* *	
ing ratio fractions	Iper	6.0	10	11	w-:
Emmission Fragmental Water Sandage (FWEE BOOK For Up a 100 ph Was	10-12	50	170	150	-,

SWITCHING CHARACTERISTICS (LCC++5 Z. Voc. +05 Noc. Voc + 6ND Ta+0" to 50" unway otherwise name

Directorists	Syrica	Me	(40	Man	Ums
Discourse E-equipmes Feormar	lgur	64	-	42	y-,
Instruction Code Time is fight.	4.0	0.9%	T-	10	-11
is! in!) a time have war	WL-MH	1545 - 252°	-		
FISE Founds	1PWL	42.50			
FESSE Dear Time Hatema Cape 1 Data	18-	10:	-		
in Zert Crissing Curerion inc. r Frequency flor is 51 Accurated	finit	903	7	10	144
External Clork Duty Cycle (EATAL) (See Expure 12)	-	40	*	~	-

DE ELECTRICAL CHARACTERISTICS 1925 + - 5 25 Vot + 0.5 Vot - 9.5 Vot - 9.5 - GND - 14 - DT to 50°C union orienter noted

Characteratic	Sympley	Ma	177	Maj	Un
POST 07 19 19 19 19 19 19 19 19 19 19 19 19 19	V	45 VCC-05 40 VC1-05		VCC	٧
re ninge sarage i troph Balanillen The Internal Balanika Proporting Mala		: C 9:	·::	100	:
The state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the state of the s	٠. ا			: 1	1:
rains Bywer I seper of the hor every rainer with the interests.	1500		1 50	*#:	1
Sur Departments 1 *Thurigh Coops # \$ Mind	C.	-	7.	:	1,1
Foot Histories Companière Service (1) Comprière recomp Inc. Perenciphis	*:#E\$ -	; 1 f B	l :	46	:
is an marginat lago i ago 8 m Piligiam ning 858 dan Carrama Milita	.**•	20 f 4 E	:::: ::::	22 C 5 %	1;
El committe (1994) The hope of a visit (1994) Ental hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994) The hope of a visit (1994)		-40	ž	27 50 10 - 1630 - 50	••

Yes (Pint or the MC(47); F3 and is connected to Vooi in the Normal Districting Mode, in the MC980572 Pint is NOM and it connected to logs in the Normal Operating Mode. The user must allow this distriction are embedding the MC680572 ROM based MC6.

[.] The Board of Group being the consumer of the actions to approximates 2 (by

PORT FLECTRICAL CHARACTERISTICS were als 20 year and have been SAD Tale D11: 5010 cours intern or notice

Enaractements	Smeet		1.0.1	Mas	Une
	Port A				
Out the total total total	Vo.	-	1 - 1	6.4	τ
Dutout myn variage is care a like at	11:	.24	- 1	_ =	1
District to to see to be a - 10 a.c.	•(-	3 5	- 1		1.
went men toware house - It's by.	V	7.0		150	1
ingloid the legislage of payers a fact and 18th a	Y- 1	-()	T : 1	7.1	Ι.
m 2 Stary (rec) Compression (CCV) is a go			I - I	- 31,	
m 2 State Productioner Agric 6 to			\Box	- 34	
	Port B				
Durbur Low Notice (Learner) 2 mg	vo.	-	Τ-¬	2.4	
ca tour iterett bee	10.		- 1		
I gui this Yours I good - No at	1 10-	74	1 - 1	•	}
Lavington Cur and Lovie (Sauce Come) 5 c	- i		1 : 1		
TOUT THE VEHICLE		7:			1
"pu" um l'otage	*1.	-03	$\Gamma \cdot T$	C.E	
2 State inclut Culture	1151			7.	
	Part C				
Tarke in an age of gard to the	1.2		- I		
Ligation of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the last of the la	124	; 4	\Box	·-	
and with Fourth		7: -	- T	٠,	
t. ita sotay	35.00	-33	- 1	: +	
- Zárckenp, tiξ, terr			$\overline{}$		

FIGURE 3 - TTL FOUTVALENT TEST LOAD






FIGURE 4 - CMOS EQUIVALENT TEST LOAD



HOURES - THE COUNTLENT TEST LOAD



1 5%4, DESCRIPTION

The figure and cutton agrays the macMIC can lore at 30 to 1 less postribed in the fact wing baseguars.

VCC and kgs in Power is succided to the MCL using two personal contraction.

First principles an external executive asynchronoush internet the processor. Hean expite it used as a power your using the first and form instructions. Refer to INTERS, ETS as additional information.

ATAL and ETAL — These bits of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the content of the co

TIMER/BOOT — This pin is used as an external inclining control the internal immit crowths. This pin also detects a

BIBLIOGRAFIA

JAMES W. GAULT -- RESSELL L. PIMMEL SISTEMAS DIGITALES BASADOS EN MIGROPROCESADORES EDIT. McGRAW HILL 401 pp

JUAN B. MARTINEZ

APUNTES DE MICROPROCESADORES Y SISTEMAS DIGITALES
UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO
FACULTAD DE INGENIERIA

271 pp

JOHN B. PEATMAN

THE DESING OF DIGITAL SYSTEMS
EDIT. McGRAY HILL

457 PP

G. FERRATE
ROBOTIGA INDUCTRIAL
EDIT. MARCOMBO
381 pp

DAVID F. STOUT -- HILTON KAUFMAN
HANDBOOK OF OPERATIONAL AMPLIFIER CIRCUIT DESIGN
EDIT MCGRAV HILL
380 pp

TEXAS INSTRUMENTS
OPTOELECTRONICS AND IMAGE -- SENSOR
DATA BOOK
1997

-BORLAND INTERNATIONAL TURBO "C" REFERENCE GUIDE 1800 GREEN HILLS ROAL 1808

LEA HANCOCK -- MORRIS KRIEGER

INTRODUCCION AL LENGUAJE C
BYTE BOOKS / Mc GRAV HILL
BOS PP

NACIONAL SEMICONDUCTOR GENERAL PURPOSE LINEAR DEVICES DATA BOOK

HERMERT SCHILDT

PROGRAMACION EN TURBO C
BORLAND OSBORNE / Mc GRAW HILL
280 pp

ADAM DSBORNE
AN INTRODUCTION TO MIGROCOMPUTERS
BASIC CONCEPTS
VOUMEN 1
EDIT Mc DRAW HILL

REVISTA ELECTRONICS FEBRERO 14, 1980