

870116

UNIVERSIDAD AUTONOMA DE GUADALAJARA

Incorporada a la Universidad Nacional Autónoma de México

ESCUELA DE INGENIERIA EN COMPUTACION

9²
Enero.



TESIS CON
FALLA DE ORIGEN

PRACTICAS PARA EL LABORATORIO DE DISEÑO
LOGICO BASADAS EN UNA CALCULADORA

TESIS PROFESIONAL

QUE PARA OBTENER EL TITULO DE:

INGENIERO EN COMPUTACION

PRESENTA:

SONIA VILLA SOTO

GUADALAJARA, JAL.

JUNIO DE 1989



UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

TESIS CON FALLA DE ORIGEN

I N D I C E

CAPITULO I	INTRODUCCION	1
	ANTECEDENTES	2
	CIRCUITO DE ENTRADA	3
	1.1 Circuito Codificador	4
	1.2 Práctica No. 1	5
	1.3 Registro de almacenamiento	10
	1.4 Práctica No. 2	12
	1.5 Circuito para controlar la transferencia de datos	17
	1.6 Práctica No. 3	19
	1.7 Práctica No. 4	23
CAPITULO II	CIRCUITO ARITMETICO	25
	2.1 Sumador BCD	26
	2.2 Práctica No. 5	28
	2.3 Generador de complemento a nuevo	32
	2.4 Práctica No. 6	34
	2.5 Circuito controlador de operaciones	38
	2.6 Práctica No. 7	41
	2.7 Práctica No. 8	45
CAPITULO III	CIRCUITO DE SALIDA	47
	3.1 Circuito multiplexor	48
	3.2 Práctica No. 9	49
	3.3 Circuito decodificador	53
	3.4 Práctica No. 10	54
	3.5 Desplegado de información	58
	3.6 Práctica No. 11	59
	3.7 Práctica No. 12	60
	CONCLUSIONES	62
	APENDICE	63
	BIBLIOGRAFIA	74

INTRODUCCION

El Diseño Lógico es un campo muy amplio y sumamente interesante dentro de la electrónica, al que conocemos como Electrónica Digital.

La electrónica digital ha conocido, en los últimos años un notable y gran desarrollo, observando que tiene bastantes campos de aplicación como son las comunicaciones digitales, el control de sistemas, diseño de calculadoras y computadoras.

No por eso que cada día es más necesario adentrarse en el estudio de esta materia.

La presente tesis consiste en el diseño de varias prácticas para el laboratorio de Diseño Lógico, estas prácticas consisten en ir armado por partes un sencillo calculador que realizará las operaciones de suma y resta para un dígito, obviamente este dispositivo no es con fines prácticos sino educativos, lógicamente sólo se utilizarán dispositivos básicos para el diseño de sistemas digitales por tratarse de la materia de Diseño Lógico.

El objetivo principal que se pretende lograr al realizar este trabajo es que el estudiante reafirme sus conocimientos adquiridos en clase mediante la realización de una aplicación específica de los diferentes dispositivos estudiados.

El tener los conocimientos teóricos de una materia adquiridos mediante la consulta de libros y manuales, la enseñanza de un maestro hace que en un momento el ensamblado esté preparado teóricamente, pero si llevar a cabo las prácticas de laboratorio le proporciona la destreza necesaria para aplicar sus conocimientos teóricos al desarrollo de sistemas digitales.

ANTECEDENTES:

La materia de Diseño Lógico abarca un campo muy amplio dentro de la electrónica, por lo que surge la necesidad no sólo de estudiarla en teoría sino de practicarla, esto con el fin de conocer más ampliamente cada dispositivo visto en clase.

Encontramos que desde que inicia el laboratorio de diseño lógico existen diversos manuales de consulta que nos abren de diferentes prácticas.

En un principio el trabajo desarrollado en el laboratorio era la realización de prácticas recopiladas de manuales considerándose éstas las de mayor importancia y utilidad para el alumno.

Cada vez crecen las personas interesadas en ésta área de electrónica por lo mismo las necesidades del laboratorio también aumentan para proporcionar una práctica más completa que vaya de acuerdo a la teoría que ha adquirido el alumno, por lo tanto se han diseñado manuales de laboratorio cada vez más específicos y enfocados a las necesidades que se van presentando.

De ahí surge la idea de crear este trabajo para integrar en una sola práctica la aplicación de los diferentes componentes básicos de diseño.

C A P I T U L O I.
"Circuito de Entrada".

Los dispositivos de entrada proporcionan la información --- necesaria para su procesamiento a cualquier sistema de cómputo, ya sea una comutadora o una calculadora, etc.

El dispositivo de entrada más común es el teclado, el cual nos proporciona una serie de señales lógicas que van a ser transformadas en algún código determinado antes de ser procesadas por los circuitos digitales.

En nuestro caso necesitamos de convertir nuestra información en código BCD.

El circuito de entradas que vamos a utilizar lo podemos dividir en tres partes para su explicación.

- 1.- Circuito codificador.
- 2.- Registro de almacenamiento.
- 3.- Circuito para controlar la transferencia de datos a los registros.

El circuito de entrada completo primeramente convierte la información decimal a código BCD, después almacena el dígito en su registro correspondiente para posteriormente enviarlo al circuito de validación, así como al circuito aritmético para realizar las operaciones correspondientes.

Para seleccionar la operación y los signos de los dígitos tenemos dos switches, cuando el switch de operación está en 0, se realiza la operación de suma y cuando está en 1 la de resta, para el signo un 1 significará un signo negativo y un 0 un signo positivo.

1.1 CIRCUITO CODIFICADOR.

Los circuitos codificadores son sistemas combinacionales -- de 2^n entradas y n salidas, realizadas de tal forma que cuando-- un solo de los entradas alcance un estado lógico determinado 0 - o 1 la salida ofrece la combinación binaria correspondiente a el número decimal asignado a dicha entrada.

El circuito codificador que vamos a utilizar es el de la figura 1.1.1.




Figura 1.1.1

Todos los switches están produciendo entradas altas a las -- comuertes NOR teniendo como salida un 0, cuando presionamos un switch envíe un bajo a las comuertes NOR provocando así que el código correcto PCU de analizar se produce.

Para el diseño del codificador podríamos haber utilizado -- comuertes OR o un circuito interno que realiza esta función,-- para los CI que vemos en el mercado son codificadores con prioridad y en nuestra cara no es necesario.

1.2 PRACTICA No. 1

OBJETIVOS:

- Comprender como se construye un codificador.
- Mostrar como un codificador puede servir como dispositivo de entrada.

LISTA DE MATERIAL:

- Proto.
- Puente de alimentacion de 5V dc.
- Multimetro.
- 3 IC TTL SN7408.
- 1 IC TTL SN7404.
- Alambres.
- 4 resistencias de 330 Ohms.
- 4 Led's.

PROCEDEIMIENTO.

- 1.- Arma el circuito de la figura 1.2.1




Figura 1.2.1

2.- Obtén la tabla 1.2.1

Entradas.									Salidas.			
0	1	2	3	4	5	6	7	8	D ₃	D ₂	D ₁	D ₀
0	1	1	1	1	1	1	1	1	1	0	0	0
1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1
1	1	1	1	0	1	1	1	1	1	1	1	1
1	1	1	1	1	0	1	1	1	1	1	1	1
1	1	1	1	1	1	0	1	1	1	1	1	1
1	1	1	1	1	1	1	0	1	1	1	1	1
1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	1	0	1	1	1
1	1	1	1	1	1	1	1	1	1	0	1	1

Tabla 1.2.1

PREGUNTAS.

1.- Qué otra aplicación tiene un codificador ?

2.- Diseña un codificador de octal a binario con compuertas OR.

3.- Investiga qué función realiza el IC DM74147.

4.- Dibuja cómo harías las conexiones del IC DM74147, arma el -- circuito y obtén su tabla de verind.

RESPUESTAS.


1.- Ademá de utilizarse como dispositivo de entrada se utilizar para convertir información de un código a otro código específico.

<u>A₇</u>	<u>A₆</u>	<u>A₅</u>	<u>A₄</u>	<u>A₃</u>	<u>A₂</u>	<u>A₁</u>	<u>A₀</u>	<u>D₇</u>	<u>D₆</u>	<u>D₅</u>
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	0
0	0	0	0	0	0	0	1	1	1	1

$$D_0 = A_4 + A_5 + A_6 + A_7$$


$$D_1 = A_2 + A_3 + A_6 + A_7$$

$$D_2 = A_4 + A_5 + A_6 + A_7$$



3.- Es un codificador de prioridad, codifica nueve líneas de datos a cuatro, o sea que es un codificador de decimal a ECD. La condición de cero no es necesaria, se tendrá una salida para ésta condición cuando las 9 líneas de entrada tengan un nivel lógico alto.

1 2 3 4 5 6 7 8 9	D C B A
1 1 1 1 1 1 1 1 1	1 1 1 1
X X X X X X X X 0	0 1 1 0
X X X X X X X 0 1	0 1 1 1
X X X X X X 0 1 1	1 0 0 0
X X X X X 0 1 1 1	1 0 0 1
X X X X 0 1 1 1 1	1 0 1 0
X X X 0 1 1 1 1 1	1 0 1 1
X 0 1 1 1 1 1 1 1	1 1 0 0
0 1 1 1 1 1 1 1 1	1 1 0 1
	1 1 1 0



1.3 REGISTRO DE ALMACENAMIENTO.

Una vez que se tiene la salida del codificador, debemos almacenar este código que corresponde a la tecla presionada, en un registro para poder trabajar con él.

El elemento de memoria más utilizado es el Flip Flop (FF).- Estos circuitos son celdas binarias capaces de almacenar un bit de información. Un circuito flip-flop tiene dos salidas una para el valor normal y uno para el valor complemento del bit almacenado en él. La información binaria puede entrar a un flip-flop en una variedad de formas, hecho ésto, surgen términos diferentes tipos de flip-flops.

Un circuito flip-flop puede mantener un estado binario indefinidamente hasta que se cambie por una señal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flops es el número de entradas que poseen y la manera en la cual las entradas afectan el estado binario.

El flip-flop tipo D es el que se usa principalmente en la transferencia de datos binarios, ya que la salida Q del flip-flop irá al mismo estado que esté presente en la entrada D cada que ocurre un pulso de reloj.

Para nuestro diseño ocuparemos dos registradores de 4 bits, cada uno para almacenar los dos dígitos con los cuales se harán las operaciones, también ocuparemos dos registradores más para almacenar el símbolo de cada dígito.

Para formar un registro de 4 bits ocuparemos 4 flip-flops tipo D, el CI 74175 es un circuito que contiene 4 flip-flops tipo D con una entrada de reloj común a los 4, por lo que se adienta a nuestra necesidad.

Para almacenar los símbolos utilizaremos el CI 7474 que es un circuito que contiene dos flip-flops tipo D con entrada de reloj independiente.

El circuito que vamos a utilizar para nuestro registro de almacenamiento lo mostramos en la figura 1.3.1.




Figura 1.3.1

1.4 PRACTICA N°. 2

OBJETIVO:

- Mostrar que un flip-flop es un elemento de memoria.
- Construir dos registros para almacenar los dígitos de 4 bits.
- Construir dos registros de un bit para almacenar el signo de los dígitos.

LISTA DE MATERIAL:

- Proto.
- Puente de alimentación de 5 V dc.
- Multímetro.
- 2 IC TTL 74175.
- 1 IC TTL 7474.
- 10 resistencias de 330 Ohms.
- 10 Led's.
- Alambres de conexión.

PROCEDIMIENTO:

1.- Arme el circuito de la figura 1.4.1.




Figura 1.4.1

2.- Aplique la siguiente entrada a los registros.

D₃ D₂ D₁ D₀ S

0 0 0 1 1

3.- Aplique un pulso al registro A y visualice en los led's ésta entrada, en el registro B la salida no debe ser afectada.

4.- Aplique otra entrada a los registros.

D₃ D₂ D₁ D₀ S

0 0 1 1 0

5.- Aplique un pulso al registro B y de nuevo observe que la salida del reg. B cambió más no la del reg. A.

6.- Repita los pasos 2,3,4 y 5 para las siguientes entradas y llene la tabla.

D ₃	D ₂	D ₁	D ₀	S	A ₄	A ₃	A ₂	A ₁	B ₄	B ₃	B ₂	B ₁
1	1	1	1	1								
0	0	0	0	0								
1	1	0	0	0								
1	1	1	0	1								
0	0	1	1	1								
0	1	0	1	1								

FRECUENTES.

1.- Explica cué es un flip-flop tipo D.

2.- Explíca el funcionamiento del IC SN74175 y el IC SN7474.

3.- Menciona algunos de las aplicaciones de los flip-flops.

4.- Que tipo de transferencia de información es la que realiza - el circuito de la figura 1.4.1 y por qué se le llama msf ?

RESPUESTAS.

1.- Es aquel en el cual la salida del flip-flop irá al mismo estado que está presente en la entrada D, cuando quiera que ocurra una transición positiva o negativa según sea en la entrada CLK.

2.- El 74175 tiene una entrada sincrona CLEAR y otra entrada de reloj que son comunes a los 4 flip-flops tipo D que contiene este IC, tiene ambas salidas Q y Q'. Cuando ocurre una transición positiva en la entrada de reloj la que hay en D pasa a la salida Q,

Tabla de verdad.

Entradas			Salidas.	
CLR	CLK	D	Q	Q'
0	X	X	0	1
1	1	1	1	0
1	1	0	0	1
1	0	X	Q	Q

El 7474 tiene 2 flip-flops tipo D con entradas individuales: D, CLEAR, CLOCK, PRESET y ambas salidas de Q y Q'.

La información de la entrada D será transferida a Q en el borde de subida del pulso de reloj.

Tabla de verdad.

Entradas				Salidas.	
PR	CLR	CLK	D	Q	Q'
0	1	X	X	1	0
1	0	X	X	0	1
0	0	X	X	No estable.	
1	1	↑	1	1	0
1	1	↑	0	0	1
1	1	0	X	0	Q'

- 3.- En operaciones de transferencia.
En la construcción de contadores, registran el desplazamiento etc.
- 4.- Es una transferencia en paralelo puesto que la información presente en las entradas es transferida simultáneamente al registro.

CIRCUVIO PARA COMERCIALIZAR LA TRANSFERENCIA DE DATOS.

Una operación que ocurre muy frecuentemente en sistemas digitales es la transferencia de información de un lugar a otro.

Bajo la ocurrencia de un pulso de reloj logramos realizar esta operación.

En nuestro caso lo que deseamos es que el primer dígito sea almacenado en un registro y el segundo en otro registro, así como sus respectivos signos.


Las entradas de los dos registros están conectadas entre sí cuando se presiona una tecla tenemos a la salida del codificador el dígito que se va a almacenar, lo que queremos es guardarlos en el primer registro (REG A) por lo que hay que aplicarle un pulso, mientras que el segundo registro (REG B) debe estar inhabilitado para recibir los datos.

Para almacenar el segundo dígito se renite lo anterior pero con el registro B.

Esta operación de transferencia la podemos lograr con un contador de anillo, que mientras que nos proporciona un pulso a un registro el otro está inhabilitado y viceversa.

La figura 1.5.1 nos muestra el circuito.

Figura 1.5.1



Cada vez que se presione una tecla, la salida de la comunita OR se hace alta, enviando un pulso al contador de millo, reiniciéndole en el estado IC. La transición de X hace que las salidas de el codificador sean transferidas al registro A, lo mismo ocurría con el signo.

La misma operación ocurre para alzarcer el segundo dígito.

Las comunitas AND que nos proporcionan las entradas de reloj a los registros se pusieron únicamente para asegurarnos cuando la transferencia ocurra en la transición positiva, para evitar un posible error.

PRACTICA No. 3

OBJECTIVE:

Mostrar como un contador de anillo no puede servir para controlar la transferencia de datos entre la salida del codificador y los registros de almacenamiento.

LISTA DE MATERIALES

- Proto.
 - Fuente de alimentación de 5 V dc.
 - Multímetro.
 - 1 IC CM7474.
 - 1 IC TTL CM7432.
 - 2 Resistencias de 330 ohms.
 - 2 Led's.
 - Alambres de conexión.

PROCEDIMENTOS:

- 1.- Arma el circuito de la figura 1.6.1 y obtén su tabla de verdad.

2.- Al iniciar colocar el pin de CLR del primer flip-flop y el pin de PR del segundo flip-flop a tierra, después liberarlos dejando en voltaje, esto para que inicie el contador en 01.

7474




Tabla de verdad.

Entradas		Salidas.			
D ₃	D ₂	D ₁	D ₀	P ₁	P ₂
0	0	0	0		
0	0	1	1		
1	1	0	0		
1	1	1	1		

3.- Los valores de P₁ y P₂ no deben de estar en el mismo nivel -- lógico.

PREGUNTAS.

1.- Explica qué es un contador de anillo ?

2.- Menciona una aplicación del contador de anillo.


3.- Respecto al circuito que se armó explica por qué hay que invertir la señal que se produce al presionar la tecla 0.

4.- Diseña un contador de anillo con flip-flops JK.

RESPUESTAS:

- 1.- Es un tipo de registro de desplazamiento circulante conectado de tal modo que el último flip-flop desplaza su valor en el primer flip-flop.
- 2.- Para controlar la secuencia de operaciones en un sistema.
- 3.- Cada vez que se presiona una tecla produce una salida alta - en la comienza OR enviándole un pulso al contador de anillo, cuando se presione la tecla 0 produce una salida baja por lo que se requiere se invierta para enviar el pulso al contador.

4.-



1.7 PRACTICA No. 4.

OBJETIVO:

Integrar las tres primeras prácticas para formar el circuito de entrada completa, éste circuito nos va a proporcionar como salida el código correspondiente al dígito al ser procesado, así como su signo correspondiente.

LISTA DE MATERIAL:

- Fuente de alimentación de 5 V dc.
- Multímetro.
- Prácticas No. 1,2 y 3
- Alambres para conexión.

PROCEDIMIENTO:

- 1.- En el diagrama de la figura 1.7.1 se muestra en bloques las tres prácticas así como la manera de conectarlas entre sí.
- 2.- Desconecte los led's visualizadores de cada práctica y haga las conexiones necesarias de acuerdo a la figura 1.7.1
- 3.- No olvides inicializar el contador de sencillo.
- 4.- Complete la tabla 1.7.1.

Entradas					Salidas.							
S	D ₃	D ₂	D ₁	D ₀	A ₈	A ₇	A ₆	A ₅	B ₈	B ₇	B ₆	B ₅
1	0	0	0	0								
0	1	1	1	1								
1	0	0	1	1								
1	1	1	0	0								
0	1	0	1	0								

Tabla 1.7.1

CIRCUITO DE ENTRADA




FIGURA 17.1

C A P I T U L O II.
"Circuito Aritmético".

La función esencial de la mayoría de los comutadores y calculadoras es la ejecución de operaciones aritméticas.

El componente básico de la función aritmética es un sumador paralelo; que se construye con un número de circuitos sumadores-complementor conectados en cascada. Controlando la entrada de datos al sumador es posible obtener diferentes tipos de operaciones aritméticas.

El circuito aritmético que se presenta realiza las operaciones de suma y resta en código decimal codificado en binario (BCD), esto con el fin de facilitar el diseño, ya que las conversiones entre decimal y binario pueden ser largas y complicadas; por esta razón se utiliza dicho código ya que combina algunas características de los sistemas decimal y binario.

El circuito aritmético que se analizará es el circuito sumador/restador BCD natural para una sola etapa.

Podemos dividirlo en tres partes que son:

- Sumador BCD.
- Generador de complemento a nueve.
- Controlador de operaciones.

El circuito completo realiza las operaciones de suma y resta para números positivos y negativos es por eso la necesidad del circuito controlador de operaciones ya que es independiente la operación que desea el usuario e la que realiza el circuito aritmático..

Enseguida se analizará cada uno de los circuitos que forman la parte aritmética del calculadora que se está construyendo.

2.1 SUMADOR BCD.

El proceso de suma se puede consumir en los siguientes pasos:

1.- Para aquellas posiciones donde la suma es de nueve o menos, la suma está en la forma apropiada y no necesita corrección.

2.- Cuando la suma de dos dígitos es mayor que nueve, debe añadirse una corrección de 0110 para producir el resultado apropiado. Esto producirá un desfase al ser añadido a la siguiente posición decimal.

Esto lo podemos observar en la tabla 2.1.1

Suma Binaria	Suma BCD	Decimal
K Z 2 2 2	C S S S S	
0 0 0 0 0	0 0 0 0 0	0
0 0 0 0 1	0 0 0 0 1	1
0 0 0 1 0	0 0 0 1 0	2
0 0 0 1 1	0 0 0 1 1	3
0 0 1 0 0	0 0 1 0 0	4
0 0 1 0 1	0 0 1 0 1	5
0 0 1 1 0	0 0 1 1 0	6
0 0 1 1 1	0 0 1 1 1	7
0 1 0 0 0	0 1 0 0 0	8
0 1 0 0 1	0 1 0 0 1	9
<hr/>		
0 1 0 1 0	1 0 0 0 0	10
0 1 0 1 1	1 0 0 0 1	11
0 1 1 0 0	1 0 0 1 0	12
0 1 1 0 1	1 0 0 1 1	13
0 1 1 1 0	1 0 1 0 0	14
0 1 1 1 1	1 0 1 0 1	15
1 0 0 0 0	1 0 1 1 0	16
1 0 0 0 1	1 0 1 1 1	17
1 0 0 1 0	1 1 0 0 0	18
1 0 0 1 1	1 1 0 0 1	19

Tabla 2.1.1

El circuito lógico que detecta la corrección nuda derivarse de la tabla.

Se necesitará una corrección cuando $K=1$, las otras seis combinaciones desde 1010-1111 que necesitan corrección tienen un 1 en Z_1 , para distinguirlas del número 1000 y 1001 que también tienen un 1 en Z_1 deben tener un 1 en Z_2 o en Z_3 .

Por lo que la condición para que exista una corrección debe ser expresada por medio de una función de Boole:

$$G = Z_1 + Z_2 Z_3 + Z_3 Z_1.$$

Cuando $G=1$ es necesario corregir 0110 a la suma binaria y se ministerá un arrastre de salida a la siguiente etapa.

El circuito sumador se muestra en la figura 2.1.1




Figura 2.1.1

2.2 PRACTICA No. 5

OBJETIVO:

Mostrar que teniendo un sumador paralelo binario y una serie de compuertas nandos construir un circuito sumador RCO.

LISTA DE MATERIAL:

- Prototipo.
- Fuente de alimentación de 5 V dc.
- Multímetro.
- 2 IC TTL SN7483.
- 1 IC TTL SN7408.
- 1 IC TTL SN7432.
- 5 Resistencias de 330 Ohms.
- 5 Led's.
- Alambres de conexión.

PROCEDIMIENTO:

- 1.- Arma el circuito de la figura 2.2.1
- 2.- Complete la tabla de verdad.





Figura 2.2.1



Entradas.

A_1	A_2	A_3	A_4	B_1	B_2	B_3	B_4
0	0	0	1	0	1	0	0
0	0	1	1	0	1	1	1
1	0	0	1	0	1	1	0
0	0	1	0	0	0	0	0
1	0	0	0	0	0	0	1

Salidas.

Z_1	Z_2	Z_3	Z_4	Z_5
-	-	-	-	-


PREGUNTAS.

- 1.- Explica cuándo hay que hacer una corrección a la suma binaria para tenerla en código BCD.
- 2.- Menciona una ventaja de usar el sumador BCD y no el binario en el diseño del calculador.
- 3.- Si circuito que se realizó es para una etapa, dibuje las conexiones que harías para tener un sumador de 3 dígitos.
- 4.- Qué otra aplicación le das a un circuito sumador binario?

RECUERDOS:

- 1.- Cuando la suma es menor que nueve, hay que sumar 0110 para tener el resultado apropiado. Se suma 0110 para tomar en cuenta los 6 dígitos codificados no válidos.
- 2.- La información procesada por cualquier sistema debe convertirse al decimal para que pueda ser interpretada fácilmente y el código BCD nor combinar características de los sistemas binario y decimal hace más fácil las conversiones.

3.-



- 4.- Un circuito sumador binario tiene muchas aplicaciones ya que es la base para realizar las operaciones aritméticas como un rectificador o un multiplicador.

2.3 GENERACION DE COMPLEMENTO A NUEVE

La resta en el sistema decimal se puede realizar de una forma similar al sistema binario, sumando el minuendo el complemento a 10 o a 9 del sustrahendo.

En los sistemas BCD se utiliza el complemento a 9 porque permite reducir la complejidad del sistema.

Puesto que el código BCD no es autocomplementario, el complemento a 9 no puede obtenerse complementando cada bit en el código.

Para diseñar el circuito generador de complemento a 9 podemos analizar la tabla 2.3.1

Complemento a nueve

A ₃ A ₂ A ₁ A ₀	D ₃ D ₂ D ₁ D ₀
0 0 0 0	1 0 0 1
0 0 0 1	1 0 0 0
0 0 1 0	0 1 1 1
0 0 1 1	0 1 1 0
0 1 0 0	0 1 0 1
0 1 0 1	0 1 0 0
0 1 1 0	0 0 1 1
0 1 1 1	0 0 1 0
1 0 0 0	0 0 0 1
1 0 0 1	0 0 0 0

Tabla 2.3.1

Observamos que se trata de una multifunci髇 que puede ser sintetizada por los m閠odos de simplificaci髇. Pero por otra parte el complemento a nueve de un d韆gito se puede calcular invirtiendo el n韫ero y sum醤dole 1010, produciéndose un s醩tico que no es tenido en cuenta.

Cuando este circuito se junta con el sumador BCD obtenemos un sumador/restador BCD.

En la figura 2.3.1 se muestra el circuito que genera el complemento a nueve de un dígito.




Figura 2.3.1

2.4 PRACTICA No.6

OBJETIVO:

Diseñar un circuito que genere el complemento a nueve de un número.

LISTA DE MATERIAL

- Proto.
- Fuente de alimentación de 5V dc.
- Multímetro.
- 1 IC TTL 7474B3.
- 1 IC TTL 7474A4.
- 4 Resistencias de 330 Ohms.
- 4 Led's
- Alambres para conexión.

PROCEDIMIENTO

1.- Arm el circuito de la figura 2.4.1

2.- Colocar los valores de la tabl 2.4.1 en las entradas B_0, B_1, B_2, B_3 y obtener sus salidas.




Figura 2.4.1

Entradas	Salidas
$B_3\ B_2\ B_1\ B_0$	$B'_3\ B'_2\ B'_1\ B'_0$
0 0 0 0	
0 0 0 1	
0 0 1 0	
0 0 1 1	
0 1 0 0	
0 1 0 1	
0 1 1 0	
0 1 1 1	
1 0 0 0	
1 0 0 1	

Tabla 2.4.1

PREGUNTAS

1.- Mencione dos formas de realizar el complemento a nueve de un dígito en BCD.

2.- Obten el complemento a nueve de los siguientes números.

24 _____

50 _____

37 _____

3.- Diseña un circuito que genere el complemento a nueve de un número que sea diferente al de la práctica.

4.- Porqué no complementamos bit por bit?

RÉSPUESTAS

1.- a) Se complementa el dígito y se suma 1010, el acarreo final se descarta.

b) Se suma el binario 0110 al dígito y después se complementa bit a bit, el acarreo final también se descarta.

$$\begin{array}{r} 24 \quad \underline{0111 \quad 0101} \\ 50 \quad \underline{0100 \quad 1001} \\ 37 \quad \underline{0110 \quad 0010} \end{array}$$

$$\begin{array}{r} 24, \quad 0010 \quad 0100 \\ \quad 1101 \quad 1011 \\ \quad 1010 \quad 1010 \\ \hline 10111 \quad 10101 \end{array}$$

$$\begin{array}{r} 50, \quad 0101 \quad 0000 \\ \quad 1010 \quad 1111 \\ \quad 1010 \quad 1010 \\ \hline 10101 \quad 11001 \end{array}$$

$$\begin{array}{r} 37, \quad 0011 \quad 0111 \\ \quad 1100 \quad 1000 \\ \quad 1010 \quad 1010 \\ \hline 10110 \quad 10010 \end{array}$$

3.- Analizando la tabla de verdad para el generador de complemento a nueve y con un bit de modo C que: cuando C=0; X=B, cuando C=1; X= Complemento a nueve de B.

$$X = D_0 C' + R'_0 C$$

$$X = B,$$

$$X = D_1 C' + (B_1 B_0 + D_1 B'_0) C$$

$$X = B_1 C' + B'_1 B_0 B'_1 C$$

4.- Verifique el código BCD no es un código auto-complementario.

2.5 CIRCUITO CONTROLADOR DE OPERACIONES

Hasta ahora se ha visto el circuito sumador y el zenerificador de complemento; tambien sabemos que si los juntamos vamos a obtener un sumador/restador y podemos controlar las operaciones de suma y resta con un bit de modo Op que cuando $Op=0$, los dígitos se suman y cuando $Op=1$ los dígitos se restan, pero en nuestro caso las operaciones son para números con signo por lo que hay que hacer un análisis mas detallado para determinar los algoritmos de suma y resta.

Designaremos la magnitud de dos números A y B. Cuando los números con signo se suman o restan encontramos que hay ocho condiciones diferentes para considerar, dependiendo del signo y de la operación que se realice.

Estas consideraciones se enumeran en la tabla 2.5.1, las otras columnas en la tabla muestran la operación actual a realizar con las magnitudes de los números. La ultima columna es para prevenir un cero negativo.

Operación	Suma las magnitudes	Resta las magnitudes		
		Cuando: $A > B$	$A < B$	$A = B$
$(+A) + (+B)$	$+ (A+B)$			
$(+A) + (-B)$		$+(A-B)$	$-(B-A)$	$+(A-B)$
$(-A) + (+B)$		$-(A-B)$	$+(B-A)$	$+(A-B)$
$(-A) + (-B)$	$-(A+B)$			
$(+A) - (+B)$		$+(A-B)$	$-(B-A)$	$+(A-B)$
$(+A) - (-B)$	$+ (A+B)$			
$(-A) - (+B)$	$-(A+B)$			
$(-A) - (-B)$		$-(A-B)$	$+(B-A)$	$+(A-B)$

Los algoritmos de suma y resta se derivan de la tabla 2.5.1 y pueden enunciarse como sigue.

Algoritmo de suma: Cuando los signos de A y B son idénticos se suman las magnitudes y se pone el signo de A al resultado, -- cuando los signos de A y B son diferentes se comparan las magnitudes y se resta el número menor del mayor, el signo del resultado será el mismo que el de A si $A > B$ o el complemento del signo de A si $A < B$. Si las magnitudes son iguales, se resta B de A y -- el signo del resultado es positivo.

El algoritmo para la resta es similar que el de la suma -- excepto por la conversión del signo, el procedimiento para signos idénticos en suma es el mismo que el procedimiento para signos diferentes en resta y viceversa.

Para implementar lo anterior en hardware tenemos:

Primero se definirán las variables a utilizar

As signo de A

Bs signo de B

Op operación Op=0 :suma, Op=1: resta.

N control de complemento.

Ov sobreroflujo.

Z suma Z=0: resultado=0, Z=1: resultado $\neq 0$.

Los dos signos As y Bs son comparados por una compuerta OR-exclusiva, si la salida de la compuerta es 0 los signos son idénticos; si es 1 los signos son diferentes.

Las magnitudes se suman si los signos son idénticos en la operación suma y diferentes en la operación resta.

Las magnitudes se restan si los signos son diferentes para suma o idénticos para resta.

Podemos resumirlo en la siguiente tabla:

As	Bs	As ⊕ Bs	
0	0	0	signos idénticos.
0	1	1	signos diferentes.
1	0	1	signos diferentes.
1	1	0	signos idénticos.

El signo positivo se representa con un 0 y el negativo con un 1.

AuxBn	Op	AuxBcOp = B	Signo	Operación	Complemento
0	0	0	iguales	suma	no necesita
0	1	1	"	resta	si "
1	0	1	sí.	suma	si "
1	1	0	"	resta	no "

Ya hemos controlado si se realiza una operación de suma que implica que el número B no será complementado, o una operación - de resta que indica que el número B será complementado. Para esto existen otros factores que debemos tomar en cuenta para obtener un resultado correcto, por ejemplo si el resultado es negativo habrá que sacar su complemento e indicar que es un número negativo, por lo que debemos de tener las siguientes consideraciones:

En la operación resta no debe ocurrir un sobreflujo de tal manera que si esto sucede deberá de ignorarse, ésta operación - es la que realiza el circuito no la que desea el usuario; de lo anterior obtenemos la siguiente ecuación:

Sobreflujo: $7'0v$

- Obteniremos un resultado sin necesidad de corrección cuando:
- 1.- Ser $\neq 0$, haya sobreflujo y la operación sea resta con signos diferentes o suma con signos iguales.
 - 2.- La operación sea suma y signos iguales.
 - 3.- La operación sea resta y signos diferentes.

De lo anterior se genera la señal S1, el signo será el de A

$$S1 = 7' + 0v22$$

Bajo las siguientes condiciones el resultado se complementa
y no como el signo de A.

- 1.- No hay sobreflujo y la operación es resta y signos diferentes.

Lo anterior genera la señal S2, su ecuación es:

$$S2 = \bar{O}vE$$

El circuito para obtener estos señales es el de la figura
2.5.2.




Figura 2.5.2

Para determinar el signo del resultado tenemos el circuito
de la figura 2.5.3




Figura 2.5.3

2.6 PRACTICA No. 7

OBJETIVO:

Que se comprenda porque hay que generar las señales S1 y S2 para obtener el resultado correcto de las operaciones así como el tipo de operación que deberá de realizar el circuito.

LISTA DE MATERIAL

- Proto
- Fuente de alimentación de 5V dc.
- Multímetro.
- 1 IC TTL SN 7408
- 1 IC TTL SN7404
- 1 IC TTL SN7432
- 1 IC TTL SN7486
- 3 Resistencias de 330 Ohms
- 2 Led's
- Alambres para conexión

PROCEDIMIENTOS

1.- Toma el circuito de la figura 2.6.1

2.- Completa la tabla de verdad de la figura 2.6.1





Figura 2.6.1



Entradas					Salidas				
A _n	B _n	O _n	O _v	Z	S ₀	S ₁	S ₂	Sigma	Sobreflujo
0	0	0	0	1					
0	1	0	1	1					
0	1	0	0	1					
0	1	0	1	0					
1	0	0	1	1					
1	0	0	0	1					
1	0	0	1	0					
1	1	0	0	1					
0	0	1	1	1					
0	0	1	0	1					
0	0	1	1	0					
0	1	1	0	1					
1	0	1	1	1					
1	1	1	1	1					
1	1	1	0	1					
1	1	1	1	0					

Tabla 2.6.1

PREGUNTAS

- 1.- Observe la tabla que obtuviste y explica que información nos proporciona.
- 2.- Explica para que nos sirven las señales Z, S1, S2 y Sobreflyjo.
- 3.- Realiza las siguientes operaciones para que puedan comprendidas las respuestas anteriores.
- | | | |
|-----------------|---------|--------|
| 1) $(A + B)$ | A= 0101 | B=0101 |
| 2) $(+A)+(-B)$ | A= 0101 | B=0100 |
| 3) $(-A)+(+B)$ | A= 0100 | B=0101 |
| 4) $(A - B)$ | A= 0101 | B=0100 |
| 5) $(+A)-(-B)$ | A= 0010 | B=0011 |
| 6) $(-A)-(+B)$ | A= 0110 | B=0110 |
| 7) $(-A)-(-B)$ | A= 0001 | B=0001 |
| 8) $(-A)+(-B)$ | A= 0011 | B=0010 |

RESPUESTAS

- 1.- La tabla que se obtuvo corresponde a las 8 condiciones que se presentan cuando vamos a realizar las operaciones de sum y resta con signo, generándose 16 operaciones con características diferentes. Las señales que se generan nos van a proporcionar la información necesaria para saber que operación va a realizar el circuito así como el signo del resultado.
- 2.- S -- Determina si se realiza una suma y resta.
S1-- El resultado está correcto y el signo corresponde al de As.
S2-- El resultado deberá de complementarse así como el signo de As que va a ser el del resultado.
Sobreflujo-- Cuando es 1 lo tomamos en cuenta.
Cuando es 0 no lo tomamos en cuenta.

3.-

O operación	Resultado	Señal que se genera
1	1 0000	S1
2	1 0001	Sobreflujo=0 y S1
3	1001	S2
4	0001	S1
5	0101	S1
6	1 0010	S1
7	1 0000	Sobreflujo=0
8	0100	S1

2.7 PRACTICA No. 8

OBJETIVO:

Armar el circuito aritmético completo.

Este circuito procese los datos según se determina por las señales generadas, se tendrá a la salida el resultado en código BCD.

LISTA DE MATERIAL

- Proto
- Fuente de alimentación de 5V dc.
- Multímetro.
- 1 IC TTL SN7432
- 2 IC TTL SN74157
- 1 IC TTL SN7483
- 1 IC TTL SN7404
- Práctica No. 5, 6 y 7
- 5 Resistencias de 330 Ohms.
- 5 Led's
- Alambres para conexión.

PROCEDIMIENTO

1.- Arma el circuito de la figura 2.7.1 y completa la tabla 2.7.1

Entradas					Salidas					
A ₀	A ₁	A ₂	A ₃	A ₄	B ₀	B ₁ , B ₂ , B ₃ , B ₄	Or	Sigma	R ₁ , R ₂ , R ₃ , R ₄	
0	0	1	0	1	0	0	1	0	1	0
0	0	1	0	1	1	0	1	0	0	0
1	0	0	1	0	0	0	1	0	1	0
1	0	0	1	1	1	0	0	1	0	0
0	0	0	1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	1	0	1	1
0	0	0	1	0	1	0	0	1	1	1
1	0	0	0	1	1	0	0	0	1	1

Tabla 2.7.1

CIRCUITO
ARITMETICO




FIGURA 2.7.1

C A P I T U L O III
"Circuito de Salida".

Los sistemas digitales necesitan de comunicarse con el mundo exterior es por eso que hay dispositivos de entrada y dispositivos de salida, como se mencionó en el primer capítulo los dispositivos de entrada introducen la información que el usuario proporciona para su procesamiento, mientras que los dispositivos de salida nos muestran los resultados obtenidos al procesar dicha información.

Los dispositivos de salida más comunes son un monitor, una impresora, etcétera.

Para nuestro diseño utilizaremos como dispositivo de salida tres display de cátodo común.

El circuito de salida lo podemos dividir en tres partes para su análisis.

- Circuito multiplexor.
- Circuito decodificador.
- Despliegue de información.

El circuito de salida tiene como función mostrar en los display el dígito correspondiente a la tecla que se presionó así como su respectivo signo.

También nos mostrará el resultado de la operación que realizó. El control de que es lo que está desplegando será llevado con la tecla de igual.

A continuación se explica cada uno de los circuitos que forman en conjunto el circuito de salida.

3.1 CIRCUITO MULTIPLEXOR

Los multiplexores generalmente enrutan datos desde una de varias fuentes a un destino.

Un multiplexor es un circuito lógico que acepta varias entradas de datos y permite que sólo una de ellas pase a un tiempo a la salida. El enruteamiento de la entrada deseada de datos hace que la salida esté controlada por las entradas de selección.

Para nuestro circuito vamos a ocupar de un multiplexor ya que necesitaremos de mostrar tanto los dígitos para las operaciones así como el resultado, así que un multiplexor de dos canales de cuatro bits nos sirve para lograr nuestro objetivo.

El circuito que se va a ocupar es el de la figura 3.1.1




FIG. 3.1.1

En el canal A colocamos las salidas del codificador y en el canal B el resultado de las operaciones.

Cuando la línea de selección está en 0, la información del canal A pasa a la salida del multiplexor que corresponde a los dígitos a ser procesados.

Cuando la línea de selección está en 1 vamos a tener a la salida del multiplexor el resultado de la operación que se realizó.

La línea de selección del multiplexor la vamos a controlar con la tecla del signo igual.

3.2 PRACTICA N°. 9

OBJETIVO:

Comprender el uso de multiplexores en el manejo de información.

LISTA DE MATERIAL

- Proto
- Puente de alimentación de 5V dc.
- Multímetro.
- 1 IC TTL 74157
- 4 Resistencias de 330 Ohms.
- 4 Led's
- Alambre para conexión.

PROCEDIMIENTO

1.- Arma el circuito de la figura 3.2.1

2.- Para las siguientes entradas de A y B y la línea de selección, complete la tabla 3.2.1.




Fig. 3.2.1

Entradas			Salidas							
A ₃	A ₂	A ₁	B ₃	B ₂	B ₁	Sel	O ₃	O ₂	O ₁	O ₀
0	0	0	0	1	1	1	1			
1	1	0	0	1	1	1	0			
1	0	1	0	0	1	0	0			
0	0	1	1	0	0	0	1			

Tabla 3.2.1

PREGUNTAS

1.- Que es un multiplexor?

2.- Diseñe un multiplexor con dos entradas y una linea de selección.

3.- Explica el funcionamiento del IC 74157.


4.- Menciona algunas aplicaciones de multiplexores.

RESPUESTAS

1.- Un multiplexor es un circuito combinacional que selecciona la información de una de muchas entradas para dirigirla a una o sólo líneas de salida.

2.-

Entradas			Salida
x	y	Sel	A
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	0
0	1	1	1
1	0	1	0
1	1	1	1



3.- El IC 74157 es un multiplexor de dos canales de cuatro bits tiene una línea de selección que cuando está en 0 selecciona el canal A y cuando está en 1 selecciona el canal B.

4.-

- Selección de datos.
- Enrutamiento de datos.
- Ordenamiento de operaciones.
- Generador de formas de onda.
- Generador de funciones lógicas.
- Conversión paralelo serie.


3.3 CIRCUITO DECODIFICADOR.

Un decodificador se puede considerar como dispositivo de salida, si su función es transformar la información de un código de entrada a una salida donde dicha información sea entendida por el usuario.

Un decodificador es un circuito lógico que convierte un código de entrada de n bits en M líneas de salida tales que cada línea será activada para una sola de las combinaciones de entrada.

Para nuestro diseño ocuparemos un decodificador BCD a 7 segmentos, éste se usa para tomar una entrada BCD de 4 bits y desplegar un dígito decimal.

El circuito decodificador que entramos utilizando es el siguiente:



Este circuito toma la señal de entrada de un registro de 4-bits en donde se encuentra la información que va a estar presente en el display mientras no se realice ninguna operación.

La salida del codificador va a un display de cátodo común.

PRACTICA No. 10.

OBJETIVO:

Entender el funcionamiento del decodificador como dispositivo de salida.

LISTA DE MATERIAL:

- Proto.
- Fuente de alimentación de 5V dc.
- Multímetro.
- 1 IC TTL SN74175.
- 1 IC TTL SN7448.
- 1 Display de cátodo común.
- Alambres para conexión.

PROCEDIMIENTO:

- 1.- Arma el circuito de la figura 3.4.1
- 2.- Obtén su tabla de verdad.




Fig. 3.4.1

Tabla de verdad.

Entrada				Salida Número decimal.
R	C	B	A	
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	

Tabla 1.4.1

PREGUNTAS.

1.- Por qué utilizamos el IC 7448 y no el 7447 ?


2.- Dibuja las conexiones para el IC 7447 y un display de 6 dígitos común.

3.- Qué aplicaciones tienen los decodificadores ?

PREGUNTAS:

1.- Porque el IC 7447 es un decodificador diseñado para manejar display de ánodo común, y el display que estamos usando es de catodo común.

2.-



3.- Para direccionar diferentes dispositivos en un sistema.
Como dispositivo de salida alfanumérico.

DESPLEGADO DE INFORMACION.

Para desplegar la información estamos usando 3 display uno para el dígito que estamos manejando, para esto ocupamos solamente un decodificador.

El segundo display es para desplegar el segundo dígito que siempre será uno, porque la operación que nos da el resultado más grande es la suma de $9 + 9 = 18$, por lo tanto no se ocupa de un decodificador.


Estamos utilizando la señal de sobreflujo que se explicó en el circuito anterior para manejar este display, recordemos que:
Sobreflujo = 3'0v.

Cuando el sobreflujo = 1 hay que desplegar el número 1 por lo que esta señal va a la entrada de un flip-flop para que sea desplegada al mismo tiempo que el resultado. La salida del flip-flop va conectada a los segmentos b y c del display.

El tercer display es para el signo, también tenemos una señal llamada signo que es la que nos indica el valor del signo del resultado. Hay un flip-flop que almacena el valor del signo del dígito presente que también hay que desplegarlo por lo que hay que hacer un arreglo para mostrar ya sea el signo del dígito de entrada o el del resultado.

La salida de este arreglo va al segmento g del tercer display.

Enseguida mostraremos los circuitos que van hacia los display para desplegar el número 1 y el signo.



3.6 PRACTICA No. 11

OBJETIVO:

Armar el circuito de salida, integrando las --- prácticas 9 y 10. Este circuito acepta como entrada datos en código BCD, donde serán decodificados y enviados a display.

LISTA DE MATERIALES:

- Proto.
- Fuente de alimentación de 5V dc.
- Multímetro.
- Prácticas 9 y 10.
- 1 IC TTL SN74175.
- 1 IC TTL SN7474.
- 2 Display de cátodo común.
- Alambres de conexión.

PROCEDEIMIENTO:

- 1.- Arma el circuito de salida que corresponde al de la figura -
3.6.1
- 2.- Prosigue a armar todo el circuito completo del calculador en la siguiente práctica.

ESTA TESIS NO DEBE
SALIR DE LA BIBLIOTECA

CIRCUITO DE SALIDA




FIGURA 36.1

3.7 PRACTICA N° 12

Esta práctica integra los circuitos de entrada, el aritmético y el de salida.

El circuito de entrada nos proporciona la información codificada para ser procesada por la sección aritmética que nos va a entregar los resultados obtenidos, ésta información todavía está en código BCD.

El diagrama eléctrico se muestra en la figura 3.7.1

OBJETIVO:

Armar el calculador y realizar las operaciones de suma y resta de números con signo.

LISTA DE MATERIALES:

- Multímetro.
- Fuente de alimentación de 5V dc.
- Alambres de conexión.

PROCEDIMIENTO:

- 1.- De acuerdo a la figura 3.7.2 realice las conexiones que se indican.
- 2.- Efectuar las siguientes operaciones y anote el resultado.

Valor de A	Valor de B	Operación	Resultado
5	4	Suma	
-5	6	Suma	
8	-2	Suma	
-7	-3	Suma	
4	9	Resta	
1	1	Resta	
3	2	Resta	
-3	-5	Resta	

DIAGRAMA
ELECTRICO




FIGURA 3.7.1

C1 74147
 C2, C3, C1 74175
 C4, C6, C7, C8 7483
 C5, C9, C10 74157
 C12 7448

DIAGRAMA DE BLOQUES DEL CALCULADOR.




FIGURA 3.7.2

CONCLUSIONES:

Al realizar este tesis se ha logrado ampliar tanto los conocimientos así como el criterio para diseñar.

Al conocer más a fondo un tema de como resulta el querer-saber más, contestando un sin número de interrogantes que surgen al ir realizando los diferentes objetivos propuestos. Es altamente gratificante comprobar con la práctica algo que se conocía en teoría logrando así conocimientos más firmes y completos. Aún la sencillez o la complejidad de un proyecto da la ver el interés por lograr una finalidad.

Por medio de éstas prácticas que están enfocadas a que el alumno tenga conocimiento de cada dispositivo utilizado para diseñar cualquier sistema por más sencillo que sea, como lo fué el calculador que se armó, ya que son fundamentales éstos conocimientos para iniciarse en el campo del diseño de sistemas digitales.

Se espera haber cumplido el principal objetivo de éste tema de integrar la parte teórica y práctica en el laboratorio, así como de despertar el interés por éste campo del diseño que cada día cobra más importancia.

Lo anterior también tiene como resultado una fuerte motivación y estímulo para quien lo realiza a continuar preparándose en estudios superiores.

A P E N D I C E

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

QUADRUPLE 3-INPUT POSITIVE-NAND GATES 00 Device Type: 7400 See page 6-2 QUADRUPLE 3-INPUT POSITIVE-NAND GATES WITH OPEN-COLLECTOR OUTPUTS 01 Device Type: 7401 See page 6-2 QUADRUPLE 3-INPUT POSITIVE-NOR GATES 02 Device Type: 7402 See page 6-2	 7400 7401 7402	 7400 7401 7402
	 7400 7401 7402	 7400 7401 7402
	 7400 7401 7402	 7400 7401 7402
	 7400 7401 7402	 7400 7401 7402

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEWS)

HEF BUFFER/DRIVERS WITH OPEN COLLECTOR HIGH VOLTAGE OUTPUTS		
07		
Inverters Input TTL		
See page 6-24		LS140712-NI SN740712-NI
QUADRUPLE 2 INPUT POSITIVE AND GATES		
08		
Inverters Input TTL		
See page 6-10		LS140812-NI SN740812-NI LS140812-NI SN740812-NI LS140812-NI SN740812-NI
QUADRUPLE 2 INPUT POSITIVE AND GATES, WITH OPEN COLLECTOR OUTPUTS		
09		
Inverters Input TTL		
See page 6-12		LS140912-NI SN740912-NI LS140912-NI SN740912-NI LS140912-NI SN740912-NI
TRIPLE 2 INPUT POSITIVE AND GATES		
10		
Inverters Input TTL		
See page 6-2		LS141012-NI SN741012-NI SN141012-NI SN741012-NI LS141012-NI SN741012-NI LS141012-NI SN741012-NI

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEW)

BCD TO 8421 BCD ALIGNMENT DECODES BY DRIVERS

46 АСТРИЛОР СЕРВІСНО-ДЕМОНСТРАЦІЙНА

47 <http://www.iomega.com/zip1000.htm#SPEC>

卷之三

అంగులి
ప్రాణి

SH7446A 12 MHz SH7446A 12 MHz
SH74L4212 SH74L4212 SH74L4212 SH74L4212
SH744624A 12 MHz SH744624A 12 MHz
SH74L4212D SH74L4212D SH74L4212D SH74L4212D
SH74L843 12 MHz SH74L843 12 MHz

www.TrailblazerGym.com

48

SEARCHED **INDEXED**

PER 10 M-1 MEMPHIS ST. LOUIS, MO.

10 [View All](#)

Figure 1

555449-197
555449-198

5520134327 3210401

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEW)

AN-DGATED JK MASTER-SLAVE FLIP-FLOPS WITH PRESET AND CLEAR


72

FUNCTION TABLE

INPUTS			OUTPUTS	
PRESET	CLEAR	CLOCK	A	D
L	H	L	L	H
H	L	L	L	L
L	L	L	H	L
H	H	L	L	QD
L	H	H	H	L
H	L	H	L	TOGGLE
L	L	H	H	H

See page 6-46, 6-50, 6-54 and 6-63

See page 6-46, 6-50, 6-54 and 6-63



SN54172 (N) SN54173 (N)
SN54172 (P) SN54173 (P)
SN54172 (T) SN54173 (T)

NC = Not Used Connection

DUAL JK FLIP-FLOP WITH CLEAR

73

72, 74, 173 FUNCTION TABLE

INPUTS			OUTPUTS	
CLEAR	CLOCK	J	A	D
L	L	L	L	H
H	L	L	QD	QD
H	H	L	N	L
L	L	H	L	L
H	H	H	TOGGLE	Q1

See page 6-46, 6-50, 6-54 and 6-63

173 FUNCTION TABLE

INPUTS			OUTPUTS	
CLEAR	CLOCK	J	A	D
L	L	L	L	H
H	L	L	QD	QD
H	H	L	N	L
L	L	H	L	L
H	H	H	TOGGLE	Q1

SN54173 (J, H) SN54173 (L, N)
SN54173 (J, L) SN54173 (L, H)
SN54173 (J, T) SN54173 (L, T)
SN54173 (J, H) SN54173 (L, H)


CLAS-D TYPE POSITIVE EDGE TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

74

FUNCTION TABLE

INPUTS			OUTPUTS	
PRESET	CLEAR	CLOCK	A	D
L	H	L	L	H
H	L	L	L	L
L	L	L	H	L
H	T	L	H	L
L	T	H	L	L
H	H	H	TOGGLE	Q1

See page 6-46, 6-50, 6-54 and 6-63





SN54174 (J, H) SN54174 (L, N)
SN54174 (J, L) SN54174 (L, H)
SN54174 (J, T) SN54174 (L, T)
SN54174 (J, H) SN54174 (L, H)
SN54175 (J, H) SN54175 (L, H)

54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS

PIN ASSIGNMENTS (TOP VIEW)

2017 RELEASE UNDER E.O. 14176




85



Page 14

PRIMERAS LECTURAS READING PASSAGES




१६ - २००५



1993-1994 13 901
1994-1995 13 901
1995-1996 13 901

Digitized by srujanika@gmail.com

INPUT	OUTPUT
1	1
2	2
3	3
4	4
5	5



Page 143



Digitized by srujanika@gmail.com

• 24 •

• 997 •, 12 SEPTEMBER 2000, 1649-1655

33

EQUATION TABLE	
INPUTS	OUTPUTS
0, 0	0, 0
0, 1	0, 1
1, 0	1, 0
1, 1	1, 1



BRUNSWICK 14-991 1967-1970
S. C. B. & R. M. T. - 1970


卷八

TYPES SN5446A, '37A, '48, '49, SN54L46, '147, SN54LS47, 'LS48, 'LS49,
SN7446A, '47A, '48, SN74L46, '147, SN74LS47, 'LS48, 'LS49
BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS

What's Happening

The 48A (48A-147A, 547) feature polarization displays designed for driving common-anode VLE LEDs or common-cathode VLEDS. All four circuits except 49 and 548 have full-frequency operating characteristics and a single test input. The 48 and 548 circuits incorporate a direct bleaching feature. Segments, identification and resolution displays are shown under ESD. Letters for RCD input levels above 3 are unique symbols to authenticate model components.

The T-45A, T-45C, AR-140, 142, 154T, and 155D aircraft were manufactured using end-of-line training equipment during January and February 1993 at the Boeing plant in St. Louis, Missouri. The T-45A, T-45C, AR-140, 142, 154T, and 155D contain an average of 12,000 flight hours which can be used to complete the initial flight training. By purchase or lease, the customer will obtain the required aircraft and personnel to conduct flight training.



2-REGULAR HOMOGENEOUS AND HETEROGENEOUS POLYMERS

RECEIVED
DEPARTMENT OF

100-110-100-100-100-100

DECIMALS	INPUTS				ALIAS	OUTPUTS				NOTE
	CR	FUNCTION	LT	RT		U	V	W	X	
1										
2										
3										
4										
5										
6										
7										
8										
9										
10										
11										
12										
13										
14										
15										
16										
17										
18										
19										
20										
21										
22										
23										
24										
25										
26										
27										
28										
29										
30										
31										
32										
33										
34										
35										
36										
37										
38										
39										
40										
41										
42										
43										
44										
45										
46										
47										
48										
49										
50										
51										
52										
53										
54										
55										
56										
57										
58										
59										
60										
61										
62										
63										
64										
65										
66										
67										
68										
69										
70										
71										
72										
73										
74										
75										
76										
77										
78										
79										
80										
81										
82										
83										
84										
85										
86										
87										
88										
89										
90										
91										
92										
93										
94										
95										
96										
97										
98										
99										
100										
101										
102										
103										
104										
105										
106										
107										
108										
109										
110										
111										
112										
113										
114										
115										
116										
117										
118										
119										
120										
121										
122										
123										
124										
125										
126										
127										
128										
129										
130										
131										
132										
133										
134										
135										
136										
137										
138										
139										
140										
141										
142										
143										
144										
145										
146										
147										
148										
149										
150										
151										
152										
153										
154										
155										
156										
157										
158										
159										
160										
161										
162										
163										
164										
165										
166										
167										
168										
169										
170										
171										
172										
173										
174										
175										
176										
177										
178										
179										
180										
181										
182										
183										
184										
185										
186										
187										
188										
189										
190										
191										
192										
193										
194										
195										
196										
197										
198										
199										
200										
201										
202										
203										
204										
205										
206										
207										
208										
209										
210										
211										
212										
213										
214										
215										
216										
217										
218										
219										
220										
221										
222										
223										
224										
225										
226										
227										
228										
229										
230										

第七章 第二節 機械能的守恒和動量

2008-2009-2010-2011-2012-2013-2014-2015-2016-2017-2018-2019-2020-2021-2022-2023

**TYPES SN5446A, '47A, '48, '49, SN54146, '47, SN54LS47, 'LS48, 'LS49,
SN7446A, '47A, '48, SN74146, '47, SN74LS47, 'LS48, 'LS49
BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS**

49 LS49
FUNCTION TABLE

DECIMAL OR FUNCTION	D	I₁	I₂	I₃	I₄	I₅	I₆	I₇	I₈	I₉	I₁₀	I₁₁	I₁₂	I₁₃	I₁₄	I₁₅	I₁₆	I₁₇	I₁₈	I₁₉	I₂₀	I₂₁	I₂₂	I₂₃	I₂₄	I₂₅	I₂₆	I₂₇	I₂₈	I₂₉	I₃₀	I₃₁	I₃₂	I₃₃	I₃₄	I₃₅	I₃₆	I₃₇	I₃₈	I₃₉	I₄₀	I₄₁	I₄₂	I₄₃	I₄₄	I₄₅	I₄₆	I₄₇	I₄₈	I₄₉	I₅₀	I₅₁	I₅₂	I₅₃	I₅₄	I₅₅	I₅₆	I₅₇	I₅₈	I₅₉	I₆₀	I₆₁	I₆₂	I₆₃	I₆₄	I₆₅	I₆₆	I₆₇	I₆₈	I₆₉	I₇₀	I₇₁	I₇₂	I₇₃	I₇₄	I₇₅	I₇₆	I₇₇	I₇₈	I₇₉	I₈₀	I₈₁	I₈₂	I₈₃	I₈₄	I₈₅	I₈₆	I₈₇	I₈₈	I₈₉	I₉₀	I₉₁	I₉₂	I₉₃	I₉₄	I₉₅	I₉₆	I₉₇	I₉₈	I₉₉	I₁₀₀	I₁₀₁	I₁₀₂	I₁₀₃	I₁₀₄	I₁₀₅	I₁₀₆	I₁₀₇	I₁₀₈	I₁₀₉	I₁₁₀	I₁₁₁	I₁₁₂	I₁₁₃	I₁₁₄	I₁₁₅	I₁₁₆	I₁₁₇	I₁₁₈	I₁₁₉	I₁₂₀	I₁₂₁	I₁₂₂	I₁₂₃	I₁₂₄	I₁₂₅	I₁₂₆	I₁₂₇	I₁₂₈	I₁₂₉	I₁₃₀	I₁₃₁	I₁₃₂	I₁₃₃	I₁₃₄	I₁₃₅	I₁₃₆	I₁₃₇	I₁₃₈	I₁₃₉	I₁₄₀	I₁₄₁	I₁₄₂	I₁₄₃	I₁₄₄	I₁₄₅	I₁₄₆	I₁₄₇	I₁₄₈	I₁₄₉	I₁₅₀	I₁₅₁	I₁₅₂	I₁₅₃	I₁₅₄	I₁₅₅	I₁₅₆	I₁₅₇	I₁₅₈	I₁₅₉	I₁₆₀	I₁₆₁	I₁₆₂	I₁₆₃	I₁₆₄	I₁₆₅	I₁₆₆	I₁₆₇	I₁₆₈	I₁₆₉	I₁₇₀	I₁₇₁	I₁₇₂	I₁₇₃	I₁₇₄	I₁₇₅	I₁₇₆	I₁₇₇	I₁₇₈	I₁₇₉	I₁₈₀	I₁₈₁	I₁₈₂	I₁₈₃	I₁₈₄	I₁₈₅	I₁₈₆	I₁₈₇	I₁₈₈	I₁₈₉	I₁₉₀	I₁₉₁	I₁₉₂	I₁₉₃	I₁₉₄	I₁₉₅	I₁₉₆	I₁₉₇	I₁₉₈	I₁₉₉	I₂₀₀	I₂₀₁	I₂₀₂	I₂₀₃	I₂₀₄	I₂₀₅	I₂₀₆	I₂₀₇	I₂₀₈	I₂₀₉	I₂₁₀	I₂₁₁	I₂₁₂	I₂₁₃	I₂₁₄	I₂₁₅	I₂₁₆	I₂₁₇	I₂₁₈	I₂₁₉	I₂₂₀	I₂₂₁	I₂₂₂	I₂₂₃	I₂₂₄	I₂₂₅	I₂₂₆	I₂₂₇	I₂₂₈	I₂₂₉	I₂₃₀	I₂₃₁	I₂₃₂	I₂₃₃	I₂₃₄	I₂₃₅	I₂₃₆	I₂₃₇	I₂₃₈	I₂₃₉	I₂₄₀	I₂₄₁	I₂₄₂	I₂₄₃	I₂₄₄	I₂₄₅	I₂₄₆	I₂₄₇	I₂₄₈	I₂₄₉	I₂₅₀	I₂₅₁	I₂₅₂	I₂₅₃	I₂₅₄	I₂₅₅	I₂₅₆	I₂₅₇	I₂₅₈	I₂₅₉	I₂₆₀	I₂₆₁	I₂₆₂	I₂₆₃	I₂₆₄	I₂₆₅	I₂₆₆	I₂₆₇	I₂₆₈	I₂₆₉	I₂₇₀	I₂₇₁	I₂₇₂	I₂₇₃	I₂₇₄	I₂₇₅	I₂₇₆	I₂₇₇	I₂₇₈	I₂₇₉	I₂₈₀	I₂₈₁	I₂₈₂	I₂₈₃	I₂₈₄	I₂₈₅	I₂₈₆	I₂₈₇	I₂₈₈	I₂₈₉	I₂₉₀	I₂₉₁	I₂₉₂	I₂₉₃	I₂₉₄	I₂₉₅	I₂₉₆	I₂₉₇	I₂₉₈	I₂₉₉	I₃₀₀	I₃₀₁	I₃₀₂	I₃₀₃	I₃₀₄	I₃₀₅	I₃₀₆	I₃₀₇	I₃₀₈	I₃₀₉	I₃₁₀	I₃₁₁	I₃₁₂	I₃₁₃	I₃₁₄	I₃₁₅	I₃₁₆	I₃₁₇	I₃₁₈	I₃₁₉	I₃₂₀	I₃₂₁	I₃₂₂	I₃₂₃	I₃₂₄	I₃₂₅	I₃₂₆	I₃₂₇	I₃₂₈	I₃₂₉	I₃₃₀	I₃₃₁	I₃₃₂	I₃₃₃	I₃₃₄	I₃₃₅	I₃₃₆	I₃₃₇	I₃₃₈	I₃₃₉	I₃₄₀	I₃₄₁	I₃₄₂	I₃₄₃	I₃₄₄	I₃₄₅	I₃₄₆	I₃₄₇	I₃₄₈	I₃₄₉	I₃₅₀	I₃₅₁	I₃₅₂	I₃₅₃	I₃₅₄	I₃₅₅	I₃₅₆	I₃₅₇	I₃₅₈	I₃₅₉	I₃₆₀	I₃₆₁	I₃₆₂	I₃₆₃	I₃₆₄	I₃₆₅	I₃₆₆	I₃₆₇	I₃₆₈	I₃₆₉	I₃₇₀	I₃₇₁	I₃₇₂	I₃₇₃	I₃₇₄	I₃₇₅	I₃₇₆	I₃₇₇	I₃₇₈	I₃₇₉	I₃₈₀	I₃₈₁	I₃₈₂	I₃₈₃	I₃₈₄	I₃₈₅	I₃₈₆	I₃₈₇	I₃₈₈	I₃₈₉	I₃₉₀	I₃₉₁	I₃₉₂	I₃₉₃	I₃₉₄	I₃₉₅	I₃₉₆	I₃₉₇	I₃₉₈	I₃₉₉	I₄₀₀	I₄₀₁	I₄₀₂	I₄₀₃	I₄₀₄	I₄₀₅	I₄₀₆	I₄₀₇	I₄₀₈	I₄₀₉	I₄₁₀	I₄₁₁	I₄₁₂	I₄₁₃	I₄₁₄	I₄₁₅	I₄₁₆	I₄₁₇	I₄₁₈	I₄₁₉	I₄₂₀	I₄₂₁	I₄₂₂	I₄₂₃	I₄₂₄	I₄₂₅	I₄₂₆	I₄₂₇	I₄₂₈	I₄₂₉	I₄₃₀	I₄₃₁	I₄₃₂	I₄₃₃	I₄₃₄	I₄₃₅	I₄₃₆	I₄₃₇	I₄₃₈	I₄₃₉	I₄₄₀	I₄₄₁	I₄₄₂	I₄₄₃	I₄₄₄	I₄₄₅	I₄₄₆	I₄₄₇	I₄₄₈	I₄₄₉	I₄₅₀	I₄₅₁	I₄₅₂	I₄₅₃	I₄₅₄	I₄₅₅	I₄₅₆	I₄₅₇	I₄₅₈	I₄₅₉	I₄₆₀	I₄₆₁	I₄₆₂	I₄₆₃	I₄₆₄	I₄₆₅	I₄₆₆	I₄₆₇	I₄₆₈	I₄₆₉	I₄₇₀	I₄₇₁	I₄₇₂	I₄₇₃	I₄₇₄	I₄₇₅	I₄₇₆	I₄₇₇	I₄₇₈	I₄₇₉	I₄₈₀	I₄₈₁	I₄₈₂	I₄₈₃	I₄₈₄	I₄₈₅	I₄₈₆	I₄₈₇	I₄₈₈	I₄₈₉	I₄₉₀	I₄₉₁	I₄₉₂	I₄₉₃	I₄₉₄	I₄₉₅	I₄₉₆	I₄₉₇	I₄₉₈	I₄₉₉	I₅₀₀	I₅₀₁	I₅₀₂	I₅₀₃	I₅₀₄	I₅₀₅	I₅₀₆	I₅₀₇	I₅₀₈	I₅₀₉	I₅₁₀	I₅₁₁	I₅₁₂	I₅₁₃	I₅₁₄	I₅₁₅	I₅₁₆	I₅₁₇	I₅₁₈	I₅₁₉	I₅₂₀	I₅₂₁	I₅₂₂	I₅₂₃	I₅₂₄	I₅₂₅	I₅₂₆	I₅₂₇	I₅₂₈	I₅₂₉	I₅₃₀	I₅₃₁	I₅₃₂	I₅₃₃	I₅₃₄	I₅₃₅	I₅₃₆	I₅₃₇	I₅₃₈	I₅₃₉	I₅₄₀	I₅₄₁	I₅₄₂	I₅₄₃	I₅₄₄	I₅₄₅	I₅₄₆	I₅₄₇	I₅₄₈	I₅₄₉	I₅₅₀	I₅₅₁	I₅₅₂	I₅₅₃	I₅₅₄	I₅₅₅	I₅₅₆	I₅₅₇	I₅₅₈	I₅₅₉	I₅₆₀	I₅₆₁	I₅₆₂	I₅₆₃	I₅₆₄	I₅₆₅	I₅₆₆	I₅₆₇	I₅₆₈	I₅₆₉	I₅₇₀	I₅₇₁	I₅₇₂	I₅₇₃	I₅₇₄	I₅₇₅	I₅₇₆	I₅₇₇	I₅₇₈	I₅₇₉	I₅₈₀	I₅₈₁	I₅₈₂	I₅₈₃	I₅₈₄	I₅₈₅	I₅₈₆	I₅₈₇	I₅₈₈	I₅₈₉	I₅₉₀	I₅₉₁	I₅₉₂	I₅₉₃	I₅₉₄	I₅₉₅	I₅₉₆	I₅₉₇	I₅₉₈	I₅₉₉	I₆₀₀	I₆₀₁	I₆₀₂	I₆₀₃	I₆₀₄	I₆₀₅	I₆₀₆	I₆₀₇	I₆₀₈	I₆₀₉	I₆₁₀	I₆₁₁	I₆₁₂	I₆₁₃	I₆₁₄	I₆₁₅	I₆₁₆	I₆₁₇	I₆₁₈	I₆₁₉	I₆₂₀	I₆₂₁	I₆₂₂	I₆₂₃	I₆₂₄	I₆₂₅	I₆₂₆	I₆₂₇	I₆₂₈	I₆₂₉	I₆₃₀	I₆₃₁	I₆₃₂	I₆₃₃	I₆₃₄	I₆₃₅	I₆₃₆	I₆₃₇	I₆₃₈	I₆₃₉	I₆₄₀	I₆₄₁	I₆₄₂	I₆₄₃	I₆₄₄	I₆₄₅	I₆₄₆	I₆₄₇	I₆₄₈	I₆₄₉	I₆₅₀	I₆₅₁	I₆₅₂	I₆₅₃	I₆₅₄	I₆₅₅	I₆₅₆	I₆₅₇	I₆₅₈	I₆₅₉	I₆₆₀	I₆₆₁	I₆₆₂	I₆₆₃	I₆₆₄	I₆₆₅	I₆₆₆	I₆₆₇	I₆₆₈	I₆₆₉	I₆₇₀	I₆₇₁	I₆₇₂	I₆₇₃	I₆₇₄	I₆₇₅	I₆₇₆	I₆₇₇	I₆₇₈	I₆₇₉	I₆₈₀	I₆₈₁	I₆₈₂	I₆₈₃	I₆₈₄	I₆₈₅	I₆₈₆	I₆₈₇	I₆₈₈	I₆₈₉	I₆₉₀	I₆₉₁	I₆₉₂	I₆₉₃	I₆₉₄	I₆₉₅	I₆₉₆	I₆₉₇	I₆₉₈	I₆₉₉	I₇₀₀	I₇₀₁	I₇₀₂	I₇₀₃	I₇₀₄	I₇₀₅	I₇₀₆	I₇₀₇	I₇₀₈	I₇₀₉	I₇₁₀	I₇₁₁	I₇₁₂	I₇₁₃	I₇₁₄	I₇₁₅	I₇₁₆	I₇₁₇	I₇₁₈	I₇₁₉	I₇₂₀	I₇₂₁	I₇₂₂	I₇₂₃	I₇₂₄	I₇₂₅	I₇₂₆	I₇₂₇	I₇₂₈	I₇₂₉	I₇₃₀	I₇₃₁	I₇₃₂	I₇₃₃	I₇₃₄	I₇₃₅	I₇₃₆	I₇₃₇	I₇₃₈	I₇₃₉	I₇₄₀	I₇₄₁	I₇₄₂	I₇₄₃	I₇₄₄	I₇₄₅	I₇₄₆	I₇₄₇	I₇₄₈	I₇₄₉	I₇₅₀	I₇₅₁	I₇₅₂	I₇₅₃	I₇₅₄	I₇₅₅	I₇₅₆	I₇₅₇	I₇₅₈	I₇₅₉	I₇₆₀	I₇₆₁	I₇₆₂	I₇₆₃	I₇₆₄	I₇₆₅	I₇₆₆	I₇₆₇	I₇₆₈	I₇₆₉	I₇₇₀	I₇₇₁	I₇₇₂	I₇₇₃	I₇₇₄	I₇₇₅	I₇₇₆	I₇₇₇	I₇₇₈	I₇₇₉	I₇₈₀	I₇₈₁	I₇₈₂	I₇₈₃	I₇₈₄	I₇₈₅	I₇₈₆	I₇₈₇	I₇₈₈	I₇₈₉	I₇₉₀	I₇₉₁	I₇₉₂	I₇₉₃	I₇₉₄	I₇₉₅	I₇₉₆	I₇₉₇	I₇₉₈	I₇₉₉	I₈₀₀	I₈₀₁	I₈₀₂	I₈₀₃	I₈₀₄	I₈₀₅	I₈₀₆	I₈₀₇	I₈₀₈	I₈₀₉	I₈₁₀	I₈₁₁	I₈₁₂	I₈₁₃	I₈₁₄	I₈₁₅	I₈₁₆	I₈₁₇	I₈₁₈	I₈₁₉	I₈₂₀	I₈₂₁	I₈₂₂	I₈₂₃	I₈₂₄	I₈₂₅	I₈₂₆	I₈₂₇	I₈₂₈	I₈₂₉	I₈₃₀	I₈₃₁	I₈₃₂	I₈₃₃	I₈₃₄	I₈₃₅	I₈₃₆	I₈₃₇	I₈₃₈	I₈₃₉	I₈₄₀	I₈₄₁	I₈₄₂	I₈₄₃	I₈₄₄	I₈₄₅	I₈₄₆	I₈₄₇	I₈₄₈	I₈₄₉	I₈₅₀	I₈₅₁	I₈₅₂	I₈₅₃	I₈₅₄	I₈₅₅	I₈₅₆	I₈₅₇	I₈₅₈	I₈₅₉	I₈₆₀	I₈₆₁	I₈₆₂	I₈₆₃	I₈₆₄	I₈₆₅	I₈₆₆	I₈₆₇	I₈₆₈	I₈₆₉	I₈₇₀	I₈₇₁	I₈₇₂	I₈₇₃	I₈₇₄	I₈₇₅	I₈₇₆	I₈₇₇	I₈₇₈	I₈₇₉	I₈₈₀	I₈₈₁	I₈₈₂	I₈₈₃	I₈₈₄	I₈₈₅	I₈₈₆	I₈₈₇	I₈₈₈	I₈₈₉	I₈₉₀	I₈₉₁	I₈₉₂	I₈₉₃	I₈₉₄	I₈₉₅	I₈₉₆	I₈₉₇	I₈₉₈	I₈₉₉	I₉₀₀	I₉₀₁	I₉₀₂	I₉₀₃	I₉₀₄	I₉₀₅	I₉₀₆	I₉₀₇	I₉₀₈	I₉₀₉	I₉₁₀	I₉₁₁	I₉₁₂	I₉₁₃	I₉₁₄	I₉₁₅	I₉₁₆	I₉₁₇	I₉₁₈	I₉₁₉	I₉₂₀	I₉₂₁	I₉₂₂	I₉₂₃	I₉₂₄	I₉₂₅	I₉₂₆	I₉₂₇	I₉₂₈	I₉₂₉	I₉₃₀	I₉₃₁	I₉₃₂	I₉₃₃	I₉₃₄	I₉₃₅	I₉₃₆	I₉₃₇	I₉₃₈	I₉₃₉	I₉₄₀	I₉₄₁	I₉₄₂

三
M51

TYPES SN5483A, SN54LS83A, SN7483A, SN74LS83A 4-BIT BINARY FULL ADDERS WITH FAST CARRY

- Full-Carry Logic: Ahead across the Four Bits
 - Systems Achieve Partial Logic-Ahead Performance with the Economy of Ripple Carry
 - S4542B3/S4542B3/S474L52B3/S474L52B3 Are Recommended for New Designs as They Feature Supply Voltage and Ground on Corner Pins to Simplify Board Layout

TYPE	TYPICAL ADD TIME*		TYPICAL POWER
	TWO WORDS	TY. O.	
DRR	21μs	43μs	210 mW

RECENT AND

This improved late starts system is the addition of two 4-bit binary numbers. The given 12 digits are rounded for each bit and the resultant carry (C4) is obtained from the fourth bit. These index feature full interlocking mechanism. Figure 10 generates the carry term in ten microseconds typically. This provides the system advantage with detailed logic. High performance at the input and the reduced average count of 12 microsecond clock duration.

The *ad hoc* logic, including the *Carry*, is user-created and has true local meaning, that the end-stage *Carry* can be accomplished without the need for the *Carry* *Memory*.

Designed for medium speed applications, the 4000 series features the same rugged design that is competitive with most general purpose gear units and offers an alternative to conventional designs.

Series 5A and 5AC5 are characterized by operation over the full industrial temperature range of -55°C to 125°C, available at 74 and 7415 pascals. The thermal drift temperature limit is 25 to 75°C.

absolute maximum values exist because there are no gaps in the range of numbers between 0 and infinity.

Journal of Management Education 33(1)

جعفری، فاطمه

Digitized by Google


• 1583 •

Intermediate Summary Table 21

Operating Note for Lungs, Liver and Spleen

Storage temperature range: -20°C to +50°C

2. The 1995 budget for the state of California is \$112 billion. The state's budget deficit is \$12 billion.



1974. The species included in the 1972, 1973 and 1974 collections are summarized in Table 1. The number of species per collection is 10, 13 and 16 respectively. The number of species per sample is 1.0, 1.0 and 1.0 respectively.


**TTL TYPES SN54147, SN54148, SN54LS147, SN54LS148,
SN74147, SN74148 (TLM9907), SN74LS147, SN74LS148
MSI 10-LINE-TO-4-LINE AND 8-LINE-TO-3-LINE PRIORITY ENCODERS**

'147, 'LS147


- Encodes 10 Line Decimal to 4-Line BCD
- Applications Include:
 - Keyboard Encoding
 - Range Selection
- '148, 'LS148
- Encodes 8 Data Lines to 3 Line Binary (Octal)
- Applications Include:
 - N Bit Encoding
 - Code Converters and Generators

TYPE	TYPICAL DATA	TYPICAL POWER
'147	10	.25 mA
'148	8	.25 mA
SN54147	10	.16 mA
SN54LS147	10	.01 mA

SN54147 SIMULATOR 14V PACKAGE
SN74147 SIMULATOR 15V PACKAGE
TOP VIEW



SN54148 SIMULATOR 14V PACKAGE
SN74148 SIMULATOR 15V PACKAGE
TOP VIEW



description

The TTL encoders feature priority decoding capability. The 10-line-to-4-line decoder has four inputs, labeled A1-A10, and one output, Y1-Y4. The 8-line-to-3-line decoder has eight inputs, labeled A1-A8, and three outputs, Y1-Y3. The most significant bit (MSB) of each 10-bit or 8-bit input is compared against all other bits. When the most significant bit is present, it is decoded into a priority code. The SN54147 and SN54LS147 encode 10 decimal digits into 4 BCD digits. The SN54148 and SN74148 encode 8 binary digits into 3 binary digits. The 10-line-to-4-line decoder provides a true decimal output. The 8-line-to-3-line decoder provides a true octal output. Both encoders have an enable input, labeled EN, which is active low. The SN54147 and SN54LS147 require a minimum of 12VDC supply voltage. The SN74147 and SN74148 require a minimum of 15VDC supply voltage.

TTL 'LS147 FUNCTION TABLE									
INPUTS		OUTPUTS							
1	0	Y1	0	Y2	0	Y3	0	Y4	0
1	1	Y1	0	Y2	0	Y3	0	Y4	1
2	0	Y1	0	Y2	0	Y3	0	Y4	0
2	1	Y1	0	Y2	0	Y3	0	Y4	1
3	0	Y1	0	Y2	0	Y3	0	Y4	0
3	1	Y1	0	Y2	0	Y3	0	Y4	1
4	0	Y1	0	Y2	0	Y3	0	Y4	0
4	1	Y1	0	Y2	0	Y3	0	Y4	1
5	0	Y1	0	Y2	0	Y3	0	Y4	0
5	1	Y1	0	Y2	0	Y3	0	Y4	1
6	0	Y1	0	Y2	0	Y3	0	Y4	0
6	1	Y1	0	Y2	0	Y3	0	Y4	1
7	0	Y1	0	Y2	0	Y3	0	Y4	0
7	1	Y1	0	Y2	0	Y3	0	Y4	1
8	0	Y1	0	Y2	0	Y3	0	Y4	0
8	1	Y1	0	Y2	0	Y3	0	Y4	1
9	0	Y1	0	Y2	0	Y3	0	Y4	0
9	1	Y1	0	Y2	0	Y3	0	Y4	1
10	0	Y1	0	Y2	0	Y3	0	Y4	0
10	1	Y1	0	Y2	0	Y3	0	Y4	1

TTL 'LS148 FUNCTION TABLE									
INPUTS		OUTPUTS							
1	0	Y1	0	Y2	0	Y3	0	Y4	0
1	1	Y1	0	Y2	0	Y3	0	Y4	1
2	0	Y1	0	Y2	0	Y3	0	Y4	0
2	1	Y1	0	Y2	0	Y3	0	Y4	1
3	0	Y1	0	Y2	0	Y3	0	Y4	0
3	1	Y1	0	Y2	0	Y3	0	Y4	1
4	0	Y1	0	Y2	0	Y3	0	Y4	0
4	1	Y1	0	Y2	0	Y3	0	Y4	1
5	0	Y1	0	Y2	0	Y3	0	Y4	0
5	1	Y1	0	Y2	0	Y3	0	Y4	1
6	0	Y1	0	Y2	0	Y3	0	Y4	0
6	1	Y1	0	Y2	0	Y3	0	Y4	1
7	0	Y1	0	Y2	0	Y3	0	Y4	0
7	1	Y1	0	Y2	0	Y3	0	Y4	1
8	0	Y1	0	Y2	0	Y3	0	Y4	0
8	1	Y1	0	Y2	0	Y3	0	Y4	1
9	0	Y1	0	Y2	0	Y3	0	Y4	0
9	1	Y1	0	Y2	0	Y3	0	Y4	1
10	0	Y1	0	Y2	0	Y3	0	Y4	0
10	1	Y1	0	Y2	0	Y3	0	Y4	1

10-Bit Input Bus 8-Bit Input Bus 3-Bit Output Bus

**TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,
SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175**
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

'174, 'LS174, 'S174 . . . HEX D-TYPE FLIP-FLOPS
'175, 'LS175, 'S175 . . . QUADRUPLE D-TYPE FLIP-FLOPS

- '174, 'LS174, 'S174 Contain Six Flip Flops with Single Rail Outputs
- '175, 'LS175, 'S175 Contain Four Flip Flops with Double Rail Outputs
- Three Performance Ranges Offered - See Table Lower Right
- Buffered Clock and Direct Clear Inputs
- Individual Data Input to Each Flip Flop
- Applications include
 - Buffer/Storage Registers
 - Shift Registers
 - Pattern Generators

DESCRIPTION

These devices are positive edge-triggered flip-flops utilizing TTL circuitry to implement D-type flip-flop logic. All have a direct clear input, and the '175, 'LS175, and 'S175 feature complementary outputs from each flip flop.

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the polarizing edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the last set up pulse. When the clock input is at either the high or low level, the D input signal is reflected at the output.


These circuits are fully compatible for use with most TTL or DTL circuits.

FUNCTION TABLE


INPUTS		OUTPUTS	
CLEAR	CLOCK	D	Q
L	L	L	H
H	L	H	L
H	L	L	H
L	L	X	Q ₁ , Q ₂

- Positive edge-triggered
- Individual data input
- Individual clear
- Buffering of clock and clear
- Low power consumption
- Standard TTL, LS, and S packages
- Output driver for standard TTL
- Output driver for LS and S

SN54174 SN54175 SN54S174 SN54S175
SN74174 SN74175 SN74S174 SN74S175
TOP VIEW



SN54174 SN54175 SN54S174 SN54S175
SN74174 SN74175 SN74S174 SN74S175
TOP VIEW



7

TYPE	TYPICAL MAXIMUM CLOCK FREQUENCY	TYPICAL POWER DISSIPATION PER FLIP-FLOP	TYPICAL PERIOD	
			25 MHz	50 MHz
'174, 'S174	25 MHz	26 mW	—	—
'LS174, 'SS174	42 MHz	14 mW	—	—
'175, 'S175	110 MHz	7 mW	—	—

TEXAS INSTRUMENTS

INTEGRATED CIRCUITS
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

**TYPES SN54157, SN54L157, SN54LS157, SN54LS158, SN54S157, SN54S158,
SN74157, SN74L157, SN74LS157, SN74LS158, SN74S157, SN74S158
QUADRUPLE 2-LINE-TO-1-LINE DATA SELECTORS/MULTIPLEXERS**

features

- Buffered Inputs and Outputs
 - Three Speed/Power Ratings Available

TYPE	TYPICAL		TYPICAL POWER DISSIPATION
	AVERAGE PROPAGATION TIME	PROPAGATION TIME	
L151	8.41	150 nsec	
L157	18.41	75 nsec	
L1517	8.41	68 nsec	
S151	8.41	250 nsec	
L1516	7.76	28 nsec	
S156	8.41	195 nsec	

Applications



- Expand Any Data Input Point
 - Multiplex Dual Data Buses
 - Generate Four Functions of Two Variables (One Variable is Common)
 - Source Programmable Counters

distribution

These memory-like data selection multiplexers contain inverters and drivers to supply full on-chip data selection to the four output gates. A separate strobe input is provided. A 4-bit word is selected from one of two sources and is routed to the four outputs. The LS157, LS157L, LS157A, and LS157T present true data whereas the LS158A and LS158B present inverted data to enable data selection.

AUGUST 1994

FUNCTION TABLE			
INPUTS		OUTPUTS	
STROBE SELECT	A	B	C
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1



第4章 第二部分 基本概念

maximum operating ratings over operating temperature range unless otherwise stated.

Source: Catalog, VWR, Item No. 3	5V
Input voltage - 162, 2157, 5154	5.5V
15517, 51508	5.5V
Operating three air temperature range	-45°C to 125°C
ON44 ON541 ON542 ON543 Circuits	0°C to 130°C
ENT1 EN741 EN742 EN743 EN745 Circuits	0°C to 130°C
Storage temperature range	-45°C to 100°C

• 2011 • National Conference on “Innovations in Higher Education”



TEXAS INSTRUMENTS
INCORPORATED

BIBLIOGRAFIA

- Taub Herbert. Circuitos digitales y microprocesadores. Edo. de México, México: McGraw Hill, 1982.
- The engineering staff of Texas Instruments, Inc. TTL data book for design engineers. Dallas, Texas, U.S.A.: Texas Instruments Inc., 1981.
- Morris Mano M. Lógica digital y diseño de computadoras. Edo. de México, México: Prentice Hall Hispanoamericana, 1982.
- Mandado Enrique. Sistemas electrónicos digitales. Edo. de México, México: Publicaciones Marcombo, 1983.
- J. Tocci Ronald. Sistemas digitales principio y aplicaciones. Edo. de México, México: Prentice Hall Hispanoamericana, 1981
- Morris Mano M. Arquitectura de computadoras. Edo. de México, - México: Prentice Hall Hispanoamericana, 1983.
- Torres Hernández Leopoldo. Manual de laboratorio de diseño lógico. Guadalajara, Jal., México.: Universidad Autónoma de Guadalajara, 1987.