

870117

Universidad Autónoma de Guadalajara

INCORPORADA A LA UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

FACULTAD DE INGENIERIA MECANICA ELECTRICA

36² Ejern.



TESIS CON FALLA DE ORIGEN

"DISEÑO DE UN CAPACITOMETRO DIGITAL"

TESIS PROFESIONAL

QUE PARA OBTENER EL TITULO DE INGENIERO MECANICO ELECTRICISTA AREA: ELECTRICA Y ELECTRONICA

PRESENTA

PABLO SAMANEZ PACHECO-ANDIA

GUADALAJARA, JAL., 1988



Universidad Nacional
Autónoma de México



UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

INDICE

ANTECEDENTES	-----	Página 1.
INTRODUCCION	-----	Página 4.
CAPITULO I.		
DISEÑO DE LA ETAPA OSCILADORA	-----	Página 8.
CAPITULO II.		
DISEÑO DEL TRANSDUCTOR DE SEÑALES ELECTRICAS	-----	Página 15.
CAPITULO III.		
DISEÑO DE LA ETAPA DE CONTEO Y RETENCION	-----	Página 21.
CAPITULO IV.		
DISEÑO DE LA ETAPA DE SALIDA	-----	Página 27.
CAPITULO V.		
ESTUDIO ECONOMICO	-----	Página 34.
CONCLUSIONES	-----	Página 35.
SUGERENCIAS	-----	Página 38.
BIBLIOGRAFIA	-----	Página 40.

ANTECEDENTES

Los capacitómetros analógicos y digitales que existen en la actualidad son costosos, aún más los analógicos, por esto su obtención se dificulta especialmente en los talleres pequeños de reparación de aparatos electrónicos, en pequeños laboratorios de electrónica y para los aficionados en este ramo de la electrónica.

A raíz de todo esto nació la idea de desarrollar un capacitómetro digital de buena eficiencia, pero que esté al alcance de todas las personas en ya sea en forma de KIT (el cuál tiene un costo más reducido), o totalmente ensamblado.

Este capacitómetro utilizará elementos comunes, los cuales serán de fácil obtención en el mercado. El costo de este aparato será menor que el de los existentes actualmente.

Otro de los objetivos de este diseño, es su utilización en el laboratorio, ya que debido a su bajo costo se pueden obtener varios capacitómetros o hasta ser ensamblados por los propios alumnos, el cuál tienen diversos usos en la realización de prácticas.

En la actualidad existen dos tipos de capacitómetros, los analógicos y los digitales. Los primeros capacitómetros utilizados fueron los analógicos que están compuestos principalmente por los puentes de capacitancia, los cuales se construyen comercialmente en dos formas: El primero es un instrumento capaz de medir únicamente capacitancia. Normalmente está constituido por dos puentes de capacitancia del tipo serie y del tipo paralelo. Estos puentes contienen una fuente de corriente alterna interna que trabaja a una frecuencia fija. El rango de valores medibles con este instrumento va de 1pF a $1000\mu\text{F}$. El segundo puente comercial es llamado puente universal capaz de medir resistencias, inductancias y capacitancias. Consta de 5 ó 6 puentes construidos internamente con interruptores apropiados para interconectarlos. para la medición de capacitancias utiliza los puentes tipo serie y tipo paralelo.

También existen otras formas de obtener los valores capacitivos, aunque con menos exactitud. Por ejemplo la obtención del valor de un capacitor por medio de un voltmetro de corriente alterna de alta impedancia, este tipo de medición tiene más del 10% de exactitud, debido a la insertidumbre del voltaje y frecuencia aplicados. Este tipo de medición se realiza de la siguiente manera: El condensador desconocido se conecta en serie con una resistencia y a la combinación de estos se le conecta a la línea de potencia de 115 V, 60 Hz. Luego se mide separadamente el voltaje a través de cada elemento, hallando el valor rms de la corriente, por medio de la ley de ohm ($I=V/R$), para luego encontrar el valor de la capacitancia con la siguiente fórmula matemática:

$$C = \frac{I}{2\pi FVc}$$


A raíz de que los capacitómetros analógicos son costosos y no compactos, han aparecido en el mercado los capacitómetros digitales, los cuales son más compactos y menos costosos. La venta de los capacitómetros analógicos y digitales no es abundante en el mercado por su escasa fabricación. Existen diferentes marcas en los capacitómetros digitales con diferentes características y especificaciones dependiendo de los fabricantes.

Con este capacitómetro se podrá medir capacitancias con valores de hasta $1000\mu\text{F}$, ya que hacerlo para valores mucho más grandes, aumentaría su costo y su complejidad y esto es lo que se trata de evitar.

Este diseño será alimentado por una batería de +9V de corriente directa para el amplificador operacional y para los circuitos integrados que serán alimentados con +5V de corriente directa, se reducirá de +9V a +5V por medio de un diodo zener de +5V y será protegido por un fusible de 200mAmp ó 0.2Amp colocado después del diodo zener.

INTRODUCCION

En los sistemas de mediciones existen tres elementos principales que son comunes a la mayoría de los sistemas, los cuales se pueden observar en la siguiente gráfica:



El primero es el elemento detector (o sensor). Responde a los cambios en la magnitud de la cantidad que se está midiendo. Su respuesta es una señal de salida cuya magnitud es proporcional a la magnitud de la cantidad que se está midiendo.

El segundo elemento recibe la señal de salida del elemento detector y la modifica ya sea amplificandola, dividiendola o cambiando su forma de onda. La señal de salida del modificador debe ser la apropiada para ser desplegada o registrada.

El tercer elemento de un sistema de medición es el dispositivo registrador, el cual incluye instrumentos tales como los medidores, tubos de rayos catódicos, registradores de papel, grabadoras, y computadoras digitales.

El capacitómetro es un aparato o instrumento que es utilizado para realizar mediciones de la capacitancia de diferentes elementos, principalmente el capacitor ya sea electrolítico, cerámico, etc.; así también como en los cables coaxiales, capacitancia entre líneas, etc..

La energía almacenada entre dos placas, es la carga acumulada gradualmente entre dichas placas, con respecto al tiempo, según la diferencia de potencial aplicada en las dos placas. Esta energía puede ser medida fácilmente sabiendo el voltage y la carga que existe entre las dos placas que forman el capacitor. Pero esta forma de medición es demasiado inexacta e imprecisa, por esto es que se utiliza para la medición de la capacitancia el puente de resistencias de winstong combinado con capacitores, ya sea en paralelo o en serie.

La capacitancia es la propiedad de un sistema de conductores y dielectricos que permiten almacenar electricidad cuando existe una diferencia de potencial entre los conductores. Su valor se expresa por la razón entre una cantidad de electricidad y una diferencia en potencial. La capacitancia siempre tiene valor positivo.

La unidad práctica de la capacitancia es el FARAD (F) y es la capacidad cuyo potencial se eleva a 1 Volt cuando se añade una carga de 1 Coulomb. Como el FARAD es una cantidad demasiado grande y para fines prácticos se usa por lo general el microfarad (μ F).

$$\text{FARAD} = C = \frac{Q}{E} \begin{array}{l} \rightarrow \text{Coulomb.} \\ \rightarrow \text{Volt.} \end{array}$$

El capacitómetro más conocido es el analógico, el cual generalmente está hecho por medio de un puente de winstong usando capacitores, los cuales se relacionan con las resistencias por medio de sus reactancias capacitivas.

Como la construcción del capacitómetro analógico es tediosa, requiere un mayor costo en su construcción. Y por este motivo está siendo reemplazado por el capacitómetro digital el cual es más preciso que el capacitómetro analógico y a la vez es de construcción más sencilla y menos tediosa, por esto es que su costo es menor en gran proporción, se puede decir que su vida útil es mucho mayor que la del capacitómetro analógico y es mucho más compacto a causa de que los circuitos integrados requieren poco espacio.

El capacitómetro digital que se llevará a cabo en este diseño relaciona el valor de la energía almacenada en un capacitor por medio de comparar el tiempo de descarga de dicho capacitor con un tiempo mucho más pequeño o una alta frecuencia, dicha comparación se llevará a cabo por medio de una compuerta AND. Esta señal comparada va a ser la señal que será dividida por medio de la etapa contadora, para luego ser desplegada en cuatro displays. El valor desplegado representará la cantidad de la capacitancia en microfarad.

Como ya mencionamos anteriormente que un sistema de medición consta generalmente de tres elementos, los cuales se irán observando en el desarrollo de los capítulos 2 (como elemento detector o sensor), 3 (como etapa modificadora y retención) y 4 (como etapa de despliegue).

El capacitómetro digital tiene y puede tener mucha aplicación en diferentes campos, a la vez que puede servir como un controlador de velocidad para un motor síncrono por medio de la capacitancia del motor o generador síncrono sólo interconectándolos por medio de una interface.

CAPITULO 1

DISEÑO DE LA ETAPA OSCILADORA.


Antes de comensar a explicar el funcionamiento del oscilador utilizado en este diseño se definirá a los osciladores en general.

Los osciladores son circuitos que producen una salida de frecuencia sin existir ninguna señal de entrada. Cuenta con una retroalimentación de la salida hacia la entrada. Esta retroalimentación es amplificada por medio de un amplificador operacional (OPAMP) o por medio de un transistor (BJT), de esta manera se mantiene una oscilación sostenida.

Generalmente un oscilador debe contener los siguientes tres elementos:

- 1) Un circuito oscilatorio.
- 2) Un amplificador.
- 3) Un camino de retroalimentación que suministra la energía para regenerar la señal oscilante dentro del elemento oscilatorio.


Su diagrama de bloques es el siguiente:



La parte amplificadora convierte la potencia de corriente directa en potencia de corriente alterna, contenida en la señal de salida. Esta potencia de corriente directa es suministrada por medio de una fuente de energía externa.

Para este diseño se utiliza un oscilador que genere señal cuadrada con frecuencia variable, el cual nos servirá para seleccionar los rangos de medición. dicha frecuencia será comparada con la señal obtenida en la etapa transductora (la cual será analizada en el siguiente capítulo) por medio de una compuerta AND.

El oscilador variable por medio de capacitancia de señal cuadrada es el siguiente:



Y consta de los siguientes elementos:

- R1: 100KΩ.
- R2: 100KΩ.
- R3: 100KΩ.
- R4: 1MΩ (Potenciómetro).
- R5: 1MΩ (Potenciómetro).
- R6: 2KΩ.
- R7: 2KΩ.
- R8: 2KΩ (Potenciómetro).
- C1: Rango Variable.
- C2: 0.01μF.
- IC: OPAMP IC 741.

Este oscilador es de frecuencia variable por medio de capacitancia, debido a que variando el valor del capacitor C1 que se encuentra en la terminal 2 del OPAMP y el voltaje negativo de polarización, nos varia la frecuencia de la señal cuadrada a la salida del oscilador, como ejemplo tenemos:


CON:	SEÑAL DE SALIDA:
1 μF	250 - 1Hz.
0.1 μF	2500 - 600Hz.
0.01 μF	1500 - 6000Hz.
0.001 μF	15000 - 60KHz.

Estas señales serán de mayor frecuencia que la señal del transductor, porque servirán para dividirla y luego tomar un período de la señal del transductor la cual previamente dividida será contada por medio de los contadores. Esto

quiere decir que se contarán los pulsos de la señal base que estén contenidos en un período de la señal del transductor. De esta manera volverá a contar los siguientes períodos. Como estas dos señales se comparan por medio de una compuerta AND, habrá momentos en que la comparación generará un 0 lógico a la salida de la compuerta, debido a que la señal del transductor es cuadrada.

Existiendo un 0 lógico y un 1 lógico en un mismo período compartiendo cada uno una mitad de dicho período, y al ser comparada la parte del período que se encuentra en 0 lógico con la señal del oscilador se generará un 0 lógico ya mencionado anteriormente. Lo que influirá para que los contadores se detengan y de esta forma el valor desplegado estaría oscilando del valor del capacitor a un valor cero. Por esta razón la señal comparada será guardada momentáneamente por un flip-flop D y así se mantendrá desplegado un mismo valor.

El diagrama de tiempo de la señal comparada es el siguiente:



En el diagrama anterior se puede observar claramente cuando se genera un 0 lógico o un 1 lógico en la salida del comparador.

En el circuito del oscilador se observan tres potenciómetros los cuales sirven para ajustar la frecuencia de la señal del oscilador de acuerdo a lo que se requiera para calibrar la señal de salida.

La alimentación del oscilador es de +9 Volt y -9 Volt de corriente directa, la cuál también es la polarización del OPAMP.

El amplificador operacional (OPAMP) utilizado en este oscilador es el LM741C porque es el que más conozco en el mercado.

El OPAMP amplificará la señal que resulte de la comparación de las señales que tiene en sus dos terminales de entrada 2 y 3, de las cuales una de ellas será la señal que


proviene del capacitor variable C1. El cual estará compuesto por los siguientes cuatro capacitores: $1\mu\text{F}$, $0.1\mu\text{F}$, $0.01\mu\text{F}$ y $0.001\mu\text{F}$. Estos valores nos generan un rango de frecuencias, con la cual podremos medir capacitores desde $0.01\mu\text{F}$ hasta $1000\mu\text{F}$.

Cuando el capacitor $C1 = 1\mu\text{F}$, podremos medir capacitores desde $100\mu\text{F}$ hasta $1000\mu\text{F}$; cuando $C1 = 0.1\mu\text{F}$, podremos medir capacitores entre 40 y $99\mu\text{F}$; cuando $C1 = 0.01\mu\text{F}$, podremos medir capacitores entre 1 y $39\mu\text{F}$ y cuando $C1 = 0.001\mu\text{F}$, podremos medir capacitores entre 0.01 y $1\mu\text{F}$.

Todos estos rangos se deben multiplicar por un factor como se indica en la siguiente tabla:

CAPACITOR	RANGO	FACTOR
$1\mu\text{F}$	100 a $1000\mu\text{F}$	x10
$0.1\mu\text{F}$	40 a $99\mu\text{F}$	x 1
$0.01\mu\text{F}$	1 a $39\mu\text{F}$	x 0.1
$0.001\mu\text{F}$	0.01 a $0.99\mu\text{F}$	x 0.01

La señal de salida del OPAMP de la terminal 6 es retroalimentada a la terminal 3 (+) por medio de una resistencia de $100\text{K}\Omega$ y a la terminal 2 (-) por medio de un arreglo de diodos y resistencias de la siguiente forma:



Una pequeña porción de la señal amplificada de salida se retroalimenta a través del potenciómetro R4, de la resistencia R6 y del diodo 1 de 1 Amp. El potenciómetro R4 es de $10\text{K}\Omega$ al igual que el potenciómetro R5, el cual sirve para limitar la corriente y variar la frecuencia de la señal. El diodo 1 tiene la función de conducir la corriente en un sólo sentido (hacia la izquierda). Esta señal retroalimentada provoca un voltaje en la terminal 2 del OPAMP, el cual hace que el capacitor C1 (variable) se cargue. Una parte de la señal de descarga del capacitor se compara en el OPAMP con la señal de la terminal 3 y la otra parte retorna por el diodo 2 de 1 Amp, por la resistencia R7 y el potenciómetro

R5; hacia la terminal 6 del OPAMP que representa la salida del amplificador operacional.

Esta retroalimentación contraresta las pérdidas que conducirían a una disminución de la amplitud del voltaje. Si la energía contenida en la señal retroalimentada es exactamente igual a la pérdida de energía durante cada ciclo, la amplitud de la señal se mantendría constante.

Las resistencias R1 y R2 forman un divisor de tensión, y sus valores son de 100KΩ cada uno.


El potenciómetro R8 representa una resistencia de carga, la cual hace que la señal de salida sea representada por voltaje, osea por una señal de voltaje. Al igual que los potenciómetros R4 y R5 el potenciómetro R8 sirve para variar la frecuencia y así lograr una buena calibración del diseño.

El OPAMP es el elemento principal del circuito oscilador. Es un amplificador de gran ganancia, acoplado directamente a una retroalimentación para controlar la característica de respuesta.

Idealmente un OPAMP tiene las siguientes características:

- 1) Resistencia de entrada $R_i = \infty$.
- 2) Resistencia de salida $R_o = 0$.
- 3) Ganancia de tensión $A_v = -\infty$.
- 4) Ancho de banda $= \infty$.
- 5) $V_o = 0$, Cuando $V_1 = V_2$, independientemente de V_1 .
- 6) Ausencia de desviación en las características con la temperatura.
- 7) La corriente en cada entrada es nula.
- 8) La tensión entre las dos terminales de entrada es cero.



Los amplificadores operacionales de mayor uso son los OPAMP integrados y se fabrican en diversas y complejas configuraciones. Normalmente el sistema en el chip consiste en cuatro bloques en cascada. Como se muestra en la siguiente gráfica:



La primera etapa es un amplificador diferencial; el segundo bloque de una o más etapas, proporciona una amplificación suplementaria; el tercer bloque es un seguidor de emisor (amplificador y desplazador de nivel) y el último es un exitador de salida. La gran resistencia de entrada del seguidor de emisor evita que la etapa de gran ganancia resulte excesivamente cargada. Así mismo, el seguidor de emisor juntamente con los circuitos relacionados con él y con la etapa de salida, actúa como un desplazador de nivel de tal forma que la entrada se anula y la tensión de salida es aproximadamente cero. La etapa final tiene una resistencia baja en su salida y es la que proporcionará una resistencia de salida alta, ya sea de tensión o de corriente.

Un OPAMP puede ser polarizado con voltajes de 9 a 18 Volts de corriente continua.

El diagrama del OPAMP LM741C es el siguiente:



Los máximos rangos absolutos del LM741C son los siguientes:

- Fuente de voltaje +/- 16V.
- Poder de discipación 500mW.
- Voltaje diferencial de entrada +/- 30V.
- Voltaje de entrada +/- 15V.
- Duración de corto circuito en la salida ∞.
- Rango de temperatura de operación 0 a +70°C.
- yemperatura de terminal (soldando 10seg.) 300°C.

CAPITULO 2

DISEÑO DEL TRANSDUCTOR DE SEÑALES ELECTRICAS.

El diseño del transductor es otra de las etapas del capacitómetro digital y consta básicamente de un timer (IC-555) el cuál tomará el voltaje del capacitor a ser medido y lo traducirá a una señal de frecuencia cuadrada la cual será diferente para cada valor de capacitancia, como veremos más adelante. Dicha señal será de una frecuencia menor a la frecuencia de la señal del oscilador variable, para esto se escogerá un rango adecuado a dicha señal, logrando así una división de la señal del capacitor a medir.


Antes de emesar a explicar el funcionamiento del IC555 que es el elemento más importante del transductor, hablaremos un poco sobre los transductores en general.

Los transductores son dispositivos que convierten energía o información de una forma a otra. Son utilizados ampliamente en el campo de las mediciones. Como por ejemplo un termómetro convierte cambios de temperatura en cambios de longitud de una columna de mercurio. En este diseño convertimos voltaje tomado de un capacitor de prueba en una señal cuadrada la cual es mucho más fácil ser medida.

El transductor es utilizado en los sistemas de medición como elemento detector de cantidades no eléctricas convirtiendolas a formas eléctricas. Si el transductor es capaz de producir una señal sin necesidad de una excitación eléctrica, se le conoce como transductor activo y cuando es capaz de producir una señal de salida únicamente cuando se usa con una fuente de excitación, se le conoce como transductor pasivo y este es el tipo de transductor utilizado en este diseño.

La polarización del timer es de 5 Volt positivos de corriente directa, el cual será a la vez el que alimente a los circuitos integrados del capacitómetro digital.

El IC555 opera con voltajes de +5V a +18V y se considera como un conjunto funcional que tiene dos comparadores, dos transistores, tres resistores iguales, un flip-flop y una etapa de salida. Como se puede observar en la siguiente gráfica:



El IC555 tiene dos modos de operación, ya sea como un multivibrador astable (de carrera libre) o como un multivibrador monoestable (un disparo). En este diseño utilizamos el IC555 como un multivibrador astable, o sea el voltaje de salida cambia de un estado ALTO a uno BAJO y así sucesivamente.

El IC555 consta de ocho terminales que explicaremos brevemente para un mejor entendimiento del funcionamiento del transductor.

La terminal 1 es la común o tierra, y la terminal 8 es la de suministro de voltaje positivo. La circuitería interna requiere cerca de 7mA por Volt suministrado para establecer las corrientes internas de polarización.


La terminal 3 o terminal de salida puede ser ya sea la fuente o el suministro de corriente. En este caso la usamos como suministro de corriente.

Una carga flotante de suministro está puesta cuando la salida es BAJA y fuera cuando la salida es ALTA. Una carga a tierra está puesta cuando la salida es ALTA y fuera cuando la salida es BAJA. El máximo suministro de corriente es técnicamente 200mA, pero en forma más real es de 40mA. En alto voltaje la salida es cerca de 0.5V abajo del voltaje de polarización (Vcc) y un bajo voltaje de salida es cercano a 0.1V arriba de tierra.


La terminal 4 o de reestablecimiento, permite desarmar el 555 y superar la señal de comando en la entrada del

disparador, pero cuando no se usa hay que alambrarla o conectarla a la terminal 8 de +Vcc, para este circuito la conectamos a la terminal 8. Si la terminal cuatro la ponemos a tierra o si es menor de 0.4V; tanto la terminal 3 como la terminal 7 serán forzadas a un potencial cero.

La terminal 7 o de descarga, se usa para descargar un capacitor externo durante el tiempo que la salida está BAJA y cuando está ALTA la terminal 7 actúa como un circuito abierto y permite que el capacitor se cargue a un voltaje determinado por medio de una resistencia externa o resistencias y capacitores. Como se puede observar en los siguientes circuitos:



DESCARGA.



CARGA.

La terminal 5 o terminal de voltaje de control. Por lo general se conecta un filtro o capacitor de 0.01µF a tierra. El capacitor deriva los voltajes de ruido y/o la modulación del suministro de potencia para minimizar su efecto en el voltaje de umbral.

La terminal 2 o entrada de disparo y la terminal 6 o entrada de umbral, determinan los estados posibles de operación y de memoria. La entrada de disparo se compara por medio del comparador 2 (como se muestra en el diagrama del IC555) con un voltaje de umbral más bajo igual a $V_{cc}/3$. La entrada de umbral se analiza por el comparador 1 con un voltaje de umbral alto igual a $2(V_{cc}/3)$.

La tabla de verdad para el IC555 es la siguiente:


TABLA DE VERDAD

PIN 2 TRIGGER	PIN 6 THRESHOLD	PIN 4 RESET	PIN 3 OUTPUT
H	X	H	L
L	X	H	H
H	L	H	L
X	X	L	L


Los rangos máximos absolutos para el IC555 son los siguientes:

- Fuente de voltaje +16V.
- Poder de disipación 600mW.
- Rango de temperatura de operación 0 a +70°C.
- Temperatura de terminal (soldando 10 seg.) 300°C.

Sus características típicas son :




El diagrama del transductor y del comparador es el siguiente:





El arreglo del IC555 es para una señal cuadrada constante y periódica. Dicha señal puede ser modificada variando la resistencia que se encuentra entre las terminales 6 y 7. La

señal cuadrada de salida está representada en la siguiente gráfica:



La salida permanece en ALTA durante el intervalo de tiempo en que el capacitor de prueba se carga desde $V_{cc}/3$ a $2(V_{cc}/3)$ como se muestra en las siguientes gráficas:



El capacitor a ser medido se carga a través de las resistencias R_1 y R_2 que se encuentran entre las terminales 6, 7 y 8 como se puede ver en el diagrama del IC555. Y se descarga a través de la resistencia R_2 que se encuentra entre las terminales 6 y 7.

Este intervalo de tiempo está dado por la siguiente fórmula:

$$t_{Alta} = 0.695(R_1 + R_2)C.$$

La salida está BAJA durante el intervalo de tiempo en que el capacitor se descarga de $2(V_{cc}/3)$ a $V_{cc}/3$ (como se observa en el diagrama anterior) y está dado por la siguiente fórmula:

$$t_{Baja} = 0.695(R_2)C.$$

El periodo total de oscilación T es:

$$T = t_{Alta} + t_{Baja} = 0.695(R_1 + 2R_2)C.$$

Por lo tanto:

$$f = 1/T = \frac{1.44}{(R_1 + 2R_2)C}.$$

CAPITULO 3

LA ETAPA CONTADORA básicamente consta de cuatro contadores decadales 74LS90 los cuales se conextan en cascada o serie, esto es, la señal de salida de la terminal 11 del primer contador se conexta a la terminal 14 de entrada del segundo contador y así sucesivamente con los cuatro contadores, para obtener una división de la señal original.

La señal que proviene de la comparación de la señal del oscilador con la del transductor, es introducida en la terminal 14 del primer contador decadal para luego ser dividida por dicho contador y por los otros tres restantes.

Como se observa en la gráfica, la terminal 10 del 74LS90 va conectada a tierra y la terminal 5 es la de polarización (+Vcc), la cual se conecta a tierra a través de un capacitor de 0.01µF que deriva los voltajes de ruido y/o la modulación del suministro de potencia.


Las terminales 6 y 7 de los cuatro contadores se conectan a tierra al igual que la terminal 10, y las terminales 2 y 3 de los cuatro contadores se conectan a la señal de habilitación que proviene del transductor por medio de un inversor. Estas terminales son conectadas de esta forma debido a lo siguiente:

- * Cuando las terminales 2 y 3 están en 0 lógico y las terminales 6 y 7 que también son habilitadoras están en 0 lógico, el contador cuenta normalmente en forma ascendente. Por este motivo se invierte la señal del transductor antes de que esta entre a las terminales 2 y 3.

- * Cuando las terminales 2 y 3 están en uno lógico y las terminales 6 y 7 están en cero lógico, los contadores dejan de contar y se ponen en ceros. Es aquí donde se activan los flip-flops reteniendo la señal momentaneamente cuando los contadores dejan de contar y así mantener el valor desplegado.


La polarización para estos circuitos integrados es la misma que la del TIMER (IC555) o sea 5 Volt positivos de corriente directa. Las salidas de las señales divididas se encuentran en las terminales 8, 9, 11 y 12; las cuales se conectarán cada una de ellas a un flip-flop D para retener momentaneamente la señal. Las terminales 12 y 1 se cortocircuitan para que el conteo se realice en BCD.

Los contadores 74LS90 contienen cuatro flip-flop maestro-esclavo, como se puede apreciar en la siguiente gráfica:



El 74LS90 consume baja potencia, tiene rangos de conteo altos (típicamente 50MHz) y es totalmente compatible con TTL y CMOS.



Las siguientes gráficas nos muestran la distribución de las terminales del 74LS90 y sus tablas de verdad.



RESET		INPUTS				OUTPUTS			
2	3	6	7	Qd	Qc	Qb	Qa		
H	H	L	X	L	L	L	L		
H	H	X	L	L	L	L	L		
X	X	H	H	H	L	L	H		
X	L	X	L	COUNT					
L	X	L	X	COUNT					
L	X	X	L	COUNT					
X	L	L	X	COUNT					

COUNT	OUTPUTS			
	Qd	Qc	Qb	Qa
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

LA ETAPA DE RETENCIÓN Consta básicamente de 8 circuitos integrados 74LS74 los cuales contienen cada uno 2 flip flop D que retendrán momentaneamente las 16 señales divididas que salen de los contadores, como se muestra en la siguiente gráfica:



Los flip-flop se conectarán a cada una de las cuatro salidas de cada contador decadal. Para retener la señal mientras los contadores dejen de contar y luego cuando comiencen a contar dejarán pasar la señal o información, almacenando la nueva señal mientras los contadores dejan de contar nuevamente, de esta forma se mantiene constante la información sin ser alterada. Cada uno de los flip flop tiene un PRESET, RESET y un CLOCK.

El CLOCK es alimentado con la misma señal con que se alimenta las terminales 2 y 3 de los contadores, la cuál habilitará al flip-flop siempre y cuando esta señal se encuentre en nivel alto y los contadores dejen de contar.

El PRESET se mantiene en 1 lógico al igual que el RESET, el cuál sirve para poner la pantalla en ceros si se encuentra en un nivel bajo o 0 lógico, o sea borra la información que se encuentra almacenada en cada uno de los flip flop.

Las terminales de PRESET de los flip flop se conectan entre si, al igual que las terminales de RESET y CLOCK, evitando la unión entre ellas.

Las terminales 2 y 12 son las de entrada de cada uno de los dos flip flop que se encuentran en el 1C74LS74 y las salidas son las terminales 5 y 9 respectivamente, las cuales serán conectadas a las cuatro entradas de cada uno de los decodificadores BCD de la siguiente etapa.

Las terminales de PRESET Y RESET son entradas asincrónicas que operan independientemente de las entradas sincrónicas y del CLOCK o RELOJ. Estas entradas asincrónicas se pueden emplear para fijar el flip-flop D en el estado 1 o para anularlo en

el estado 0 en cualquier instante. Son entradas ALTAS activas, como se observa en el diagrama del 74LS74.

La terminal 14 es la de polarización (+Vcc) y es alimentada con +5V de corriente directa al igual que los contadores, y la terminal 7 se conecta a tierra.


La tabla de verdad del 74LS74 es la siguiente:

TABLA DE VERDAD					
INPUTS				OUTPUTS	
PR	CLR	CK	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H	H
H	H	1	H	H	L
H	H	1	L	L	H
H	H	L	X	Q_0	\bar{Q}_0

CAPITULO 4

DISEÑO DE LA ETAPA DE SALIDA.

Esta última etapa consta básicamente de 4 decodificadores BCD de 4 a 7 dígitos (IC74LS47) y de 4 displays de 7 segmentos (3079), los cuales se representan en la siguiente gráfica:



Las 16 señales que provienen de la etapa de retención son alimentadas a cada una de las 4 terminales de entrada de los 4 decodificadores BCD respectivamente, dichas terminales de entrada son la 1, 2, 6, 7 y las terminales de salida son: la 9, 10, 11, 12, 13, 14 y 15; las cuales alimentarán a los siete segmentos de cada uno de los displays. El voltaje de polarización también es de 5 Volt positivos de corriente directa, el cuál alimenta a la terminal 16. La terminal 8 es tierra y las terminales 3 y 4 son habilitadores como se observa en la gráfica, las cuales se conectan al voltaje de polarización, para que los decodificadores se mantengan habilitados.

La terminal 5 es otro habilitador el cuál se conecta al voltaje de polarización y a tierra por medio de un capacitor de $0.01\mu\text{F}$ derivando los voltajes de ruido y/o la modulación del suministro de potencia.

Los rangos máximos absolutos del 74LS47 son los siguientes:

- Fuente de voltaje Vcc 4.75 a 5.25V.
- Voltaje continuo de salida Max. 15V.
- Voltaje de entrada (1 lógico) Min. 2V.
- Voltaje de entrada (0 lógico) Max. 0.8V.
- Voltaje de salida (1 lógico) BI/RBO Max. 0.4V.
- Voltaje de salida (0 lógico) BI/RBO Min. 2.4V.
- Potencia 320mW.

La distribución de sus terminales y su tabla de verdad son las siguientes:






TABLA DE VERDAD														
DECIMAL	INPUTS						BI/RBO	OUTPUTS						
	LI	RBI	D	C	B	A		A	B	C	D	E	F	G
0	H	H	L	L	L	L	H	L	L	L	L	L	L	H
1	H	X	L	L	L	H	H	H	L	L	H	H	H	H
2	H	X	L	L	H	L	H	L	L	H	L	L	H	L
3	H	X	L	L	H	H	H	L	L	L	L	H	H	L
4	H	X	L	H	L	L	H	H	L	L	H	H	L	L
5	H	X	L	H	L	H	H	L	H	L	L	H	L	L
6	H	X	L	H	H	L	H	H	H	L	L	L	L	L
7	H	X	L	H	H	H	H	L	L	L	H	H	H	H
8	H	X	H	L	L	L	H	L	L	L	L	L	L	L
9	H	X	H	L	L	H	H	L	L	L	L	H	L	L

La siguiente gráfica muestra el diagrama del display 3079 de ánodo común:




Finalmente, la señal decodificada es alimentada a cada uno de los siete segmentos de los 4 displays, los cuales van del menos significativo al más significativo. Es necesario conectar una resistencia de 100Ω entre la terminal 3 y tierra, debido a que el decodificador es de colector abierto, como se puede ver en la siguiente gráfica:



El valor obtenido en los 4 displays será el valor de la capacitancia medida en μF , multiplicado por un factor dependiendo del rango de frecuencia que estemos usando en el oscilador variable.


Las terminales de entrada para cada uno de los siete segmentos del display son: 7, 6, 4, 2, 1, 9 y 10; los cuales habilitarán cada uno de los segmentos dependiendo de la información que reciba.

Para una visión más amplia de este diseño, podemos observar en la siguiente gráfica el circuito completo del capacitómetro digital.




Los siguientes diagramas representan los circuitos impresos en donde se montarán cada uno de los elementos que componen al capacitómetro digital de este diseño.

Todo el circuito está dividido en dos impresos. En uno de ellos se montará el oscilador variable, el transductor y el comparador; como se observa en el siguiente diagrama. En el otro se montará el resto del circuito o sea la etapa contadora, la etapa de retención y la etapa de salida. Este último impreso es de doble cara, las cuales se observan en los diagramas de la página 32 (lado 0 y lado 1).




checkplot v1.0 r0 1 Jan 1980 02:56:47
file: dis layer: 301
approx. size: 5.00 by 3.40 in. holes: 301



CARA SUPERIOR

checkplot v1.0 r0 1 Jan 1980 02:53:38
file: dis layer: 301
approx. size: 5.00 by 3.40 in. holes: 301



CARA INFERIOR

CAPITULO 5

ESTUDIO ECONOMICO

En este capítulo se dará una idea del costo total del capacitómetro digital, así como el costo aproximado de la mano de obra.

En la siguiente tabla se muestra el costo de cada uno de los elementos del que está compuesto el capacitómetro:

Los precios corresponden al día 20 de Septiembre de 1988.

CANTIDAD.	ELEMENTO.	PRECIO POR UNIDAD.	TOTAL EN PESOS.
1	IC 7400	992.00	992.00
4	IC 74LS04	1035.00	4140.00
8	IC 74LS74	1251.00	10008.00
4	IC 74LS47	1984.00	7936.00
1	555	1078.00	1078.00
1	LM 741	1294.00	1294.00
4	DISPLAY	4600.00	18400.00
17	BASES DE 14 PINS	539.00	9163.00
4	BASES DE 16 PINS	630.00	2520.00
2	BASES DE 8 PINS	371.00	742.00
2	DIODOS DE 1A Y 50V	95.00	190.00
1	DIODO ZENER (+5V)	378.00	378.00
1	RESIST. 3KΩ (1/2 WATT)	75.00	75.00
1	RESIST. 34KΩ (1/2 WATT)	75.00	75.00
4	RESIST. 100Ω (1/2 WATT)	75.00	300.00
3	RESIST. 100KΩ (1/2 WATT)	75.00	225.00
2	RASIST. 2KΩ (1/2 WATT)	75.00	150.00
1	POT. 2KΩ (PRESET)	661.00	661.00
2	POT. 1KΩ (PRESET)	765.00	1530.00
1	1μF	312.00	312.00
1	0.1μF	372.00	372.00
5	0.01μF	176.00	880.00
1	0.001μF	150.00	150.00
1	TABLETA 15x20 (2 CARAS)	4910.00	4910.00
1	CAJA METALICA 25x20x8	20000.00	20000.00
1	BATERIA DE +9Volt	4800.00	4800.00
1	PORTA BATERIA	1500.00	1500.00
2	JACKS ROJO Y NEGRO	500.00	1000.00
1	FOCO DE NEON	2650.00	2650.00
1	SWICHT	2000.00	2000.00
2	RAPID CIRCUIT	2800.00	5600.00
TOTAL DEL COSTO DE MATERIAL			\$104031.00

La mano de obra de este diseño es aproximadamente 120% osea \$124837.00. Por lo que da un total de:

COSTO DE MATERIAL	- - - - - 104031.00
COSTO DE MANO DE OBRA	- - - - - 124837.00
COSTO TOTAL	- - - - - \$228868.00

CONCLUSIONES

El diseño físico del capacitómetro me llevó como tres meses en realizarlo. Durante este tiempo encontré varios obstáculos que detuvieron varios días el desarrollo de este circuito, algunos de estos son los siguientes:

La idea que tenía era comparar la frecuencia del capacitor a ser medido con otra frecuencia de referencia. Para obtener la frecuencia del capacitor a prueba lo hice con un IC555 utilizándolo como un multivibrador estable, y para obtener la frecuencia de referencia, primero utilice un cristal con un arreglo externo que dividía la frecuencia por medio de contadores decadales, de esta manera tener varias frecuencias como referencias. Pero luego de buscar otros tipos de osciladores de señal cuadrada en el que se pueda variar la frecuencia, encontré un oscilador en el que podía variar la frecuencia por medio de capacitancia, el cual utiliza un amplificador operacional que es el elemento principal. Para saber el valor de las capacitancias que varien la frecuencia de referencia y obtener rangos aceptables, tube que experimentar con diferentes valores hasta obtener los rangos deseados, claro que dependiendo de los rangos se tiene que multiplicar un factor a la cantidad desplegada para tener el valor real del capacitor en μF .

Para el despliegue de la señal me fue útil algunos de los temas desarrollados en los laboratorios de diseño lógico y de electrónica. Los cuales me sirvieron para lograr la división de la señal comparada por medio de contadores y desplegarla por medio de decodificadores y de displays. El problema que surgió en el despliegue fue que cambiaba el valor de la capacitancia en los displays a cero y así sucesivamente, o sea en forma oscilante. Para evitar esta oscilación, tube que poner flip-flop D (que son los que más conosco), entre los contadores y los decodificadores para que retengan la señal en los displays el momento en que los contadores dejan de contar.

Estos flip-flop se conectan a cada una de las salidas de los contadores, en total son 16 salidas, lo que implica 16 flip-flop D. Es esta cantidad de flip-flops la que se usa porque esta diseñado para cuatro displays en la etapa de despliegue, ya que pasando valores de $1000\mu\text{F}$ el despliegue se hace más lento y para valores muy grandes tarda hasta 2 minutos en desplegar el valor y aunque exista este retardo se obtiene valor aproximado de la capacitancia. Pero para capacitancias prácticas es suficiente 3 dígitos, o sea 3 displays, para obtener una lectura máxima de $999\mu\text{F}$ y esto bajaría más el costo del diseño porque implica una reducción en un IC74LS90, un IC74LS47, en cuatro IC74LS74 y en un display 3079.

Al conectar los RESET, PRESET Y CLOCKS o RELOJES de todos los flip-flops a sus valores de voltajes correspondientes surgió el problema de que no había señal de salida, esto

sucedía porque se conextó todo junto, lo cuál afectava al funcionamiento normal de los flip-flops, por esta razón tube que separar y juntar todos los RESET independientemente de los PRESET y de los RELOJES, al igual que los PRESET y los RELOJES y de esta forma se obtubo un funcionamiento normal en el circuito del capacitómetro.

SUGERENCIAS

Los capacitómetros tienen diferentes usos como el de controlar la velocidad de un motor síncrono por medio de la variación de su capacidad síncrona. Este control de velocidad se lleva a cabo por medio de una interfase y de esta manera se puede automatizar dicho control.

Ya que no se llevará a cabo lo mencionado anteriormente, sugiero ha alguien que le interese desarrollarlo, lo realice porque podrá ser muy útil en un futuro.

**ESTA TESIS NO DEBE
SALIR DE LA BIBLIOTECA**

BIBLIOGRAFIA

- 1) ELECTRONICA DIGITAL.
C.E. Strangio.
Editorial Interamericana.
- 2) CIRCUITOS, DISPOSITIVOS Y SISTEMAS.
Ralph J. Smith.
Editorial Limusa.
- 3) MICROELECTRONIC.
Jacobo Millman.
International Student Edition.
Editorial Mc. Graw Hill.
- 4) ELECTRONICA SEIS.
Harry Mileaf.
Editorial Limusa.
- 5) TRANSISTORES SUS PRINCIPIOS Y
CIRCUITOS.
Richard F. Shea.
Editorial continental.
- 6) THE TTL DATA BOOK FOR DESING ENGINEERS
Segunda Edición.
Texas Instruments.
- 7) SEMICONDUCTOR REFERENCE GUIDE.
Radio Shack.
Editado en 1988.
- 8) ENCICLOPEDIA DE CIRCUITOS
ELECTRICOS.
John Markus.
Editorial Boixareu (Marcombo).
- 9) HANDBOOK OF ELECTRONIC INSTRUMENT AND
MEASUREMENT TECHNIQUES.
Harry E. Thomas y Carole A. Clarke.
Editorial Prentice Hall.
- 10) GUIA PARA MEDICIONES ELECTRICAS DE
LABORATORIO.
Stanley wolf.
Editorial Prentice Hall.

- 11) ELECTRONICA TEORIA DE CIRCUITOS.
Boylestad y Nashelsky.
Editorial Prentice Hall.
- 12) INSTRUMENTACION ELECTRONICA Y MEDICIONES.
William David Cooper.
Editorial Prentice Hall.
- 13) SISTEMAS DIGITALES.
Ronald J. Tocci.
Tercera Edición.
Editorial Prentice Hall.
- 14) CIRCUITOS INTEGRALES LINEALES Y AMPLIFICADORES OPERACIONALES.
Robert F. Coughlin/ Frederick F..
Segunda Edición.
Editorial Prentice Hall.
- 15) MANUAL DEL INGENIERO MECANICO.
Marks (Baumeister).
Octava Edición.
Volumen III.
Editorial Mc. Graw Hill.