



15
Ley

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

Facultad de Ingeniería
División de Ingeniería Mecánica y Eléctrica

DISEÑO Y CONSTRUCCIÓN DE UN SISTEMA PCM

TESIS PROFESIONAL
QUE PARA OBTENER EL TÍTULO DE
INGENIERO MECÁNICO ELECTRICISTA
P R E S E N T A :
JESUS ALVAREZ CASTILLO



Director de Seminario de Tesis: Ing. Mario Ibarra Pereyra

México, D. F.

1987



UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

INDICE

	PAG.
1.- INTRODUCCION	2
2.- DISEÑO DEL SISTEMA DE MULTIPLEXAJE	6
3.- CALCULOS	47
4.- CONSTRUCCION Y PRUEBAS	57
5.- CONCLUSIONES	72
6.- APENDICE	75
7.- BIBLIOGRAFIA	98

INTRODUCCION.

Un sistema de multicanalización, conocido en el námo como "múltiplex", es aquel que nos permite cursar varios mensajes sí multáneamente entre dos puntos cualesquiera del universo. La anterior definición no es la que ha estandarizado el Comité Consultivo Internacional Telegráfico y Telefónico, sin embargo, es la que se deduce de lo aprendido por el autor de este trabajo en las clases de teoría y a lo largo del desarrollo de este proyecto.

Otro aspecto asimilado es el relativo a que existen varios tipos de multicanalización, según se podrá ver por el siguiente raciocinio:

En comunicaciones se mencionan 3 parámetros que son: espacio, tiempo y frecuencia; por lo tanto, si usamos el mismo espacio y, al mismo tiempo transmitimos varios mensajes, estos tienen que ocupar diferentes bandas de frecuencia.

Así mismo, si los mensajes se transmiten a la misma frecuencia y al mismo tiempo, entonces tendrán que viajar por diferentes rutas.

Finalmente, si los mensajes tienen las mismas frecuencias y viajan por la misma ruta, ellos deben desplazarse en diferentes intervалos de tiempo.


Por todo lo anterior, se establecen fundamentalmente 3 tipos de sistema múltiplex:

- 1) Por división de espacio.
- 2) Por división de frecuencia.
- 3) Por división de tiempo.

El caso típico de múltiplex por división de espacio, es el sistema telefónico urbano que controla ' n ' conversaciones simultáneas, cada una por un par de alambres.

El múltiplex por división de frecuencia, es el que emplean las estaciones radiodifusoras, que transmiten simultáneamente, por la misma vía, que es el aire y a diferentes frecuencias.

El múltiplex por división de tiempo es el más nuevo de los 3 sistemas y consiste en asignar recursos de tiempo ('el orden de microsegundos') a ' n ' personas, para que puedan utilizar una misma línea telefónica, esto se puede esquematizar en la siguiente figura:



La analogía mecánica, no es mas que para dar una idea del principio fundamental que se utiliza, ya que ningún interruptor giratorio mecánico, podría girar a suficiente velocidad angular para que el ser humano no notara que se le corta la línea.

Los sistemas múltiplex surgen de la necesidad de atender a más usuarios telefónicos, sin tener que instalar más líneas, ya que el tendido de un sistema de cables telefónicos presenta serios inconvenientes técnicos, laborales y económicos, pues literalmente podría afirmarse que se está enterrando el dinero en el suelo. Otra de las razones es que la frecuencia máxima de la señal de voz, no llega arriba de 4 khz y el ancho de banda útil de un hilo telefónico puede ser de varios megahertz, si se le fabrica e instala adecuadamente.

En un principio, (1930-1950), se usaron sistemas múltiplex por división de frecuencia, con circuitos totalmente analógicos, pero con el desarrollo del transistor se le dió un incremento enorme al uso de sistemas digitales y no hay que olvidarse de mencionar que el manejo de señales binarias, le da al sistema una gran inmunidad al ruido, cosa que los múltiplex analógicos no pueden lograr.

En este seminario se ha llevado a cabo el diseño y la implementación de un pequeño sistema de multiplexaje por división de tiempo para 4 señales de voz. Según el planteamiento especificado por el director del seminario, no se trata de desarrollar un prototipo comercial, con todos los requerimientos y facilidades de los sistemas en uso, si no que se estimuló que se debería desarrollar un circuito con propósitos académicos en el que se pudieran apreciar las técnicas de muestreo, multiplexaje, conversión A/D, y D/A, sin recurrir a señales de muy alta velocidad, - difíciles de manejar y apreciar con el equipo de laboratorio de comunicaciones.

Se estableció además que la tesis no debe incluir análisis matemático de las señales producidas, ni de la influencia del ruido en el funcionamiento del equipo. Por último, se especificó, que la línea de enlace entre ambos equipos debió ser prácticamente inexistente; en resumen, el trabajo se condensó totalmente en - el desarrollo de circuitos para muestreo, multiplexaje, y conversión A/D y D/A.

DISEÑO DEL SISTEMA DE MULTIPLEXAJE.

1.- Planteamiento del Problema.

- a) La premisa fundamental en el desarrollo del aparato, es que éste debe ser empleado con fines académicos; por lo que sus funciones se realizarán en forma sumamente simplificada, comparadas con las técnicas y procesos sofisticados que usan los equipos comerciales.
- b) El aparato debe reunir en un sólo par de hilos, 4 señales analógicas digitalizadas y debe efectuar la separación y decodificación de éllas en el extremo receptor.
- c) No debe haber más de 2 hilos, (vivo y tierra), conectando al transmisor y el receptor.
- d) La calidad de la señal recuperada en el extremo receptor podrá ser menor que la obtenida en un sistema comercial.
- e) Las demás características del sistema quedan a criterio del diseñador.

2.- Alternativas de Solución.

En este caso, debido a que los sistemas PCM han sido objeto de un alto grado de estandarización, las posibles soluciones estarán basadas en las siguientes opciones:

a) Las señales de los 4 canales se muestran, se multiplexan y se digitalizan; esta alternativa fue escogida por ser la más barata.

b) Las señales provenientes de los 4 canales se muestran, se digitalizan y se multiplexan, esto tiene como consecuencia que se pueden procesar señales a mayor velocidad, ya que para cada canal se tendría un convertidor A/D, aunque saldría bastante más caro. Por las razones anteriores, como ya se mencionó, nos decidimos por la primera opción.

3.- Diagrama General.

En las figuras 1 y 2 se presenta la estructura clásica de un sistema de multiplexaje PCM.

Inicialmente las 4 señales se someten a filtrado para cumplir con el teorema de muestreo ($f_m \leq f_{máx}$ voz). En seguida, las 4 señales son muestradas secuencialmente con el uso de compuertas analógicas y las salidas de tales compuertas se suman, con lo que se realiza el proceso de multiplexaje en tiempo. En el mismo bloque se generan 2 bits por cada muestra, que de aquí en adelante llamaremos "bits de asignación"; estos bits sirven para identificar a qué señal corresponde cada muestra.




FIGURA 1. DIAGRAMA DEL TRANSMISOR




FIGURA 2 . DIAGRAMA DEL RECEPTOR

El siguiente paso es la conversión A/D, en la que cada muestra es convertida a un número binario, equivalente aproximadamente a su altura. Se dice que la conversión es aproximada, porque la altura de una muestra, no siempre tiene un número entero de --- volts y el codificador no codifica los decimales; por lo que en la mayoría de los casos, la conversión no es exacta.

Si el codificador usado entrega los bits en serie, el siguiente paso es adicionarle los dos bits de asignación; pero si el codificador entrega los bits en paralelo, hay que usar un convertidor paralelo serie y ahí mismo agregarle los 2 bits de asignación.

El último paso del proceso de transmisión, es adecuar la señal de salida del codificador a la línea telefónica, para lo que se usa una conversión de NRZ (que es usualmente el formato de salida de un TTL) a algún otro formato que:

- a) Permita a la señal viajar por la línea sin gran deformación.
- b) Permita al receptor recuperar el reloj con facilidad.

Para cada una de las etapas antes descritas se requiere una señal de reloj, de modo que el equipo debe disponer de un generador de pulsos preciso y estable y de los correspondientes divisores de frecuencia, según se necesite.

En el receptor, el primer paso del proceso es la recuperación del reloj y la reconversión de la señal a formato NRZ. El reloj recuperado nos permite implementar un circuito de sincronización.

zzación que detecta la presencia de los bits de asignación y genera, en consecuencia, una señal para inicializar el funcionamiento del convertidor D/A.

Una vez que las muestras han sido recuperadas a partir de los bits, se distribuyen a los filtros de corte bajas que las reconvierten a señales analógicas, llegando de esta forma a su destino.

4.- Dimensionamiento del Sistema PCM.

a) Transmisor.

Después de algunos razonamientos, se llega a la conclusión que los circuitos más limitantes, son los convertidores A/D y --D/A. Examinando los mercados y el mercado local, encontramos el par ADC0800 y DAC0800 desarrollados para trabajar en forma conjunta. El dato que más nos interesa es su velocidad, que es de 800 khz máximo, codificando cada muestra con 8 bits; además el ADC suministra un pulso de fin de conversión, requiriendo un pulso de inicio de conversión. El tiempo de conversión es de 40 ciclos de reloj, por lo que dejando 10 ciclos de reloj entre muestras, puede convertir hasta 16000 muestras en un segundo.

Esto, para 4 canales de voz, es insuficiente desde el punto de vista comercial, ya que sólo permite 4000 muestras/seg-canal, lo que limita a menos de 2000 hz la frecuencia máxima de la señal de voz, sin embargo, debido a que los parámetros de diseño no especifican frecuencia máxima, se opta por usar el ADC0800. Hay otro motivo que nos permite tal selección; pruebas realizadas en el laboratorio de comunicaciones, nos permiten afirmar que recortando el ancho de banda de la voz a 1500 hz, la inteligibilidad es buena, aunque hay bastante distorsión debido al recorte de --frecuencias tan severo.

Otra opción es usar 2 convertidores A/D para aumentar la cantidad de muestras/seg-canal, pero esa solución encarece y complica el aparato, por lo que se descarta por el momento.

El reloj que debe controlar todo el sistema tiene que ser de gran estabilidad y bajo costo, para lo que se escoge un oscilador de cristal, que es de muy buena estabilidad. Para reducir el costo, se escoge un cristal de 3.579545 Mhz, que sirve para receptores de T.V. a color, cuyo costo es aproximadamente el 1/3 del costo de un cristal fabricado especialmente. A partir de la frecuencia de 3.57 Mhz, se debe lograr un valor cercano a 800 khz. Es fácil ver que el divisor más adecuado y conveniente es 5, por lo que el A/D operará con un reloj de 715909 hz (Ck/5).

Regresando al codificador A/D, este es controlado por un reloj que llamamos Ck/5 y requiere que se alimente de un pulso de inicio de conversión, o sea cada 50 pulsos de Ck/5; este nos obliga a dividir nuevamente la frecuencia de 3.57 Mhz, para obtener Ck/250= 14313 hz, y estas son todas las frecuencias que debe suministrar el reloj cuyo circuito muestra la figura 3.

El mencionado pulso de inicio de conversión, tomado directamente del Ck/250, es demasiado ancho, por lo que antes de alimentarlo al A/D, se le hace pasar por un monostable para reducir su anchura; que según el Manual Linear deberá estar entre 1 y 3 1/2 ciclos del reloj que controla el A/D.

La salida del convertidor A/D consta de 8 bits en paralelo y tiene el inconveniente de que no aparece "instantáneamente" después de los 40 ciclos de reloj establecidos, si no que durante todo el lance de conversión los datos van cambiando en las diferentes salidas, y sólo se tiene la información correcta después de los 40 ciclos de reloj. Para evitar la información falsa pueda -




FIGURA 3. CIRCUITO DE TEMPORIZACION

transmitirse, se impide su salida, colocando Flip-Flops D en cada una de las 8 salidas del convertidor A/D, estos Flip-Flops, sólo se cargarán con el pulso de fin de conversión, suministrado por el A/D, de este modo, esa información digital permanecerá en la salida de los Flip-Flops, disponible para su envío, hasta el momento en que llegue un nuevo pulso de fin de conversión, señal de que hay nueva información binaria a la entrada de los ---Flip-Flops. El pulso de fin de conversión suministrado por el --A/D, es inadecuado para activar a los Flip-Flops, por lo que necesitamos retrasarlo en el tiempo y recortar su duración; lo primero se lográ utilizando un monostable que se dispara con el --flanco ascendente del pulso, de esta manera obtenemos un pulso descendente, cuyo flanco posterior (descendente), se utiliza para disparar a un segundo monostable, que fija la duración del pulso de control, para los Flip-Flops D.

La información binaria almacenada en los 8 Flip-Flops D, tiene que seruesta en serie, y esto se realiza con la ayuda de un multiplexor 74150, que reciba, además de los bits de código correspondiente a una muestra, los dos bits de asignación de canal, que serán usados para sincronizar el receptor.

Este multiplexor es controlado por un contador de 0 a 9, que le va indicando cuál de los bits de entrada deberá entregar a la salida. El contador utilizado es el 7490, que será controlado por el reloj $Ck/25$ y puesto en ceros por el mismo pulso de inicio de conversión, suministrado al A/D. Un detalle adicional es que el multiplexor invierte los datos, por lo tanto se coloca en su salida un inversor (figura 4).





FIGURA 4 . CIRCUITO DE CODIFICACION



Cronograma del Circuito de Codificación

Como cada muestra tarda 50 pulsos de CK/F, el número de muestras en total es de $715900/50 = 14318$ muestras/sec, eso implica que cada canal será muestreado $14318/4 = 3579$ veces cada segundo, con lo que la frecuencia de corte de los filtros será de 1500 hz, para cumplir con el teorema de muestreo. El diseño de los filtros se realizará al final.

El codificador A/D debe recibir muestras de tipo pulso; sin embargo, los switches salógicos al momento de ser activados, dejan pasar la señal tal como viene, por lo cual la salida de tales switches se tendrán muestras de "tipo conforme", de modo que el codificador va a recibir un voltaje variable durante el uso de cada muestra, evolucionando errores en la conversión A/D. (fig.5). Para evitar lo anterior, se va a muestrear durante un tiempo muy pequeño y el valor final de la muestra se retendrá hasta el final del período de la muestra.




FIGURA 5. MUESTREADOR




FIGURA 6a. MUESTREADOR Y RETENEDOR

De esta forma, considerando que el tiempo asignado a una muestra es de 1/14318 seg, se considera adecuado que los switchs analógicos operen durante la cuarta parte de ese tiempo y las otras tres cuartas partes se retenga el valor de la muestra.

Por lo tanto, los pulsos de control de los switchs deberán adelgazar con el uso de monoestables y la salida de los switchs analógicos, conectar el circuito de retención para conservar el valor de la muestra (figura 6a).

Por todo lo anterior, para controlar secuencialmente los switchs, se requiere un contador de 0 a 3, activado por el reloj CK/250. Las salidas del contador son combinadas a través de inversores y compuertas AND, para operar secuencialmente los 4 switchs analógicos. Así mismo, las dos salidas menos significativas del contador se usarán como bits de configuración de canal, ya que permitirán la secuencia 00, 01, 10, y 11. (figura 7).

La señal de salida del circuito de codificación viene en formato NRZ, que no es el más apropiado para transmitir ni para recuperar el reloj en el receptor; por lo que hay que incluir un circuito que convierta el código NRZ a otro más adecuado para los propósitos mencionados.

Revisando la extensa lista de códigos de línes, encontramos que existe el RZ-polar, cuya configuración es como se aprecia en la figura 6b.




FIGURA 6b.






FIGURA 7. CIRCUITO DE MUESTREO Y MULTIPLEXAJE



Cronograma del Circuito de Muestreo y Multiplexaje



Cronograma del Circuito de Muestreo y Multiplexaje

Este formato tiene la ventaja de que rectificándolo en onda completa en el receptor, se recupera completamente el reloj sin cambio alguno de fase.

El circuito codificador de línea, tiene que recortar el ancho de los pulsos a la mitad e invertir los zeros para que tengan polaridad negativa, esto se hace utilizando una comuerta AND y una AND con una entrada invertida. De tal forma que CK/25 + la señal NRZ entrarán a dichas comuertes introduciéndose NRZ por la entrada invertida de la comuerta AND, de manera que si CK/25 + NRZ tienen nivel cero, en el punto A de la figura 6, tendremos nivel alto (+5 voltos), por lo tanto el diodo conducirá; pero si CK/25 + NRZ tienen nivel alto (2 voltos), ver el punto C, el diodo no concurrirá ya que la tanta supera la base de Q2 está polarizada a directa, el diodo Zener no lo dejará conducir, entonces en los colectores de los transistores tendremos 0 -- voltos. Si CK/25 está en nivel bajo (0 voltos), "A" irá en nivel alto -- (+5 voltos), el punto A tendrá nivel alto (+5 voltos) y el punto C -- estará en nivel bajo (0 voltos) de tal forma que tramo "B" entre "C" estarán en corte, por lo tanto en los colectores "A" tendrá 2 voltos. Si CK/25 está en nivel alto (+5 voltos) y NRZ + el bajo (0 voltos), él estará en corte, surgen en su base y emisor un pequeño voltaje; Q2 estará en saturación, surgen "B" en diferencia de potencial entre el punto B y la resistencia de emisor, lo que hará que el diodo zener conduzca, ver la curva en los colectores tendrán -5 voltos. Si CK/25 y NRZ están en nivel alto (+5 voltos), A y B estarán a nivel bajo (0 voltos), por lo que el conductor y Q2 estará en corte; de aquí que el voltaje en los colectores será +5 voltos.

b) Receptor

En un caso real, si se transmite la señal RZ-polar, llegará al receptor un tanto deformada por la linea de transmisión; en ese caso, se rectifica y se alimenta a un circuito resonante paralelo a fin de hacerla senoidal (figura 9), inseguida se hace cuadrada, ya sea usando un amplificador saturado ó un disparador Schmitt.




FIGURA 6. CODIFICADOR DE LINEA


salida	Q1	Q2	A	B	V	NRZ
+	sat	corte	0	0	-	-
0	corte	corte	0	0	-	-
-	corte	sat	1	1	1	0

CK	NRZ	A
1	1	0
0	0	0
0	1	0
1	0	1



CK	NRZ	A
1	1	0
0	0	1
0	1	1
1	0	1





Cronograma del Codificador de línea

CK=1431814
25

NRZ




A




B



C
Salida
RZ



Cronograma del Codificador de línea




SEÑAL TRANSMITIDA




SEÑAL RECIBIDA



SEÑAL RECTIFICADA



CIRCUITO RESONANTE



SEÑAL FILTRADA



SEÑAL RECORTADA

FIGURA 9

Como el diseño que se está elaborando no usará una línea de transmisión, bastará con hacer pasar la señal RZ-polar por un rectificador de onda completa para recuperar el reloj.

Simultáneamente con la operación antes descrita, se realiza la conversión RZ-NRZ, de modo que con esto obtendremos ya en posesión del reloj $Ck/25$ y de la señal NRZ que contiene la información y los bits de asignación de canal.

La recuperación del reloj se hace en dos etapas, la primera consiste en separar por medio de un diodo los pulsos positivos de la señal RZ-polar y alimentarlos a un amplificador, donde se comparan con un umbral de corriente directa, esto con el fin de eliminar un poco de ruido y deformaciones ocasionadas por los circuitos. La segunda etapa consiste en tomar con otro diodo los pulsos negativos y alimentarlos a un amplificador inversor analógico. Las salidas del comparador y el inversor analógico, se suman en una combuerta OR y la salida de ésta se considera el reloj recuperado. Para reconstruir la señal NRZ original, alimentamos la entrada D de un Flip-Flop con los pulsos positivos obtenidos del comparador y alimentaremos la entrada Clk del Flip-Flop, con el $Ck/25$ recuperado, a través de un monostable, con lo que en la salida Q obtendremos la señal NRZ original (figura 12). El siguiente paso es identificar los bits de asignación de canal y a partir de ellos, producir una señal de sincronía que indique al D/A cuándo debe realizar la conversión. Este proceso se lleva a cabo haciendo pasar la señal por un registro de corrimiento de entrada serie-salida paralelo, con capacidad para alojar 120 bits; de esta forma en cualquier instante habrá 3 tramas de la señal binaria y sus bits de asignación de canal presentes en las salidas del registro. Con lo anterior, en un momento dado, los canales de datos estarán acomodados de la siguiente forma:





FIGURA 10. DECODIFICADOR DE LINEA Y RECUPERADOR DE RELOJ

RZ POLAR



B




A



SALIDA OR

CK_{rec}


SALIDA
ONE SHOT



NRZ
REC



Cronograma del Decodificador de línea y Recuperador de reloj



donde, en los huecos numerados se almacén 8 bits de información y en las ranuras se encuentran los bits de asignación que están arriba de ellas.

Para detectar esta secuencia de bits de asignación, se usan 3 comparadores de 8 bits cada uno, conectados a las salidas correspondientes del registro de corrimiento y previamente programados con la secuencia a identificar.

Su uso ahora lo presento ejemplificado en tramas de 3 bytes.
La secuencia en que surgen sólo tramas, la probabilidad de que con los bits de información se forme la secuencia 11100110, con el espacio entre ésta y la siguiente trama correcta es de $1/2^8$ y para 3 tramas, la probabilidad es de $(1/2^8)^3 = 596 \times 10^{-9}$, entonces como la velocidad de transmisión es de 1024 bits/sec, usando 3 tramas para comparar, podría probablemente detectar una falla de sincronía cada $5,12 \times 10^{-9}$ segundos.

Dato igual que probabilidad sobre el manejo del sistema escuchará un "click" cada $5,12 \times 10^{-9}$ seg.

Con más tramas para comparar, la probabilidad de falla decrece, pero se complica el sistema porque hay que conectarlo a más comparadores.

Viendo la figura 11 solamente necesitamos cuando cualquiera de los tres comparadores del registrador de sincronía identifican la secuencia correcta, enviar un pulso a una compuerta and y si los tres comparadores tienen la secuencia correcta envían simultáneamente

10	01	00	11	10	01	00	11	10	01	00
↓	↓	↓	↓	↓	↓	↓	↓	↓	↓	↓
4	3	2	1	4	3	2	1	4	3	2

donde, en los huecos numerados se almacén 3 bits de información y en las ranuras se encuentran los bits de asignación anotados arriba de ellos.

Para detectar esta secuencia de bits de asignación, se usan 3 comparadores de 3 bits cada uno, conectados a las salidas correspondientes del registro de corrimiento y convenientemente programados con la secuencia a identificar.

Si se toma la programación sugerida en el trazo 1, la respuesta es que son una sola trama, la probabilidad de que con los bits de información se forme correctamente la secuencia 1110011, con el espaciado adecuado, es de 1/8; si son 2 tramas, la probabilidad de que casualmente coincidan en la secuencia correcta es de 1/2, y para 3 tramas, la probabilidad es de $(1/8)^3 = 596 \times 10^{-9}$, entonces como la velocidad de transmisión es de 1000 bits/trama, cuando 3 tramas vienen consecutivas, habría probabilmente detectar una falla de sincronía cada $0,18 \times 10^{-6}$ segundos.

Este implica que probablemente ante el usuario del sistema escuchará un "click" cada 0,18 segundos.

Con más tramas vienen errores y la probabilidad de falla decrece, pero se complica el sistema identificador.

Viendo la figura 11 podemos observar que cuando cualquiera de los tres comparadores del receptor indica que la secuencia identifica la secuencia correcta, envía un pulso a una variante and y si los tres comparadores tienen la secuencia correcta envían simultáneamente





FIGURA 11. CIRCUITO RECUPERADOR DE SINCRONIZACION



Cronograma del Circuito de Sincronización

un pulso a la compuerta mencionada, ésta produce a su vez un --- pulso que pone en ceros a todo el sistema de decodificación. Esta puesta en ceros ocurre una vez cada trama (4 canales de datos), de modo que si el circuito de recuperación de sincronía se equivoca, puede echar a perder un vínculo de 4 muestras, una -- de cada canal, o sea que el usuario telefónico perderá información de audio durante 1/1418 seg, lo cual es despreciable desde el punto de vista humano.

Por lo dicho anteriormente, el circuito de decodificación trabaja libremente durante 3 muestras y, a la cuarta, se le reajusta o resincroniza, aunque no se haya desincronizado.

El convertidor DAC0800 es un dispositivo sincrónico, al que hay que alimentarle los 8 bits simultáneamente, por lo tanto tomaremos las 8 primeras salidas paralela del registro de corrimiento utilizado en el recuperador de sincronía, para alimentarlas a un juego de 8 Flip-Flops D. En el momento en que estén presentes --- los 8 bits correspondientes a un canal, a la entrada de los ---- Flip-Flop; éstos reciben un pulso de carga, que permite transferir los mencionados 8 bits al convertidor D/A. Los Flip-Flops tienen la propiedad de que, aunque en sus entradas están variando las señales, sus salidas permanecerán en un estado constante, mientras no llegue otro pulso de carga.

Por lo tanto el convertidor D/A, entregará un voltaje constante durante todo el tiempo correspondiente a una muestra; lo que hace innecesario el uso de un retenedor a la salida del D/A, similar al que se usa en la entrada A/D.

Los pulsos de carga para los Flip-Flops provienen de un contador de 0 a 9, controlado por el reloj recuperado (Ok/25). Las 4 salidas de este contador se niegan y se alimentan a una compuerta and, para que cuando se tengan 4 ceros, los Flip-Flops reciban el pulso de carga. El contador mencionado en este párrafo es pre-

cisamente el que será puesto en acción, con la salida del recuperador de sincronía, previamente adelgazada con el uso de un monocable (figura 12).

Las muestras recuperadas por el convertidor D/A, deberán ser distribuidas a los 4 canales correspondientes; por lo tanto se dispone de 4 switches analógicos, controlados por un contador de 0 a 3. Las salidas del contador son combinadas a través de inversores y compuertas and, para operar secuencialmente los 4 switches analógicos (figura 13).

Las muestras de cada canal, serán convertidas a señal continua debido al uso de retenedores y filtros paso bajos de 1.5 KHz, con lo cual el usuario del sistema, situado en el extremo receptor, tendrá acceso a la información emitida en el lado transmisor.

Por otra parte, los filtros tanto de entrada como de salida, serán iguales, 4 en la entrada y 4 en la salida del sistema (figuras 14 y 15).

Los filtros escogidos serán de estructura Chebychev de cuarto orden. Para determinar los valores de resistencias y capacitancias de los filtros a usar, nos referiremos a la gráfica 16, localizaremos la frecuencia de corte requerida tomando el valor de capacitancia C2, comercial de .02 uf y con ello localizar el parámetro K correspondiente que en este caso es 3.4. Pasando a la gráfica 17 con el valor de K = 3.4, con grancia de 4 y un rizo de 1/2 db, localizaremos los valores de las resistencias, siendo los siguientes:





FIGURA 12. CIRCUITO DE DECODIFICACION




Cronograma del Circuito de Decodificación

PAM


14318 bits/seg

carga




sinc

3579 PPS



CIRCUITO DE DEMULTIPLEXAJE Y
RETENCION

FIGURA 13.



Cronograma del Circuito de Demultiplexaje





FIGURA 14









FIGURA 15



DIN A4
Nº 6123
 $\log \times \log$
Modulo 10

FIGURA 3K

FRECUENCIA DE CORTE - Hz



R1= 15 K

R2= 1.05 K

R3= 33 K

R4= 33 K

R5= 6.2 K

R6= 13 K

R7= 29 K

R8= 39 K

C1= .02 uf

C= .02 uf

C2= .03 uf

Diseño del sistema de alimentación.

Para el diseño de las fuentes de C.D. se requiere conocer el consumo de corriente de cada módulo o bloques del sistema PCM.
Para ello existen 2 criterios:

1.- Hacer la suma de las corrientes consumidas por los distintos C.I. según datos del fabricante.

2.- Alimentar a los circuitos con una fuente de C.D ajustable y medir la corriente que consume cada módulo.

A continuación se presenta una lista de las corrientes máximas y voltajes de cada C.I. obtenidas del manual del fabricante y posteriormente se anota el resumen de corrientes medidas experimentalmente, así como de los voltajes nominales.

Circuito Integrado. Corriente Consumida. Nivel de Voltaje.

7404	33 ma	+5 volts
7407	41 "	"
7408	33 "	"
74LS11	6.6 "	"
74LS21	4.4 "	"
7432	38 "	"
7474	30 "	"
7485	88 "	"
7490	42 "	"
74121	49 "	"
74123	66 "	"
74150	68 "	"
74164	54 "	"
LM319	-5 y 12. 5 ma	± 5 volts
TL081	.2.8 ma	± 5 y ± 12 volts
TL084	11.2 "	± 12 volts
TL601	-2.5 y 10 ma	"
MC4024	.10 ua	+6 volt
MC4047	.10 ua	"
MC4059	.10 "	"
MC4073	.10 "	"
MC4081	.10 "	"
ADC0800	15 ma	± 5 y -12 volts
DACC600	-5.8 y 3.8 ma	± 12 y +10 volts

De acuerdo al consumo por bloques, se tendría lo siguiente:

Circuito de Temporización

Contiene 3 circuitos integrados 7400 y un circuito integrado 7404, lo que da un consumo de corriente total teórico de 159 ma, y un consumo real de 124 ma a +5 voltas.

Circuito de Multiplexaje

Este circuito contiene 4 integrados MC4047, 4 TL621, un TL071, un MC4081, un MC4069, y un MC4071, lo que teóricamente consume -10 ma a -12 voltas, 42.8 ma a +12 voltas, y 40 ma a +6 voltas.

Realmente consume -4.5 ma a -12 voltas, 30 ma a +12 voltas y, 20 ma a +6 voltas.

Circuito de Codificación

Dicho circuito contiene un integrado ADC 0, cuatro integrados 7474, un 7407, un 7404, un 7420, dos 74121, y un 74150, lo que da un consumo de corriente de 399 ma a +5 voltas, teóricamente. Realmente consume 193 ma a +5 voltas, -.58 ma a -5 voltas, y -13 ma a -12 voltas.

Circuito Codificador de Línea.

Está constituido por un circuito integrado 7404, un 7408, un transistor 2N4126 y un transistores 2N4124, lo que teóricamente consume 66 ma a +5 voltas, este circuito es alimentado por fuentes de +5 voltas y -5 voltas del circuito de codificación por lo que el consumo real va incluido en el consumo del codificador.

Filtros

Tanto en el transmisor como en el receptor están constituidos por 2 circuitos integrados TL074, y en ambos casos teóricamente consumen 22 ma a +12 voltas, realmente 10 ma a +12 voltas y 1 ma a -12 voltas.

Circuito Decodificador de Línea y Recuperador de Reloj.

Está constituido por un circuito integrado 7432, un 7474, un 74121, un TL081, y un LM319, lo que consume 123.2 mA a +5 volts y -5 mA a -5 volts teóricamente. Realmente consume 80 mA a +5 volts y -3 mA a -5 volts.

Circuito de Sincronización

Contiene 15 integrados 74164, y 3 integrados 7435, lo que da un consumo teórico de 1.514 A, a +5 volts. Realmente consume 650 mA.

Circuito de Decodificación

Contiene 4 integrados 7474, un integrado 7427, un integrado 74LS21, un 74123, un 7490, un 7404, y un DAC0800, que consumen 313 mA a +5 volts, 3.8 mA a +12 volts, -5.8 mA a -12 volts teóricamente. Realmente consume 200 mA a +5 volts, 2 mA a +12 volts, -3 mA a -12 voltos.

Circuito de Desmultiplexaje

Está constituido por 2 integrados MC4073, un MC4069, un MC4024, 4 TL601, y un TL084, que consumen 20 mA a +5 volts, -6 mA a -12 volts y, 51 mA a +12 volts. teóricamente. Realmente consumen 10 mA a +5 volts, -3 mA a -12 volts y, 24 mA a +12 volts.

El sistema de alimentación desarrollado es de tipo totalmente convencional, obteniéndose la C.D. por rectificación de onda completa con su puente de diodos alimentado con un transformador reductor.

Para obtener los diferentes voltajes a partir de esta fuente primaria, se acude al uso de reguladores y amplificadores de C.D. Se verán 3 tipos de circuitos:

1.- Regulador fijo en circuito integrado.

2.- Regulador ajustable en circuito integrado.

3.- Diodo zener y amplificador de corriente inversa.

La selección de cada uno de ellos se hace según las necesidades de corriente, estabilidad de voltaje y costo.

En el primer caso, no se requieren cálculos; simplemente se deben respetar los máximos establecidos por el fabricante.

En el segundo caso, el fabricante especifica que el ajuste se realiza por medio de un potenciómetro, por lo que primero se calculan los cálculos, si no es hasta que ajustar el circuito y luego, recalcular el potenciómetro con resistencias fijas.

El cálculo de los componentes del tercero es lo muy sencillo y se ilustra con un ejemplo, véase el circuito de la figura 18 a.




FIGURA 18a.

CALCULOS

En las figuras 18b y 19 vemos los diagramas de las fuentes de alimentación y en ellos se anotan los circuitos que van a ser alimentados. En este caso el valor de V_{cc} es de 47 voltios c.d.

El voltaje nominal V_L será de +6 voltos c.c., con un valor de corriente I_L de 500 ma. nominal.

Se selecciona un diodo zener de 6.3 voltos a 1/2 watt, con lo que la corriente a través de él será:

$$I_d = P/V = .5/6.3 = 79 \text{ mA}$$

a través de R_2 necesaria I_2 con un valor nominal de:

$$\text{Fijando } R_2 = 1 \text{ k}\Omega \quad I_2 = V_L/R_2 = 6 \text{ voltos} / 1 \text{ k}\Omega = .006 \text{ amperes}$$

Por otro lado tenemos que:

$$I_E = I_2 + I_L$$

como $I_L = 500 \text{ ma}$ por lo tanto $I_E = .006 + .500 = .506 \text{ amperes}$

teniendo un voltaje de $V_{BE} = .3 \text{ voltos}$

$$\beta = 40$$

$$I_B = I_E / \beta + 1 = .0123 \text{ amperes} \quad I_L = I_B + I_d = .0123 + .079 = 01.3 \text{ mA}$$

$$V_{cc} = R_1 I_L + V_{BE} + 6$$

$$\text{de donde } R_1 = 10.7 / 0.0913 = 117.19 \Omega$$

el valor comercial más cercano es de 120Ω
por lo tanto $R_1 = 120 \Omega$




FIGURA 18b. FUENTE DEL TRANSMISOR




FIGURA 18b. FUENTE DEL TRANSMISOR




FIGURA 19.

FUENTE DEL RECEPTOR

Además de los elementales cálculos realizados para el sistema de alimentación, debemos determinar algunos valores de resistencias y capacitancias para los diferentes monoestables utilizados en el sistema.

A continuación daremos los valores determinados:

- Constante de tiempo de los monoestables para los switchs del circuito de multiplexaje.

La fórmula consignada para el ancho del pulso es $\Delta t = 2.43 \cdot RC$, por lo que considerando que se requiere un ancho de pulso de .044 microseconds aproximadamente, del manual de operación del MC4047 fijando $R = 180 \text{ }\mu\Omega$, se obtiene un valor de capacitancia $C = 100 \times 10^{-12} \text{ f}$.

- Constante de tiempo del monoestable para los pulsos de inicio de conversión.

Del manual de operación del circuito integrado 74121, en la página 81 de esta tesis se tiene que, para un ancho de pulso= 1 useg, con $R = 2 \text{ K}\Omega$, la gráfica nos da $C = .001 \text{ pf}$.

- Constantes de tiempo de los monoestables para los pulsos de carga en el circuito de decodificación.

De la misma gráfica usada en el caso anterior para el circuito integrado 74121 se tiene que para el primer monoestable se necesita un ancho de pulso= 3 μseg de donde $R = 2 \text{ K}\Omega$, y por lo tanto $C = .0047 \text{ pf}$. Para el segundo monoestable se necesitará un ancho de pulso= 2 μseg , fijando $R = 2 \text{ K}\Omega$, por lo tanto $C = .0022 \text{ pf}$.

- Constante de tiempo del monoestable del decodificador de línea y recuperador de reloj.

Del manual de operación del circuito integrado 74121, necesitando un ancho de pulso= .6 μ seg si fijamos $R= 7.5 \text{ k}\Omega$ se tendrá un $C= 1000 \text{ pf}$.

- Constante de tiempo del monoestable del convertidor D/A.

Del manual de operación del circuito integrado 74123, se tendrá:

$C = \text{ancho de pulso} / .25 \Omega (1 + 1.7/R)$
considerando que se necesita un ancho de pulso= .05 μ seg, y tomando $R= 1 \text{ k}\Omega$, se tendrá $C= 1000 \text{ pf}$.

- Constante de tiempo de los circuitos de retención.

La constante de tiempo de los circuitos de retención, se determina experimentalmente considerando un capacitor de un valor tal que permita que se cargue cierto instante de tiempo y además, que descargue hacia el amplificador operacional.

CONSTRUCCION Y PRUEBAS

Este capítulo tiene el objetivo de dar a conocer los resultados de las pruebas realizadas al sistema PCM, así como los detalles sobre su ensamblado. Dentro de las pruebas realizadas mencionaremos las siguientes:

- a) Distorsión de la señal recuperada.
- b) Amplitud máxima de la señal de entrada.
- c) Offset de la señal de entrada.
- d) Respuesta a la frecuencia de los filtros de entrada y salida.
- e) Ruido de canal vacío.
- f) Espectro de frecuencias de la señal transmitida (RZ-Polar).
- g) Prueba del sistema.

a) $\% \text{ Distorsión}$.- Es el parámetro que nos indica la calidad de la señal recuperada con respecto a la frecuencia. En la figura 20 aparece el diagrama de bloques para medir la distorsión de la señal recuperada. El diagrama está constituido en primer término por un generador que proporciona una onda senoidal de amplitud constante al transmisor indicado en el voltímetro y cuya frecuencia varía como se muestra en la tabla de distorsión que se muestra en la página 68, visualizándola en el frecuencímetro. El receptor el recuperar la señal, la envía simultáneamente al osciloscopio y al analizador de espectros; al primero para visualizar la distorsión de la señal y al segundo para observar el espectro de frecuencia y ver si es difícil de moldear la distorsión de acuerdo a la figura de la página 25. En la figura 21 se muestra la gráfica de distorsión con respecto a la frecuencia.




FIGURA 20 DIAGRAMA DE BLOQUES PARA MEDIR LA DISTORSIÓN

En lo que respecta al % de distorsión, podemos expresarlo por la siguiente fórmula:

$$\% \text{ Distorsión} = \frac{\text{Volatilaje componentes indeseables X 100}}{\text{Volatilaje de la señal deseable}}$$

Los valores de la gráfica de distorsión se dan en la siguiente tabla:

Frecuencia Hz	Volatilaje de la señal deseable Volts	Volatilaje comp. ind. Volts	% Dist.
100	1.6	0	0
200	4.8	0	0
300	4.2	0	0
400	4.0	0	0
500	3.8	0	0
600	3.2	0	0
700	3.0	0	0
800	2.4	0	0
900	2.0	.1	5
1000	1.8	.1	7.55
1100	1.6	.1	9.25
1200	1.5	.1	10.65
1300	1.0	.175	37.50
1400	.8	.2	25
1500	.64	.21	32.81
1600	.58	.24	41.37
1700	.45	.27	60




FIGURA 21 GRÁFICA DE DISTORSIÓN

- b) Amplitud máxima .- Es la amplitud máxima permisible de una señal que se puede transmitir sin deformarse esto al recuperarla, dicha amplitud tiene un valor de 2.2 voltos p-p.
- c) Offset.- Es el offset que requiere la señal a transmitir para evitar deformaciones de ésta al recuperarla. Dicho offset tiene un valor de + 2.2 voltas.
- d) Respuestas a la frecuencia de los filtros usados.- En la figura 12 se observa el diagrama de bloques para medir la respuesta a la frecuencia de los filtros usados en el sistema. Se envía una onda cuadroidal al filtro, cuya amplitud se mantiene constante aproximadamente y cuya frecuencia se mide por medio de un frecuencímetro. La citada frecuencia varía según la tabla de la página 59. A la salida del filtro, se mide la amplitud de la señal filtrada utilizando un voltímetro y un osciloscopio. En la figura 23 se muestra la gráfica de respuesta en frecuencia de los filtros.




FIGURA 22. DIAGRAMA DE BLOQUES PARA MEDIR LA RESPUESTA EN FRECUENCIA DE LOS FILTROS USADOS

Los valores correspondientes de la gráfica de respuesta en frecuencia se dan en la siguiente tabla:

Frecuencia Hz	Voltaje de señal de Entrada Volts	Voltaje de señal de Salida Volts	Ganancia
100	1.04	.25	7
200	"	.25	6.7
300	"	.16	6.3
400	"	.22	5.7
500	"	.28	5.1
600	"	.21	4.3
700	1.02	.55	3.6
800	1.01	.36	2.6
900	"	.22	1.5
1000	"	.07	.5
1100	1	.93	-8
1200	"	.8	-1.2
1300	"	.74	-2.8
1400	"	.65	-3.9
1500	"	.55	-5.0
1600	"	.49	-6.3
1700	"	.42	-7.8
1800	"	.37	-8.7
1900	"	.33	-9.7
2000	"	.29	-10.9
2100	"	.26	-11.8
2200	"	.23	-13
2300	"	.20	-14.2
2400	"	.18	-15
2500	"	.16	-16
2600	"	.15	-16.6
2700	"	.13	-18

Ganancia




FIGURA 23. GRAFICA DE RESPUESTA EN FRECUENCIA DE LOS FILTROS

e) Ruido de canal vacío.- El ruido que existe en los canales cuando estos no transmiten señal, su valor prácticamente es 0.

f). Espectro de frecuencias de la señal transmitida (RZ-Polar).- En la figura 24 tenemos el diagrama de bloques para observar el espectro de frecuencias de la señal RZ-Polar correspondiente a los bits de asignación de canal. Para lograrlo, se enciende el transmisor sin proporcionarle ninguna señal, es decir mandando a tierra las entradas de señal del transmisor. A la salida de éste se conecta el osciloscopio para visualizar la señal RZ-Polar, y el analizador de espectros para apreciar el espectro de frecuencias. En la figura 25 se muestra el espectro de frecuencias de la señal.




FIGURA 24. DIAGRAMA DE BLOQUES PARA OBSERVAR EL ESPECTRO
DE FRECUENCIAS DE LA SEÑAL RZ POLAR.




FIGURA 25. ESPECTRO DE FRECUENCIAS DE LA SEÑAL HZ POLAR.

g) Prueba del sistema.- Podemos observar en la figura 26 el diagrama de bloques para hacer la prueba del sistema. Se utilizan 4 generadores de señal, los cuales proporcionarán diferentes tipos de ondas al transmisor. Posteriormente se conecta un osciloscopio de 4 trazos en la entrada de los filtros del receptor para visualizar las señales recuperadas. En la figura 27 se aprecia la comparación de las señales a transmitir con las recuperadas.




FIGURA 26. DIAGRAMA DE BLOQUES PARA LA PRUEBA
DEL SISTEMA




FIGURA 27. OSCILOGRAMA DE SEÑALES DE ENTRADA Y RECUPERADAS

CONSTRUCCION DEL SISTEMA

Generalmente cuando implementamos un circuito electrónico, se analizan varias opciones. En este caso no tenemos esa posibilidad ya que la técnica obvia es el montaje en circuito impreso por tal motivo y sin pensar en otra posibilidad nos decidimos por esta técnica utilizando para ello tarjetas de 10 X 15 cm de una o dos caras según la complejidad del circuito. La interconexión de las diversas tarjetas se realizó mediante conectores hembra tipo "peine" en los que se pueden enchufar las tarjetas provistas de lenguetas de contacto impresas con el mismo cobre de la tarjeta, esto se puede visualizar en la figura 28. Una alternativa que se discutió en un principio consiste en montar todo el transmisor en una sola tarjeta, y al receptor en otra, pero esta opción se descartó porque el tamaño del impresado hacía muy difícil el proceso de trabajo. Para soportar todo el conjunto de conectores y tarjetas se fabricaron los estías metálicos de láminas de hierro, cuyas medidas aparecen en la figura 29. Se escogieron estas dimensiones porque los mencionados muebles van a ser instalados en bastidores (racks). En el frente de los modulos se han dispuesto bornes adecuados para tener acceso a las señales más importantes del sistema, como son:

1.- Para el transmisor:

- a) Entradas para 4 señales analógicas.
- b) Señal PAM.
- c) Pulso de inicio de conversión.
- d) Bits de asignación de canal.
- e) Diferentes señales de reloj usadas.
- f) Señal NRZ.
- g) Señal RZ-Polar.
- h) Tierra.

2.- Para el receptor:

- a) Señal RZ-Polar.
- b) Señal NRZ recuperada.
- c) Señal de reloj recuperada.
- d) Pulso de carga.
- e) Pulso de carga negado.
- f) Pulso de Sincronía.
- g) Señal PAM recuperada.
- h) Cuatro salidas para las señales recuperadas.
- i) Tierra.

Así como los interruptores de encendido de las fuentes de alimentación. Dichas fuentes se ensamblaron, parte en una placa de acero que aloja al transformador y el rectificador con sus respectivos capacitores de filtraje; los reguladores que nos proporcionan los diferentes voltajes se ensamblaron en una placa disipadora que se encuentra alojada en la parte posterior de los aparatos (figura 30). El diagrama general de conexiones de los aparatos se muestra al final.






FIGURA 28. TARJETA Y CONECTOR HEMBRA




TRANSMISOR




RECEPTOR

DIMENSIONES DE LOS MODULOS

FIGURA 29



TRANSMISOR (PARTE POSTERIOR)



RECEPTOR (PARTE POSTERIOR)

FIGURA 30

CONCLUSIONES.

En éste capítulo trataremos de realizar:

- a) Una evaluación técnica del proyecto realizado.
- b) Una autocritica de la tesis.

a) Desde el planteamiento inicial la tesis fue de proyecciones realmente modestas, teniendo en cuenta que es un trabajo que debe realizarse en un lapso de 4 meses y, en este caso particular, por una sola persona. Otro factor limitante en el proyecto, es la obtención de fondos para adquirir los componentes necesarios, ya que la institución no suministra más que sus instalaciones y la asesoría del director de tesis.

Con las limitaciones antes mencionadas, la extensión del proyecto se redujo enormemente, sin embargo los principios fundamentales que se pensaba demostrar, tales como el muestreo, la conversión A/D, D/A y el multiplexaje, pueden ser estudiados sin grandes problemas, usando los aparatos de medición de que se dispone, tal como se puede apreciar por lo anotado en el capítulo de pruebas y experimentos con que concluye la parte técnica de esta tesis. En cuanto a la calidad de la señal de audio generada, no es buena, comparada con la obtenida en un sistema telefónico comercial, sobre todo para las frecuencias agudas de la señal.

El problema de la pérdida de información, que ocurre cuando el recuperador de sincronía del receptor se desajusta, no es demasiado grave, ya que sólo se producen algunos clicks y cracks esporádicamente.

Con respecto a los dispositivos que se decidió no implementar en el proyecto, podemos enumerar:

- 1) Un sistema de bobina híbrida, para hacer la comunicación en ambos sentidos.
- 2) Un sistema compresión-expansión para minimizar el ruido de cuantificación introducido en los convertidores A/D y D/A.
- 3) Un sistema amplificador de Potencia, conocido como line driver, para "cargar" la señal de salida del transmisor a la línea telefónica balanceada.
- 4) Un sistema de protección contra errores binarios causados por el ruido en la línea telefónica.
- 5) Un sistema duplicado de reloj para prevenir la posibilidad de que el reloj que controla el proceso, pueda fallar e interrumpir todas las comunicaciones.
- 6) Un canal telefónico de servicio, que se utiliza para comunicar a los operadores en ambos extremos del sistema.
- 7) La posibilidad de poder enviar información interna de las centrales, junto con la información de la conferencia.

Como se puede apreciar por los 7 puntos mencionados anteriormente, el sistema desarrollado en esta tesis, carece de muchas de las funciones que realiza un equipo comercial; sin embargo si se hubiera considerado incluir estos aspectos en un proyecto, habría sido extremadamente ambicioso y hubiese dejado el tema casi agotado para otras posibles tesis.

b) El desarrollo de este proyecto, además de demostrar los principios fundamentales del PGM y de tener las limitaciones antes mencionadas, permitió obtener cierta habilidad en la resolución de problemas de carácter técnico y además, de adquirir cierta habilidad en el manejo de circuitos analógicos y digitales, de tal forma que para futuros proyectos se contará con lo aprendido, además de complementarse con los conocimientos de las clases de teoría, para lograr un mejor aprendizaje y, como consecuencia, desempeñar lo mejor que se pueda el desarrollo de la profesión.

APÉNDICE

HOJAS DE DATOS DE LOS PRINCIPALES CIRCUITOS INTEGRADOS USADOS

HEX INVERTERS

04

positive logic:
 $Y = \bar{A}$

See page 6-2



SN5404 (U)	SN7404 (Z, N)
SN54104 (U)	SN74104 (Z, N)
SN54L04 (U)	SN74L04 (Z, N)
SN54LS04 (U, W)	SN74LS04 (Z, N)
SN5408A (U, W)	SN7408A (Z, N)


SN5404 (W)
SN54104 (W)
SN54L04 (W)

**HEX BUFFERS/DRIVERS
WITH OPEN COLLECTOR
HIGH VOLTAGE OUTPUTS**

07

positive logic:
 $Y = A$

See page 6-4



SN5407 (U, W)	SN7407 (U, N)
---------------	---------------

**QUADRUPLE 2 INPUT
POSITIVE AND GATES**

08

positive logic:
 $Y = AB$

See page 6-10




SN5408 (U, W)	SN7408 (U, N)
SN54108 (U, W)	SN74108 (U, N)
SN5428 (U, W)	SN7428 (U, N)

**TRIPLE 3-INPUT
POSITIVE-AND GATES**


11

positive logic:
 $Y = ABC$

See page 8-10



SN54H11 (J)
SN54LS11 (J, W)
SN54S11 (J, W)




SN54H11 (W)

**DUAL 4-INPUT
POSITIVE-AND GATES**


21

positive logic:
 $Y = ABCD$

See page 8-10



SN54H21 (J)
SN54LS21 (J, W)
SN74LS21 (J, N)



SN54H21 (W)


NC = NO INTERNAL CONNECTION

**QUADRUPLE 2-INPUT
POSITIVE-OR GATES**

32

positive logic:
 $Y = A+B$

See page 8-25



SN5422 (J, W)
SN54LS32 (J, W)
SN54S32 (J, W)

SN7422 (J, N)
SN74LS32 (J, N)
SN74S32 (J, N)


DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP FLOPS WITH PRESET AND CLEAR

74


FUNCTION TABLE

INPUTS			OUTPUTS		
PRESET	CLEAR	CLOCK	D	D'	Q
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	L	X	H	L
H	H	I	L	L	H
H	H	L	X	D ₀	D ₀

See pages 8-48, 8-50, 8-54, and 8-56



SN5474 (J)
SN54M74 (J)
SN54L74 (J)
SN54LS74A (J, W)
SN54S74 (J, W)



SN7474 (J, N)
SN74M74 (J, N)
SN74L74 (J, N)
SN74LS74A (J, N)
SN74S74 (J, N)

TTL
MSI



**TYPES SN5485, SN54L85, SN54LS85, SN54S85,
SN7485, SN74L85, SN74LS85, SN74S85**
4-BIT MAGNITUDE COMPARATORS

BULLETIN NO. DLS 74113TC MARCH 1974 - REVISED OCTOBER 1975

SN5485, SN54LS85, SN54S85 ... J OR W PACKAGE
SN7485, SN74LS85, SN74S85 ... J OR N PACKAGE
(TOP VIEW)

SN54L85 ... J PACKAGE
SN74L85 ... J OR N PACKAGE
(TOP VIEW)

TYPE	TYPICAL POWER	TYPICAL DELAY	DISSI- PATION WORDS)
85	275 mW	23 nsec	
L85	20 mW	90 nsec	
S85	52 mW	24 nsec	
LS85	365 mW	11 nsec	



Description

These four-bit magnitude comparators perform comparison of straight binary and straight BCD (842110 codes). Three fully decoded decisions about two 4-bit words (A > B) are made and are externally available at three outputs. These devices are fully expandable to any number of bits with external gates. Words of greater length may be compared by connecting comparators in cascade. The A > B, A < B, and A = B outputs of a stage handle one significant bit, and are connected to the corresponding A > B, A < B, and A = B inputs of the next stage handling more significant bits. Two-stage handling of the least significant bit must have a high-level voltage applied to the A = B input and in addition for the L85, low-level voltages applied to the A > B and A < B inputs. The cascading paths of the 85, L85, and S85 are implemented with only a two-gate-level delay to reduce overall comparison times for long words. An alternate method of cascading which further reduces the comparison time is shown in the typical application data.

FUNCTION TABLES

COMPARING INPUTS		CASCAADING INPUTS				OUTPUTS			
A3-B3	A2-B2	A1-B1	A0-B0	A-B	A-C	A-B	A-C	A-B	A-C
A3 > B3	X	X	X	X	X	X	X	H	H
A3 < B3	X	X	X	X	X	X	X	L	L
A3 = B3	A3 > B3	X	X	X	X	X	X	H	H
A3 = B3	A3 < B3	X	X	X	X	X	X	L	L
A3 = B3	A3 = B3	A1 > B1	X	X	X	X	X	C	C
A3 = B3	A3 = B3	A1 = B1	X	X	X	X	X	C	C
A3 = B3	A3 = B3	A1 < B1	X	X	X	X	X	C	C
A3 = B3	A3 = B3	A1 = B1	A0 > B0	X	X	X	X	C	C
A3 = B3	A3 = B3	A1 = B1	A0 = B0	X	X	X	X	C	C
A3 = B3	A3 = B3	A1 = B1	A0 < B0	X	X	X	X	C	C
A3 = B3	A3 = B3	A1 = B1	A0 = B0	L	X	X	X	H	S
A3 = B3	A3 = B3	A1 = B1	A0 = B0	L	X	X	X	L	C

85, LS85, S85

A3 = B3	A2 = B2	A1 = B1	A0 = B0	H	H	H	L	L	H
A3 = B3	A2 = B2	A1 = B1	A0 = B0	H	H	L	L	L	C
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	E	H	L	C

L85

A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	H	H	L	W	H
A3 = B3	A2 = B2	A1 = B1	A0 = B0	H	I	H	E	W	H
A3 = B3	A2 = B2	A1 = B1	A0 = B0	H	H	H	E	W	H
A3 = B3	A2 = B2	A1 = B1	A0 = B0	H	H	L	H	W	H
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	E	E	E	W	H

H = High level, L = Low level, E = irrelevant

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 5011 • DALLAS, TEXAS 75222

7-57

TTL
MSI

**TYPES SN5490A, SN5492A, SN5493A, SN54L90, SN54L93,
SN54LS90, SN54LS92, SN54LS93, SN7490A, SN7492A, SN7493A,
SN74L90, SN74L93, SN74LS90, SN74LS92, SN74LS93**
DECADE, DIVIDE-BY-TWELVE, AND BINARY COUNTERS

BULLETIN NO. OLS 7611807, MARCH 1974 - REVISED OCTOBER 1974


'90A, 'L90, 'LS90 . . . DECADE COUNTERS

'92A, 'LS92 . . . DIVIDE-BY-TWELVE
COUNTERS

'93A, 'L93, 'LS93 . . . 4-BIT BINARY
COUNTERS


SN54*, SN54LS* . . . J-100 W PACKAGE
SN54* . . . FOR T PACKAGE
SN54*, SN74L*, SN74LS* . . . FOR N PACKAGE

'90A, 'L90, 'LS90 (TOP VIEW)




positive logic; see function tables

'92A, 'LS92 (TOP VIEW)




positive logic; see function tables

'93A, 'LS93 (TOP VIEW)



positive logic; see function tables

'L93 (TOP VIEW)



positive logic; see function tables

N/C = No internal connection


TYPES SN54121, SN54L121, SN74121, SN74L121 MONOSTABLE MULTIVIBRATORS WITH SCHMIDT-TRIGGER INPUTS

- Programmable Output Pulse Width
With R_{ext} ... 35 ns Typ
With $R_{ext} \cdot C_{ext}$... 40 ns to 28 Seconds
- Internal Compensation for Virtual Temperature Independence
- Jitter Free Operation up to 90% Duty Cycle
- Inhibit Capability

FUNCTION TABLE	
INPUTS	OUTPUTS
A+, A-, B	Q = 0 Q = 0
L	Q = H
H	Q = L
X	Q = L
A+, A-, B	Q = H
H	Q = L
X	Q = L
L	Q = H
X	Q = H
L	Q = H
X	Q = H

For explanation of function table symbols, see page 3.

SN54121 ... FOR W PACKAGE
SN54L121 ... FOR G PACKAGE
SN74121, SN74L121 ... FOR N PACKAGE



Invert logic. See Function table.

NC=No internal connection

NOTES: 1. An external resistor may be connected between Pin 13 (Inhibit) and Pin 12 (B).

2. To use the internal compensation resistor, connect Pin 6 (Vee) to Pin 7 (Vcc). For improved pulse width accuracy and repeatability, connect an external resistor between Pin 9 (Vcc) and Pin 6 (Vee), open-circuited.

description

These multivibrators feature dual-negative-transition-triggered inputs and a single-positive-transition-triggered input which can be used as an inhibit input. Complementary output pulses are provided.

Pulse triggering occurs at a particular voltage level and is not directly related to the transition time of the input pulse. Schmitt-trigger input circuitry (TTL technology) for the B input allows jitter-free triggering from inputs with transition rates as slow as 1 volt/second, providing the circuit with an excellent noise margin of typically 1.2 volts. A high immunity to Vcc noise of typically 1.5 volts is also provided by internal timing circuitry.

Once fired, the outputs are independent of further transitions of the inputs and will function only if the timing components input pulse may be of any duration relative to the output. Output pulse length may be set from 40 nanoseconds to 28 seconds by choosing appropriate timing components. With no external timing components, a minimum pulse length of approximately 30 or 35 nanoseconds is achieved which may be used as a dc-triggered reset signal. Output rise and fall times are TTL-compliant and independent of pulse length.

Pulse width stability is achieved through internal compensation and is virtually independent of Vcc and temperature. In most applications, pulse stability will only be limited by the accuracy of external timing components.

Jitter-free operation is maintained over the full temperature and Vcc ranges for more than six decades of timing capacitance (10 pF to 10 μ F) and more than one decade of timing resistance (2 k Ω to 30 k Ω for the SN54121/SN54L121 and 2 k Ω to 40 k Ω for the SN74121/SN74L121). Throughout these ranges, pulse width is defined by the relationship $t_{pulse} = 2 \cdot C_{ext} \cdot R_{ext} + 0.7 \cdot C_{ext} \cdot R_{ext}$. In circuits where pulse cutoff is not critical, timing capacitance up to 1000 μ F and timing resistance as low as 1.4 k Ω may be used. Also, the range of jitter-free output pulse width is extended if Vcc is held to 5 volts and junction temperature is 25°C. Duty cycles as high as 90% are achievable when using maximum recommended R_t. Higher duty cycles are available if a certain amount of pulse width jitter is allowed.

TEXAS INSTRUMENTS
ANalog IC Division
POST OFFICE BOX 5012 - DALLAS, TEXAS 75222

**TYPES SN54121, SN54L121, SN74121, SN74L121
MONOSTABLE MULTIVIBRATORS
WITH SCHMITT-TRIGGER INPUTS**

TYPICAL CHARACTERISTICS⁸




FIGURE 1
SCHMITT TRIGGER THRESHOLD VOLTAGE
FREE AIR TEMPERATURE




FIGURE 2




FIGURE 3




FIGURE 4
OUTPUT PULSE WIDTH
TIMING RESISTOR VALUE






FIGURE 5
OUTPUT PULSE WIDTH
EXTERNAL CAPACITANCE



NOTE 6: These values of resistance exceed the maximum recommended for use over the full temperature range of the SN54L121.
NOTE 7: Data for temperatures below 0°C and above 70°C are applicable for SN54121 and SN54L121.



TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

TYPES SN54122, SN54123, SN54L122, SN54L123, SN54LS122, SN54LS123, SN74122, SN74123, SN74L122, SN74L123, SN74LS122, SN74LS123 RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

- D-C Triggered from Active-High or Active-Low Gated Logic Inputs
- Retriggerable for Very Long Output Pulses, Up to 100% Duty Cycle
- Overriding Clear Terminates Output Pulse
- Compensated for V_{CC} and Temperature Variations
- '122, 'L122, 'LS122 Have Internal Timing Resistors

122, 'L122, 'LS122
FUNCTION TABLE

INPUTS		OUTPUTS	
A1	A2	B1	B2
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0
1	1	0	1
1	1	1	1

123, 'L123, 'LS123
FUNCTION TABLE

INPUTS		OUTPUTS	
A1	A2	B1	B2
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0
1	1	0	1
1	1	1	1

See explanation of function tables on page 2-6.


description

These dc-triggered multivibrators feature output pulse width control by three methods. The basic pulse time is programmed by selection of external resistance and capacitance values (see typical application chart). The '122, 'L122, and 'LS122 have internal timing resistors that allow the circuits to be used with only an external capacitor, if so desired. Once triggered, the logic pulse width may be extended by retriggering via gated low-level active (A1) or high-level active (B1) inputs, or be reduced by use of the overriding clear.


The 'LS122 and 'LS123 are provided enough Schmitt hysteresis to ensure jitter-free triggering from the B input with transition rates as slow as 0.1 millivolt per nanosecond.

- NOTES:**
1. An external timing resistor may be connected between *Reset* and *Reset/Reset* terminals.
 2. To use the active-low timing resistor of '122, 'L122, and 'LS122, connect Pin 19 to *V_{CC}*.
 3. For untriggered pulse width stability and repeatability, connect an external resistor between *Reset/Reset* and *V_{CC}* with *R_{ext}* open-circuited.
 4. To obtain variable pulse widths, connect an external shunt resistor between Pin 19 or *Reset/Reset* and *V_{CC}*.

SN54122, SN54LS122...J, JOR W
SN54122...JOR Y
SN74122, SN74L122, SN74LS122...JOR N
(TOP VIEW) SEE NOTES 1 THRU 4)



SN54123, SN54LS123...J
SN74123, SN74L123, SN74LS123...JOR N
(TOP VIEW) SEE NOTES 1 THRU 4)



**TYPES SN54122, SN74122, SN54123, SN74123
SN54L122, SN74L122, SN54L123, SN74L123,
RETRIGGERABLE MONOSTABLE MULTIVIBRATORS**

TYPICAL APPLICATION DATA FOR '122, '123, 'L122, 'L123

For pulse widths when $C_{ext} < 1000 \text{ pF}$, See Figures 4 and 5.

The output pulse is primarily a function of the external capacitor and resistor. For $C_{ext} > 1000 \text{ pF}$, the output pulse width (t_w) is defined as:

$$t_w = K \cdot R_T \cdot C_{ext} \left(1 + \frac{0.7}{R_T} \right)$$

where

$$\begin{aligned} K &= 0.32 \text{ for '122, } 0.28 \text{ for '123,} \\ &\quad 0.37 \text{ for 'L122, } 0.33 \text{ for 'L123} \end{aligned}$$

R_T is in k Ω (internal or external timing resistance).


C_{ext} is in pF

t_w is in nanoseconds

To prevent reverse voltage across C_{ext} , it is recommended that the method shown in Figure 2 be employed when using electrolytic capacitors and in applications utilizing the clear function. In all applications using the diode, the pulse width is:

$$t_w = K_D \cdot R_T \cdot C_{ext} \left(1 + \frac{0.7}{R_T} \right)$$


$$\begin{aligned} K_D &= 0.28 \text{ for '122, } 0.25 \text{ for '123,} \\ &\quad 0.33 \text{ for 'L122, } 0.29 \text{ for 'L123} \end{aligned}$$



**TIMING COMPONENT CONNECTIONS WHEN
 $C_{ext} > 1000 \text{ pF}$ AND CLEAR IS USED**

FIGURE 2

Applications requiring more precise pulse widths (up to 28 seconds) and not requiring the clear feature can best be satisfied with the '121 or 'L121.



**TIMING COMPONENT CONNECTIONS
FIGURE 3**

**'122, '123
TYPICAL OUTPUT PULSE WIDTH
vs
EXTERNAL TIMING CAPACITANCE**




FIGURE 4

**'L122
TYPICAL OUTPUT PULSE WIDTH
vs
EXTERNAL TIMING CAPACITANCE**




FIGURE 5


*These values of resistance exceed the maximum recommended value over the full temperature range of the SN54121 and SN74121.

**TYPES SN54150, SN54151A, SN54152A, SN54LS151, SN54LS152, SN54S151,
SN74150, SN74151A, SN74LS151, SN74S151**

DATA SELECTORS/MULTIPLEXERS

SBCEETIN N.Y. CDS 3515-A, DECEMBER 1972, REVISED OCTOBER 1973

SN54150...J OR W PACKAGE
SN74150...J OR N PACKAGE
(TOP VIEW)



- '150 Selects One-of-Sixteen-Data Sources
- Others Select One-of-Eight Data Sources
- Performs Parallel-to-Serial Conversion
- Permits Multiplexing from N Lines to One Line
- Also Use as Boolean Function Generator
- Input Clamping Diodes Simplify System Design
- Fully Compatible with Most TTL and DTL Circuits

TYPE	TYPICAL AVERAGE PROPAGATION DELAY TIME		TYPICAL POWER DISSIPATION
	DAT TO OUT	WS TO OUT	
'150	11 ns	24 ns	
'151A	8 ns	145 mW	
'152A	8 ns	130 mW	
'LS151	11 ns ¹	30 mW	
'LS152	11 ns ¹	28 mW	
'S151	4.5 ns	225 mW	

¹Tentative data.


description

These monolithic data selectors/multiplexers contain full on-chip binary decoding to select the desired data source. The '150 selects one of sixteen data sources; the '151A, '152A, 'LS151, 'LS152, and 'S151 select one of eight data sources. The '150, '151A, 'LS151, and 'S151 have a strobe input which must be at a low logic level to enable three devices. A high level at the strobe forces the W output high, and the Y output (as applicable) low.


The '151A, 'LS151, and 'S151 feature complementary W and Y outputs whereas the '150, '152A, and 'LS152 have an inverted (WI) output only.

The '151A and '152A incorporate address buffers which have symmetrical propagation delay times through the complementary paths. This reduces the possibility of transients occurring at the outputs due to changes made at the select inputs, even when the '151A outputs are enabled (i.e., strobe low).

SN54151A, SN74151A, SN54152A, SN74152A...J OR N PACKAGE
(TOP VIEW)



SN54152A, SN74152A...W PACKAGE
(TOP VIEW)



TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

7157

TTL
MSI

TYPES SN54164, SN54L164, SN54LS164, SN74164, SN74L164, SN74LS164 8-BIT PARALLEL-OUT SERIAL SHIFT REGISTERS

BULLETIN NO. DLS 1611835, MARCH 1974 - REVISED OCTOBER 1974


- Gated (Enable/Disable) Serial Inputs
- Fully Buffered Clock and Serial Inputs
- Asynchronous Clear

TYPE	TYPICAL MAXIMUM CLOCK FREQUENCY	TYPICAL POWER DISSIPATION
74164	36 MHz	21 mW per bit
L164	16 MHz	11 mW per bit
LS164	36 MHz	10 mW per bit

description


These 8-bit shift registers feature gated serial inputs and an asynchronous clear. The gated serial inputs (A and D) permit complete control over incoming data as it flows, at either low or high input, inhibiting entry of the new data and results the first flip-flop to the low level at the next clock pulse. A high level input enables the other input which will then determine the state of the first flip-flop. Data at the serial inputs may be changed while the clock is high or low, but only information meeting the setup requirements will be entered. Clocking occurs on the low-to-high-level transition of the clock input. All inputs are double clamped to minimize transmission-line effects.

Series 54, 54L, and 54LS devices are characterized for operation over the full military temperature range of -55°C to 125°C. Series 74, 74L, and 74LS devices are characterized for operation from 0°C to 70°C.



positive logic - function table

schematics of inputs and outputs



TEXAS INSTRUMENTS
INCORPORATED



LM119/LM219/LM319 High Speed Dual Comparator

General Description

The LM119 series are precision high speed dual comparators fabricated on a single monolithic chip. They are designed to operate over a wide range of supply voltage down to a single 5V logic supply and ground. Further, they have higher gain and lower input current than devices like the LM210. The uncommitted collector of the output stage makes the LM119 compatible with RTL, DTL and TTL as well as capable of driving lamps and relays at currents up to 25 mA. Outstanding features include:

Features

- Two independent comparators
- Operates from a single 5V supply
- Typically 80 ns response time at ±15V
- Minimum fan-out of 2 each side


Voltage Comparators

- Maximum input current of 1 μ A over temperature
- Inputs and outputs can be isolated from system ground
- High common mode rejection rate

Although designed primarily for applications requiring operation from digital logic supplies, the LM119 series are fully specified for power supplies up to +15V. It features faster response than the LM111 at the expense of higher power dissipation. However, the high speed, wide operating voltage range and low package count make the LM119 much more versatile than older devices like the LM171.

The LM119 is specified from -55°C to +125°C, the LM219 is specified from -25°C to 105°C, and the LM319 is specified from 0°C to +70°C.

Schematic and Connection Diagrams




Dual In Line Package



Order Number LM119N
See NS Package J16A


Order Number LM119Z, LM219Z
or LM319Z
See NS Package J16A

Metal Can Package




Order Number LM119H, LM219H
or LM319H
See NS Package H10C

Typical Applications



Relay Driver



Window Detector

INTEGRATED CIRCUITS

TL080, TL081, TL082, TL083, TL084A,

TL081B, TL082B, TL084B

JFET-INPUT OPERATIONAL AMPLIFIERS

BULLETIN NO. DL5-124R4 FEBRUARY 1972 - REVISED OCTOBER 1974

24 DEVICES COVER COMMERCIAL, INDUSTRIAL, AND MILITARY TEMPERATURE RANGES


- Low Power Consumption
- Wide Common-Mode and Differential Voltage Ranges
- Low Input Bias and Offset Currents
- Output Short-Circuit Protection
- High Input Impedance ... JFET-Input Stage
- Internal Frequency Compensation (Except TL080, TL080A)
- Latch-Up-Free Operation
- High Slew Rate ... 13 V/ μ s Typ

description


The TL081 JFET-input operational amplifier family is designed to offer a wider selection than any previously developed operational amplifier family. Each of these JFET-input operational amplifiers incorporates well-matched, high-voltage JFET and bipolar transistors in a monolithic integrated circuit. The devices feature high slew rates, low input bias and offset currents, and low offset voltage temperature coefficient. Offset adjustment and external compensation options are available within the TL081 Family.

Device types with an "M" suffix are characterized for operation over the full military temperature range of -55°C to 125°C , those with an "H" suffix are characterized for operation from -25°C to 85°C , and those with a "C" suffix are characterized for operation from 0°C to 70°C .


TL080, TL080A
JG OR P DUAL-IN-LINE
PACKAGE (TOP VIEW)




TL081, TL081A, TL081B
JG OR P DUAL-IN-LINE
PACKAGE (TOP VIEW)




TL082, TL082A, TL082B
JG OR P DUAL-IN-LINE
PACKAGE (TOP VIEW)




TL083, TL083A
J OR N DUAL-IN-LINE
PACKAGE (TOP VIEW)



TL084, TL084A, TL084B
J OR N DUAL IN LINE
OR N FLAT PACKAGE
(TOP VIEW)



TL085
N DUAL IN LINE
PACKAGE (TOP VIEW)



NC = No internal connection

Copyright © 1974 by Texas Instruments Incorporated

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75255

LINEAR INTEGRATED CIRCUITS

TYPES TL601, TL604, TL607, TL610 P-MOS ANALOG SWITCHES

BULLETIN NO. DLS 12401, JUNE 1976—REVISED OCTOBER 1977

- Switches ±10-V Analog Signals
- TTL/DTL Logic Capability
- 5- to 30-V Supply Ranges
- Low ($100\ \Omega$) On-State Resistance
- High ($10^{11}\ \Omega$) Off-State Resistance
- 8-Pin Functions

description


The TL601, TL604, TL607, and TL610 are a family of monolithic P-MOS analog switches that provide fast switching speeds with high t_{off}/t_{on} ratio and no offset voltage. The p-channel enhancement-type MOS switches will accept analog signals up to ±10 volts and are controlled by TTL-compatible logic inputs. The monolithic structure is made possible by Bi-MOS technology, which combines p-channel MOS with standard bipolar transistors.

These switches are particularly suited for use in military, industrial, and commercial applications such as data acquisition, multiplexers, A/D and D/A converters, MODEMs, sample-and-hold systems, signal multiplexing, integrators, programmable operational amplifiers, programmable voltage regulators, crosspoint switching networks, logic interface, and many other analog systems.


The TL601 is an SPDT switch with two logic control inputs. The TL604 is a dual complementary SPST switch with a single control input. The TL607 is an SPDT switch with one logic control input and one enable input. The TL610 is an SPST switch with three logic control inputs. The TL610 features a higher t_{off}/t_{on} ratio than the other members of the family.

The TL601M, TL604M, TL607M, and TL610M are characterized for operation over the full military temperature range of -55°C to 125°C. The TL601, TL604, TL607, and TL610 are characterized for operation from -25°C to 85°C, and the TL601C, TL604C, TL607C, and TL610C are characterized for operation from 0°C to 70°C.

TYPICAL OF
ALL INPUTS




TYPICAL OF
ALL SWITCHES




JG OR P DUAL IN-LINE PACKAGE (TOP VIEW)


TL601




TL604



TL607



TL610



Switch positions shown are for all inputs high.

Copyright © 1979 by Texas Instruments Incorporated

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75225

Z-20 National Semiconductor

CD4024BM/CD4024BC 7-Stage Ripple Carry Binary Counter

General Description


The CD4024BM/CD4024BC is a 7-stage ripple-carry binary counter. Buffered outputs are externally available from stages 1 through 7. The counter is reset to its logical "0" state by a logical "1" on the reset input. The counter is advanced one count on the negative transition of each clock pulse.

Features


- Wide supply voltage range 3.0V to 15V
- High fan-in unity 0.45V_D (typ.)
- Low power TTL fan out of 2 driving 74L or 1 driving 74LS
- High speed 12MHz (typ.)
- Fully static operation input pulse rate V_D = V_S = 10V

Connection Diagram


Dual In Line Package



Logic Diagram



Schematic Diagram





CD4047BM/CD4047BC Low Power Monostable/Astable Multivibrator

General Description

CD4047B is capable of operating in either the monostable or astable mode. It requires an external capacitor (between pins 1 and 3) and an external resistor (between pins 2 and 3) to determine the output pulse width in the monostable mode, and the output frequency in the astable mode.

Astable operation is enabled by a high level on the astable input or low level on the astable input. The output frequency (at 50% duty cycle) at C and Q outputs is determined by the timing components. A frequency twice that of Q is available at the Oscillator Output; a 50% duty cycle is not guaranteed.

Monostable operation is obtained when the device is triggered by low-to-high transition at + trigger input or high-to-low transition at - trigger input. The device can be retriggered by applying a simultaneous low-to-high transition to both the + trigger and retrigger inputs.

A high level on Reset Input resets the outputs C to low, Q to high.

Features

- Wide supply voltage range 3.0 V to 15 V
- High noise immunity 0.45 Vpp (typ)
- Low power TTL fan out of 2 driving 74L or 1 driving 74LS

SPECIAL FEATURES

- Low power consumption: special CMOS oscillator configuration
- Monostable (one-shot) or astable (free-running) operation
- True and complemented buffered outputs
- Only one external R and C required

MONOSTABLE MULTIVIBRATOR FEATURES

- Positive- or negative-edge trigger
- Output pulse width independent of trigger pulse duration
- Retriggerable option for pulse width expansion
- Long pulse widths possible using small RC components by means of external counter provision
- Fast recovery time essentially independent of pulse width
- Pulse-width accuracy maintained at duty cycles approaching 100%


ASTABLE MULTIVIBRATOR FEATURES

- Free-running or gatable operating modes
- 50% duty cycle
- Oscillator output available
- Good astable frequency stability
typical $\pm 2\% + 0.03\%/{^\circ}\text{C} \leq 100\text{kHz}$
frequency $\pm 0.5\% + 0.015\%/{^\circ}\text{C} \leq 10\text{kHz}$
deviation (circuits trimmed to frequency
 $V_{DD} = 10\text{V} \pm 10\%$)


Applications

- Frequency discriminators
- Timing circuits
- Time-delay applications
- Envelope detection
- Frequency multiplication
- Frequency division


Block and Connection Diagrams



Dual-In-Line and Flat Package



Logic Diagram




Pin 15 is connected to ground via an AC coupling capacitor to permit higher input voltage swings.

Truth Table





FUNCTION	TERMINAL CONNECTIONS			OUTPUT PULSE FROM	TYPICAL OUTPUT PERIOD OR PULSE WIDTH
	TO V _{DD}	TO V _{SS}	INPUT PULSE TO		
Astable Multivibrator					
Free-Running	4, 5, 6, 14	7, 8, 9, 12		10, 11, 13	$t_A(10, 11) = 4.40 \text{ RC}$
True Gating	4, 6, 14	7, 8, 9, 12	5	10, 11, 13	$t_A(13) = 2.20 \text{ RC}$
Complement Gating	6, 14	5, 7, 8, 9, 12	4	10, 11, 13	
Monostable Multivibrator					
Positive-Edge Trigger	4, 14	5, 6, 7, 9, 12	8	10, 11	
Negative Edge Trigger	4, 6, 14	5, 7, 9, 12	6	10, 11	
Retriggable	4, 14	5, 6, 7, 9	8, 12	10, 11	
External Countdown*	14	5, 6, 7, 8, 9, 12	(See Figure)	(See Figure)	(See Figure)

Note: External resistor between terminals 2 and 3. External capacitor between terminals 1 and 3.


*Typical Implementation of External Countdown Option



Typical Performance Characteristics



Timing Diagram



National Semiconductor

CD4069M/CD4069C Inverter Circuits

General Description

The CD4069B consists of six inverter circuits and is manufactured using complementary MOS (CMOS) to achieve wide power supply operating range, low power consumption, high noise immunity, and symmetric controlled rise and fall times.



This device is intended for all general purpose inverter applications where the special characteristics of the MM74C901, MM74C903, MM74C907, and CD4059A Hex Inverter Buffers are not required. In those applications requiring greater noise immunity the MM74C14 or MM74C914 Hex Schmitt Trigger is suggested.

All inputs are protected from damage due to static discharge by diode clamps to V_{DD} and V_{SS}.



Features

- Wide supply voltage range 3.0V to 15V
- High noise immunity 0.45V_{DD} typ.
- Low power TTL fan out of 2 driving 74L or 1 driving 74LS
- Equivalent to MM74C04/MM74C04

Schematic and Connection Diagrams



AC Test Circuits and Switching Time Waveforms





**National
Semiconductor**

CD4073BM/CD4073BC Double Buffered Triple 3-Input AND Gate CD4075BM/CD4075BC Double Buffered Triple 3-Input OR Gate


General Description

These triple gates are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. They have equal source and sink current capabilities and conform to standard E series output drive. The devices also have buffered outputs which improve transfer characteristics by providing very high gain. All inputs are protected against static discharge with diodes to V_{DSS} and V_{GSS}.


Features

- Wide supply voltage range 3.0 V to 15 V
- High noise immunity 0.45 V_{OOL} typ.
- Low power TTL fan out of 2 driving 74L compatibility
- 5V - 10V - 15V parametric ratings
- Symmetrical output characteristics
- Maximum input leakage 1 μ A at 15V over full temperature range

Connection Diagrams



CD4073 Triple 3-Input AND Gate
TOP VIEW



CD4075 Triple 3-Input OR Gate
TOP VIEW

CD4071B/CD4081B National Semiconductor

CD4071BM/CD4071BC Quad 2-Input OR Buffered

B Series Gate

CD4081BM/CD4081BC Quad 2-Input AND Buffered

B Series Gate

General Description





These quad gates are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. They have equal sink and source current capabilities and conform to standard B series output drive. The devices also have buffered outputs which improve isolation characteristics by providing very high gain.

All inputs protected against static discharge with diodes to V_{DD} and V_{SS} .

Features

- Low power TTL compatibility
- fan out of 2 driving 74L or 1 driving 74LS
- 5V-14-15V parametric ratings
- Symmetrical output characteristics
- Maximum input leakage 1.0A at 15V over full temperature range

Schematic and Connection Diagrams



ADC0800 (MM4357B/MM5357B)

**National
Semiconductor**

ADC0800 (MM4357B/MM5357B) 8-Bit A/D Converter

General Description

The ADC0800 is an 8-bit monolithic A/D converter using P-channel ion-implanted MOS technology. It contains a high input impedance comparator, 256 series resistors and analog switches, control logic and output latches. Conversion is performed using a successive approximation technique where the unknown analog voltage is compared to the resistor tie points using analog switches. When the appropriate tie point voltage matches the unknown voltage, conversion is complete and the digital outputs contain an 8-bit complementary binary word corresponding to the unknown. The binary output is TRI-STATE® to permit buffering on common data lines.


The ADC0800PD is specified over -55°C to +125°C and the ADC0800PCD is specified over 0°C to 70°C.

A to D, D to A

Features

- Low cost
- +5V, 10V input ranges
- No missing codes
- Ratiometric conversion
- TRI-STATE® outputs
- Fast $T_C = 50\ \mu s$
- Contains output latches
- TTL compatible
- Supply voltages 5 VDC and -12 VDC
- Resolution 8 bits
- Linearity $\pm 1\ LSB$
- Conversion speed 40 clock periods
- Clock range 50 to 800 kHz

Block Diagram



100000000 = +full-scale

DAC0800 (LMDAC08) 8-Bit Digital-to-Analog Converter

General Description

The DAC08 is a monolithic 8-bit high speed current-output digital-to-analog converter (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC08 also features high compliance complementary current outputs to allow differential output voltages of 20 Vpp with simple resistor loads as shown in Figure 1. The reference-to-full scale current matching of better than ±1 LSB eliminates the need for full scale trims in most applications while the nonlinearity of better than ±0.1% over temperature minimizes system error accumulations.

The noise immune inputs of the DAC08 will accept TTL levels with the logic threshold pin, VLC, pin 1 grounded. Simple adjustments of the VLC potentiometer allow direct interface to all logic families. The performance and characteristics of the device are essentially unchanged over the full +4.5V to +18V power supply range; power dissipation is only 33 mW with 5V supplies and is independent of the logic input states.

The DAC0800L, DAC0802L, DAC0804LC, DAC0804C and DAC0802LC are a direct replacement for the DAC08, DAC08A, DAC08C, DAC08E and DAC08H, respectively.

Features

- Fast settling output current 100 ns
- Full scale error ±1 LSB
- Nonlinearity over temperature ±0.1%
- Full scale current drift ±10 ppm/°C
- High output compliance ±10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and other logic families
- 2 quadrant wide range multiplying capability
- Wide power supply range +4.5V to +18V
- Low power consumption 33 mW at +5V
- Low cost

Typical Applications





FIGURE 1. 20 Vpp Output Digital-to-Analog Converter

Connection Diagram




Ordering Information

NON LINEARITY	TEMPERATURE RANGE	ORDER NUMBERS*			
		D PACKAGE (DIP)	J PACKAGE (J101)	N PACKAGE (N161)	
±0.1% FS	55°C TA < +125°C	DAC0802L	LMDAC08P	DAC0802LN	LMDAC08NP
±0.1% FS	0°C TA < +70°C	DAC0804L	LMDAC08P	DAC0804LN	LMDAC08NP
±0.1% FS	55°C TA < +125°C	DAC0802C	LMDAC08C	DAC0802LC	LMDAC08CN
±0.1% FS	0°C TA < +70°C	DAC0804C	LMDAC08C	DAC0804LC	LMDAC08CN
±0.3% FS	0°C TA < +70°C				

SIBLIOGRAFIA

- 1.- Introducción a la teoría y sistemas de comunicaciones
S. P. Bathi. Editorial Limusa
- 2.- Transmisión de información, Modulación y Ruido
Mischa Schwartz. Editorial Mc. Graw Hill
- 3.- Principios de Comunicaciones
Ziemer y Tranter. Editorial Trillas
- 4.- The TTL Data Book
Texas Instruments
- 5.- CMOS Data Book
National Semiconductor Corporation
- 6.- Linear Data Book
Texas Instruments
- 7.- Linear Data Book
National Semiconductor Corporation
- 8.- Power Data Book
Fairchild







DIAGRAMA GENERAL DEL TRANSMISOR PCM

TESIS PROFESIONAL DIC 1986

FACULTAD DE INGENIERIA UNAM

REVISÓ






DIAGRAMA GENERAL DEL RECEPTOR PCM

TESIS PROFESIONAL DIC. 1986

FACULTAD DE INGENIERIA U N A M

REVISÓ




DIAGRAMA GENERAL DEL RECEPTOR PCM

TESIS PROFESIONAL DIC.1986

FACULTAD DE INGENIERIA UNAM

REVISO