

*2 Ene. 78*



**UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO**  
**FACULTAD DE INGENIERIA**

**SISTEMA DE ADQUISICION DE DATOS EN**  
**BASE A UN MICROPROCESADOR Z80**

**T E S I S**  
QUE PARA OBTENER EL TITULO DE  
**INGENIERO MECANICO ELECTRICISTA**  
P R E S E N T A  
**LUIS ALFONSO GONZALEZ AMEZCUA**

**MEXICO, D. F.**

**1982**



Universidad Nacional  
Autónoma de México

Dirección General de Bibliotecas de la UNAM

**Biblioteca Central**



**UNAM – Dirección General de Bibliotecas**  
**Tesis Digitales**  
**Restricciones de uso**

**DERECHOS RESERVADOS ©**  
**PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL**

Todo el material contenido en esta tesis esta protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

## INDICE

INTRODUCCION.....	VI
CAP. I SISTEMAS DE ADQUISICION DE DATOS: FUNDAMENTOS .....	1
- Configuraciones básicas	
- Elementos principales	
- Criterios de selección	
- Un sistema de control	
CAP. II DESCRIPCION DEL SISTEMA .....	22
- Configuración del sistema	
- Acondicionamiento de la señal	
CAP. III INTERFASE CONVERTIDOR A/D - MICROPROCESADOR - CONVERTIDOR D/A .....	38
- Operación del convertidor A/D	
- Acoplamiento convertidor A/D -microprocesador	
- Acoplamiento microprocesador -convertidor D/A	
CAP. IV CONTADOR DE EVENTOS .....	59
- Funcionamiento del contador	
- Reloj externo	
- Acoplamiento contador -microprocesador	

CAP. V	DEPURACION Y PRUEBA DEL SISTEMA .....	67
	- Bus de acoplamiento	
	- Reloj de 600 KHZ	
	- Fuente de poder	
	- Ensamblado	
CAP. VI	PROGRAMACION .....	82
	- Programa # 1	
	- Programa # 2	
	- Programa # 3	
	- Programa # 4	
CONCLUSIONES	.....	104
APENDICE A	Características del chip ADC0816 .....	105
APENDICE B	Diagramas de bloques y de alambrado del Z80	
	STARTER KIT .....	116
APENDICE C	Circuitos rectificadores, procedimientos de	
	diseño y curvas .....	120
BIBLIOGRAFIA	.....	131

## INTRODUCCION

La decisión de desarrollar un sistema de adquisición de datos en base a un microprocesador fué debida a la utilidad que -- tal sistema podría prestar para posteriores trabajos tanto en el laboratorio de microprocesadores como para seminarios de tesis.

El objetivo era implementar un sistema de aplicación general que demostrara la factibilidad de "interfazar" -- con los elementos disponibles en el laboratorio-- diferentes sistemas utilizando los "kits" con microprocesadores.

El sistema de adquisición de datos está formado por 2 módulos principales: un "módulo analógico" que permite manejar hasta 16 señales (analógicas) a través de igual número de canales de -- entrada y un canal de salida y un "módulo digital" formado por -- un contador de eventos.

En el capítulo uno se dan algunos fundamentos teóricos sobre los sistemas de adquisición y sus componentes principales.

El capítulo dos presenta la configuración del sistema desarrollado en este trabajo, los principales elementos que lo for-- man así como algunos comentarios importantes respecto a la naturaleza de las señales a manejar.

En el capítulo tres se describe la implementación del módulo analógico. Se muestra, primero, la secuencia de operación --

## VII

del chip multiplexor-convertidor A/D y en seguida se desarrolla la circuitería para acoplar el microprocesador a los convertidores A/D y D/A.

En el capítulo cuatro se desarrolla un contador de eventos para fenómenos que se presentan en forma de pulsos. En base a alguna experiencia obtenida creemos que este contador es muy útil dentro de un sistema de adquisición de datos.

El capítulo cinco explica la etapa de prueba y depuración del equipo -que no fué, precisamente, la etapa más corta- y, finalmente, en el capítulo seis se presentan los programas que se corrieron y con los cuales se comprobó el funcionamiento del sistema.

Para poder operar el módulo de adquisición solo es necesario agregar una fuente de +5 volts, que puede ser la misma que se usa para alimentar el STARTER KIT.

Se eligió el osciloscopio como medio de visualización para el sistema por estar fácilmente disponible en el laboratorio y se usó el teclado del STARTER KIT (capítulo dos) como medio de comunicación con el microprocesador, esto, desde luego, imponía algunas limitaciones al equipo pero, por cuestiones de tiempo, no era posible desarrollar más el sistema como hubiera deseado.

Finalmente, esperamos que este trabajo sirva de base para otros y pueda ser mejorado y aumentado.

## SISTEMAS DE ADQUISICION DE DATOS: FUNDAMENTOS

La transmisión de señales desde una o varias fuentes remotas hacia un puesto central para su evaluación, almacenamiento, visualización (display) o precesamiento son algunas de las tareas principales de un sistema de adquisición de datos. Los sistemas de adquisición son la interfase entre el mundo real de los parámetros físicos, los cuales son analógicos, y el mundo artificial de la computación digital.

Los sistemas digitales son ampliamente usados debido a que circuitos de gran complejidad son, a la vez, baratos, exactos y relativamente fáciles de implementar, agregando a lo anterior la tendencia, cada vez mayor, de el uso de minicomputadoras y, sobre todo, microcomputadoras para realizar complicadas funciones de medición y control digitales.

## CONFIGURACIONES BASICAS

Los sistemas de adquisición pueden clasificarse desde diferentes puntos de vista dependiendo de las propiedades mismas de las señales a manejar y de lo que se pretenda hacer con estas señales. Por lo general, la configuración del sistema de adquisición en sí no es afectada por el tipo de convertidor elegido, esta decisión depende principalmente, como veremos más adelante, de la aplicación particular. La configuración es influenciada básicamente por la forma en que la información (dato) va a ser transmitida: en forma analógica o en forma digital; y si es digital ¿en que formato? ¿paralelo o serie?.

La configuración típica de un sistema de adquisición es mostrada en la figura 1.1. La entrada al sistema es un PARAMETRO FISICO tal como temperatura, presión, flujo, aceleración, posición etc. las cuales son cantidades analógicas. El parametro es convertido a una señal eléctrica por medio del TRANSDUCTOR; en seguida, un AMPLIFICADOR eleva la amplitud de la señal de salida del transductor hasta los niveles adecuados para su posterior procesamiento. La salida del transductor puede ser del orden de microvolts o milivolts y deben, por lo tanto, ser amplificados a niveles de entre 1 y 10 volts. Además, la salida del transductor puede ser una señal de alta impedancia, una señal diferencial con ruido en modo común, una salida de corriente, una señal

con componente de alto voltaje, o una combinación de estas. En cada caso se debe utilizar un amplificador especial. Después -- del amplificador, la señal es derivada hacia un FILTRO, para atenuar los componentes de alta frecuencia de la señal, ruidos debidos al medio ambiente y perturbaciones causadas por la frecuencia de la línea.

La señal analógica en seguida se dirige hacia un MULTIPLEXOR ANALOGICO que se encarga de tomar las señales de los diferentes canales en una forma secuencial y enviarlas hacia un circuito -- s/h (sample & hold) que se encarga de sostener el valor de la señal mientras el CONVERTIDOR ANALOGICO/DIGITAL transforma la información analógica a una representación digital. La palabra digital resultante es enviada hacia el PROCESADOR DIGITAL, donde el dato es almacenado, desplegado o enviado a otra unidad para efectos de evaluación o control del fenómeno en estudio.

Si la información debe salir de la computadora, sale en forma digital y debe ser convertida, nuevamente, a una forma analógica para entrar en contacto con el mundo real; esta conversión es realizada por el CONVERTIDOR DIGITAL/ANALOGICO cuya salida es alimentada, entonces, a un display, una alarma, una grabadora etc.




FIG. 1.1

La disponibilidad de convertidores A/D integrados, exactos y de bajo costo hace posible, cada vez más, diseñar sistemas de adquisición como el de la fig. 1.2.

Conectar un convertidor A/D a cada transductor trae por resultado varias ventajas: primero, el acondicionamiento de la señal puede ser eliminado o simplificado debido a que el convertidor se encuentra muy cercano al transductor; segundo y como consecuencia de lo anterior, la transmisión de los datos se realiza en una forma completamente digital, lo que significa manejar la información libre de ruidos y a un costo bajo; esto representa una evidente ventaja donde las señales deben ser manejadas a través de grandes distancias o en ambientes ruidosos.




FIG. 1.2

Comparando los dos sistemas descritos anteriormente encontramos que el segundo está formado por varios circuitos integrados que se repiten en cada canal, por lo tanto sus especificaciones individuales son mucho menos rigurosas que las de los componentes del primer sistema, donde los dispositivos deben tener mayor velocidad, mayor exactitud y ser menos susceptibles al ruido.

#### ELEMENTOS PRINCIPALES

Los dispositivos que realizan las funciones de interfase entre el mundo analógico y el digital son el convertidor A/D y el

Las ventajas y desventajas de este método se pueden resumir como sigue:

ventajas	desventajas
alta velocidad (100,000 conversiones/seg)	varios componentes críticos puede haber pérdida de códigos generalmente se requiere un <u>circuito</u> s/h alto costo las fuentes de error son numerosas debido a contribuciones, $\pm$ tanto del DAC como del <u>comparador</u>

El método "dual slope" opera en una forma indirecta ya que el voltaje de entrada es convertido a períodos de tiempo medidos mediante un contador y un circuito de referencia. Primeramente, el voltaje de entrada es integrado dentro de un período de tiempo fijo determinado por el reloj y contador del circuito. En seguida el integrador es conectado con el circuito de referencia - causando una integración en la dirección opuesta, hasta que la salida pasa a cero.

La salida digital resultante del contador es proporcional - al voltaje de entrada.

Las ventajas y desventajas de este método son:

ventajas	desventajas
gran exactitud	baja velocidad

ventajas	desventajas
no existen componentes críticos	(3 a 100 convs./seg)
excelente rechazo al ruido	
no se necesitan circuitos s/h	
bajo costo	
no existe pérdida de códigos	

La fig. 1.3 muestra los tiempos de conversión para los dos tipos vistos anteriormente. Nótese que el espectro de velocidades casi no se traslapa.


tipo de conversión	velocidad relativa	8 bits	10 bits	12 bits	16 bits
dual slope	baja	20ms	30ms	40ms	250ms
	media	1 ms	5 ms	20ms	-
	alta	.3ms	1 ms	5 ms	-
aproximación sucesiva	prop.gral	30 $\mu$ s	40 $\mu$ s	50 $\mu$ s	-
	media	10 $\mu$ s	15 $\mu$ s	20 $\mu$ s	
	alta	5 $\mu$ s	10 $\mu$ s	12 $\mu$ s	
	ultra alta	.8 $\mu$ s	1 $\mu$ s	2 $\mu$ s	

FIG. 1.3

El tiempo requerido por un convertidor A/D para hacer una conversión es conocido como tiempo de apertura y depende de la

resolución y de la técnica de conversión empleada.

La señal de entrada al convertidor cambia en un valor  $\Delta V$  durante el tiempo de apertura  $t_a$ .



$t_a$  = tiempo de apertura

$\Delta V$  = incertidumbre de amplitud

La posibilidad de error en una conversión A/D depende del tiempo de apertura. Entre más grande sea  $t_a$ , más grande será la incertidumbre de la amplitud  $\Delta V$  del voltaje analógico que ha sido digitalizado.

$t_a$  y  $\Delta V$  están relacionados mediante la siguiente ecuación:

$$\Delta V = \frac{dV(t)}{dt} t_a$$

El máximo tiempo de apertura (tiempo de conversión) que permite una exactitud de 1 bit en la conversión de una señal analógica para varias resoluciones está dado en la gráfica de la figura 1.4. La gráfica da el tiempo de apertura del convertidor como una función de la frecuencia para señales senoidales.

Como ejemplo de la utilidad de esta gráfica, supongamos que una señal senoidal de 1 khz va a ser digitalizada con una resolución de 10 bits. ¿Que tiempo de apertura debe usarse para dar un error menor de 1 bit?. La gráfica nos dice que  $t_a$  debe ser -




FIG. 1.4

320 nsecs. Esto es sorprendente porque 1 khz es una frecuencia relativamente baja y sin embargo un convertidor de 10 bits/320 nsecs no está disponible comercialmente. En este caso se requerirá usar un circuito s/h antes del convertidor A/D.

b) El convertidor D/A

Los convertidores D/A son los dispositivos mediante los cuales la computadora se comunica con el mundo exterior; son empleado en una variedad de aplicaciones desde sistemas de visualización (displays) hasta actuadores en sistemas de control. Además son un componente fundamental en la mayoría de los convertidores A/D.

El método de conversión más usado actualmente es el de fuente de corriente; este método tiene la ventaja de su simplicidad y alta velocidad.

Un segundo método es el de la red R-2R. La ventaja de este método es que solo se necesitan dos valores de resistencias lo que facilita su implementación y ajuste. Esta técnica también tiene la ventaja de que para aplicaciones de alta velocidad se pueden usar valores de resistencias relativamente bajas.

Existen otros métodos de conversión D/A pero, en general, los dos anteriores son los más utilizados.

La figura 1.5 muestra una tabla de características para los convertidores D/A.

resolución (bits)	tiempo de establecimiento ( $\mu$ s)	tipo de salida
8	.085	corriente
8	.5	corriente
10	1.5	voltaje
10	.25	corriente
12	.5	corriente
12	.3	corriente

FIG. 1.5

Los siguientes comentarios son aplicables tanto a los convertidores D/A como a los A/D:

Existen tres errores básicos en los convertidores: error por corrimiento (offset), error por ganancia y error por linealidad. Estos errores están todos presentes, al mismo tiempo, en un convertidor además de que pueden cambiar tanto con el tiempo como con la temperatura. La figura 1.6 presenta estos tres tipos de errores.

La mayoría de los convertidores disponibles actualmente pueden ser ajustados exteriormente para corregir los errores por ganancia y por corrimiento. El error por linealidad, por otro lado, es un error remanente que no puede ser eliminado y es por lo tanto una característica inherente al convertidor. Dos errores relacionados con la linealidad son la monotonicidad, que se apli




FIG. 1.6

ca a convertidores D/A y la pérdida de códigos que se aplica a los convertidores A/D.

c) El procesador digital

La computadora (procesador digital) es la encargada de vigilar y dirigir todo el proceso de adquisición de datos, podemos decir que es el cerebro del sistema sobre el cual recaen todas las operaciones de control. Ella debe procesar la información que ha recibido de los sensores y desplegar esta información hacia el mundo real ó -en sistemas de control- tomar una acción directa y controlar válvulas, interruptores, bombas, etc.

Con el advenimiento de los microprocesadores se ha causado -y se continuará causando- una revolución en el procesamiento digital que era insospechado hasta hace unos pocos años.

En los microprocesadores confluyen una gran cantidad de conceptos y características lo que ha dado lugar a la aparición de un gran número de éstos que se diferencian por:

- 1.- La estructura externa que posean, esto es, la manera de interconectar el microprocesador con la unidad de memoria.
- 2.- La disponibilidad de circuitos integrados de gran escala de integración que contengan unidades de memoria, periféricos programables, o combinación de ambos, incluso con el microprocesador en el mismo circuito integrado.
- 3.- El juego de instrucciones con su código de operación y

sus modos de direccionamiento.

- 4.- La disponibilidad de programas de aplicación general -- que se puedan utilizar como herramientas de ayuda en el diseño de programas específicos.

El creciente uso de los microprocesadores ha causado, además, una drástica caída en el precio de los componentes de los sistemas digitales. La minicomputadora de 8000 dólares de hace unos pocos años ha sido reemplazada por una microcomputadora de tan solo 500 dólares. Dentro de los sistemas de adquisición, es pecíficamente, ya no es justificable comprar un módulo de 400 dólares cuando un sistema especializado para la tarea en cuestión puede obtenerse por 100 dólares.

Apoyados en la potencia y versatilidad (además del bajo costo) de los microprocesadores, los sistemas de adquisición de datos están difundiéndose rápidamente así como demandando nuevas aplicaciones.

#### CRITERIOS DE SELECCION

Siendo el microprocesador y los convertidores los elementos claves dentro de la adquisición de datos, es en ellos que se debe poner especial cuidado al momento de la selección del sistema.

- a) Selección de los convertidores.

Los tres factores más importantes para seleccionar el con  
vertidor apropiado son:

1.- Velocidad.

¿Cual es la frecuencia más alta a manejar? esto determin  
a el tiempo de conversión máximo permisible (ver figur  
a 1.4).

2.- Exactitud.

¿Cual es el error total permitido sobre determinado rang  
o de temperatura? ¿Cuanta resolución es necesaria?, est  
o es, ¿Cuantos bits?.

3.- Costo.

Con frecuencia resulta más barato elegir un dispositivo  
que cumpla con las características y parámetros en una  
forma sobrada o aparentemente innecesaria que elegir uno  
con las características necesarias pero que pueden lleg  
ar a ser insuficientes cuando se requiera agrandar el  
sistema.

Después que la elección ha sido restringida por estos tres -  
factores, un número adicional de parámetros deben ser considerad  
os. Entre estos tenemos:

4.- Rangos de la señal analógica de entrada (para convertid  
ores A/D). Este factor influirá en la necesidad o no  
de una amplificación de la señal previa a la entrada --  
del convertidor. La mayoría de los convertidores A/D -

operan con rangos de  $\pm 5V$ ,  $\pm 10V$ ,  $5V$  y  $10V$ .

5.- Tipo de código a usarse.

La elección del código correcto puede ayudar a simplificar el diseño del sistema.

6.- Requerimientos de la fuente de alimentación.

7.- Tipo de interfase requerida.

Algunos convertidores proveen lógica de control que facilitan su acoplamiento con el microprocesador y otros no.

8.- Rangos de temperatura de operación.

Los convertidores son especificados dentro de tres rangos de temperaturas:

comercial	0°C	hasta	70°C
industrial	-25°C	hasta	85°C
militar	-55°C	hasta	125°C

Todos los parámetros anteriores deben ser listados en orden de importancia para organizar eficientemente el proceso de selección, sin olvidar agregar cualquier característica que pueda ser importante para una aplicación particular.

En general, los convertidores D/A son más fáciles de seleccionar y manejar que los convertidores A/D, por lo tanto especial cuidado debe ponerse en la elección de éstos últimos.

Al elegir el convertidor A/D más adecuado para una aplicación particular es necesario, frecuentemente, establecer conce--

siones entre costo/velocidad ó entre costo/exactitud; por ejemplo: los convertidores del tipo de integración (dual slope) presentan la mayor exactitud por un determinado costo aunque son relativamente lentos. Por otro lado, los convertidores de aproximación sucesiva son rápidos pero, debido a sus numerosas fuentes de error, combinar exactitud con velocidad puede resultar costoso.

Si el sistema de adquisición de datos contiene un microprocesador, la etapa de selección debe considerar otro factor muy importante: la necesidad de hacer el más eficiente uso del tiempo de programación. Por ejemplo, si deben ser muestreados muchos canales analógicos pero cada canal requiere pocos manipuleos de los datos entonces la mejor elección podría ser un convertidor de aproximación sucesiva.

En contraste, los convertidores de integración serán la mejor opción cuando solo unos pocos canales van a ser muestreados pero en cada canal se van a realizar un gran número de cálculos y manipuleos; mientras que el microprocesador está ejecutando sus instrucciones el convertidor puede disponer de tiempo para digitalizar el siguiente canal.

b) Selección del microprocesador.

Resulta muy difícil dar reglas generales para la selección del microprocesador sobre todo por las características tan diferentes que incluyen unos u otros y por el gran desarrollo que su

fren día con día.

A continuación presentamos dos reglas generalmente aceptadas aunque, desde luego, no pretenden formar parte de una teoría sólida.

- 1.- Cuando el microprocesador vaya a ser utilizado en algún sistema que tenga que ser fabricado en grandes cantidades, es conveniente reducir al máximo la complejidad -- del hardware. Por lo tanto debe ser elegido el micro-- procesador más integrado, por ejemplo, uno que posea en un único circuito la memoria, el cpu y circuitos perifé<sup>u</sup>ricos programables. Esto debe hacerse aunque sea a ex-- pensas de que la elaboración del programa resulte más -- laboriosa porque el juego de instrucciones posea pocos modos de direccionamiento o el microprocesador tenga un número reducido de registros internos.
- 2.- Si, por el contrario, el microprocesador forma parte de un sistema que no tiene que fabricarse en grandes canti<sup>u</sup>dades y el software que se tiene que implementar es ela<sup>u</sup>borado es preferible utilizar un microprocesador con un juego de instrucciones potente aunque el sistema físico (hardware) resulte más complejo.

Al igual que en el caso de los convertidores, se debe consi<sup>u</sup>derar aquí cualquier otro factor importante para una necesidad -- específica y agregarla a los dos puntos anteriores.

## UN SISTEMA DE CONTROL

Una aplicación típica para un sistema de adquisición de datos se encuentra en el área de control de procesos donde las entradas y salidas del sistema se presentan en forma analógica y las funciones de control y computación son realizadas digitalmente.

En un sistema de control de procesos, las variaciones analógicas de entrada tales como temperatura, flujo, presión y velocidad deben ser convertidas a una forma digital mediante un convertidor A/D para que puedan ser procesadas por la computadora, (figura 1.7); puesto que la computadora no solo mide y determina el estado de los procesos sino que también los controla, sus cálculos deben ser empleados para cerrar la malla de control alrededor del sistema. Esto se realiza haciendo que la computadora actúe directamente sobre las entradas del proceso. Como esto debe hacerse a través de parámetros de control analógicos, la salida de la computadora debe convertirse, nuevamente, a una forma analógica mediante un convertidor D/A.

La parte de la derecha de la línea punteada de la figura -- 1.7 corresponde a la sección del sistema de adquisición.




FIG. 1.7

## II

### DESCRIPCION DEL SISTEMA

Presentar los factores que influyeron en la determinación de la arquitectura del sistema de adquisición y describir los elementos del mismo así como establecer una importante condición referente a las señales de entrada son los objetivos de éste capítulo.

#### CONFIGURACION DEL SISTEMA

Dos factores influyeron en la determinación de la configuración a desarrollar:

- 1.- La disponibilidad de los tres componentes principales del sistema.

2.- El ambiente de trabajo.

El primer factor fué básico para la elección del sistema. - Al ya disponer en el laboratorio de los dos convertidores y del microprocesador, el factor costo era el principal parámetro a considerar durante la selección de la configuración; a esto debemos agregar la dificultad de conseguir en el mercado nacional convertidores A/D y D/A adicionales. Por lo tanto, la implementación de un sistema de adquisición donde un solo convertidor A/D fuera compartido por todos los canales parecía ser la mejor opción.

El segundo factor a considerar era el medio ambiente donde iba a trabajar el sistema de adquisición. El medio de trabajo - sería el laboratorio donde la presencia de ruidos puede ser, relativamente, controlada, además de que las distancias entre la - fuente y el convertidor son cortas, esto indicaba, nuevamente, elegir una configuración con un convertidor A/D único y en donde la información se transmitiera en forma analógica.

La configuración del sistema de adquisición desarrollada en este trabajo es mostrada en la fig. 2.1, es una variante del sistema de la fig. 1.1 y está constituido de dos partes principales: un módulo analógico que consta del chip ADC0816, multiplexor - y convertidor A/D integrados, el DAC 08 convertidor D/A y el microprocesador 280 como cerebro de todo el sistema. La otra parte esta formada por un contador de eventos. Los eventos a contar de




FIG. 2.1

ben ser presentados en forma de pulsos.

A continuación explicaremos los componentes principales del módulo analógico dejando para el capítulo 3 la descripción de la circuitería de acoplamiento y para el cap. 4 la descripción del contador.

1.- Chip ADC 0816 multiplexor-convertidor A/D:

El ADC 0816 es un circuito integrado con tecnología CMOS -- que es en si mismo un subsistema de adquisición de datos, con lógica de control compatible para acoplarlo a un microprocesador - y que utiliza la técnica de conversión de aproximación sucesiva. Está formado de las siguientes partes (refiriéndonos a la fig. - 2.2):

- a) multiplexor de 16 canales con su decodificador de dirección.
- b) el convertidor propiamente dicho está formado por la red resistiva (resistor ladder), el registro de aproximación sucesiva (sar) y el comparador.
- c) la lógica de tiempos y el latch de salida de tres estados.

En el apéndice A se encuentran las especificaciones y características del ADC0816.

2.- DAC08 convertidor D/A:

El DAC08 es un convertidor digital/analógico de 8 bits de - resolución, salida de corriente y con una velocidad aproximada -




FIG. 2.2

de 100 nsecs. Compatible con niveles lógicos TTL que serán los que se usen en la interfase (cap. 3). Las características del convertidor permiten un amplio rango en la fuente de alimentación, de  $\pm 5$  a  $\pm 18V$ , lo que hará que el diseño de esta fuente no sea tan riguroso así como su implementación (el diseño de la fuente para éste convertidor es tratada en el capítulo 5); además, como su consumo de potencia es mínimo (aprox. 150 mw), la fuente puede ser bastante compacta.

Agregando a la salida del convertidor un amplificador operacional es posible utilizar salidas de voltaje, que son las que necesitamos para aplicar al osciloscopio que será el dispositivo de visualización del sistema. Se usará el código "offset binary" con señales analógicas bipolares, este código es el más fácil de comprender en circuiteria de convertidores, es fácil de implementar y tiene la ventaja de que es compatible con la salida del microprocesador. Su desventaja es que la principal transición de los bits ocurre en 0 (los bits cambian de 10000000 a 01111111), esto puede traer problemas de ruido cuando los bits están "encendiendo y apagando", además de problemas de linealidad pues los mayores errores son más probables de ocurrir durante la transición de dos grandes números. La fig. 2.3 muestra algunos valores del código "offset binary".

Teniendo en cuenta las consideraciones anteriores es de esperar que la señal de salida presente una ligera diferencia res-

pecto a la señal de entrada y especialmente una marcada discretización.

	MSB								LSB
	B <sub>1</sub>	B <sub>2</sub>	B <sub>3</sub>	B <sub>4</sub>	B <sub>5</sub>	B <sub>6</sub>	B <sub>7</sub>	B <sub>8</sub>	E <sub>0</sub>
esc. compl.pos.	1	1	1	1	1	1	1	1	+9.92
esc. comp.pos. -LSB	1	1	1	1	1	1	1	0	+9.84
cero ( + )	1	0	0	0	0	0	0	0	+ .04
cero ( - )	0	1	1	1	1	1	1	1	- .04
esc. compl.neg.+LSB	0	0	0	0	0	0	0	1	-9.8
esc. compl.neg.	0	0	0	0	0	0	0	0	-9.92

FIG. 2.3

### 3.- Z80 Starter Kit:

El kit Z80 (apéndice B), es una microcomputadora basada en el microprocesador Z80 diseñada principalmente para tareas de educación y experimentación aunque es perfectamente posible usarla como equipo de computación en aplicaciones de control. La elección del microprocesador Z80 (Z80-CPU) como cerebro del kit es su característica más importante. El "Z80" es el microprocesador de 8 bits más poderoso existente actualmente en el mercado tanto por su conjunto de instrucciones (158) como por su arquitectura. Él provee las señales de control para explorar el display (no utilizado en el sistema de adquisición) y el teclado del kit. Contiene un BUS de direcciones de 16 bits, un BUS de datos de 8 bits y un BUS de control de 8 líneas.

Además del CPU, dos elementos del kit son importantes de --  
mencionar:

a) Z80-PIO

El PIO (parallel input-output) es un dispositivo controla--  
dor de entrada-salida programable que permite acoplar ventajosa--  
mente dispositivos periféricos al microprocesador Z80.



Mediante el PIO es posible transmitir datos en paralelo (pa--  
labras de 8 bits) a través de dos puertos que pueden ser progra--  
mados para transferencias de entrada o salida, además la lógica  
de interrupción del PIO permite usarlo con la eficiente capaci--  
dad de interrupción del Z80-CPU.

Programación del PIO


En las líneas siguientes revisaremos rápidamente la forma -  
de programar el PIO.

Una vez que se enciende el PIO, se introduce un estado in--  
terno de RESET y ahí es mantenido hasta que el PIO recibe una PA--  
LABRA DE CONTROL (esta palabra puede ser control de modo de ope--  
ración ó control de interrupción) del CPU.:

Mediante una instrucción de salida se direcciona el puerto  
y se envía la palabra de control de modo de operación hacia el -  
PIO.



para que el puerto pueda generar una interrupción, el bit D7 debe ser igual a uno en la palabra de control que tiene el siguiente formato:



PALABRA DE CONTROL DE INTERRUPT-  
CION

significa que ésta es una pala-  
bra de control de interrupción

D7 = 1 habilita interrupción

si se ha habilitado una interrupción, se debe proveér al PIO el vector de interrupción mediante una instrucción de salida con el siguiente formato:



VECTOR DE INTERRUPTCION

significa que esta palabra es -  
el vector de interrupción

#### b) Z80 CTC

Es un dispositivo programable que provée funciones de conta-  
dor y de reloj para sistemas basados en el microprocesador Z80.  
Consta de 4 canales programables independientes pero 3 de ellos  
son usados por el STARTER KIT quedando el canal 0 para disposi-  
ción del usuario.

#### Programación del CTC


Antes de que cualquier canal pueda comenzar a contar, una -

PALABRA DE CONTROL DE CANAL y una PALABRA CONSTANTE DE TIEMPO -  
deben ser escritas en el registro adecuado de ese canal mediante  
una instrucción de salida. En seguida, si algún canal ha sido  
programado para habilitar interrupciones, un VECTOR DE INTERRUP  
CION debe ser escrito en la lógica de control de interrupción --  
del CTC. Cuando el CPU ha escrito todas estas palabras en el --  
CTC, éste quedará programado para operar inmediatamente en el mo  
do de contador o en el modo de reloj.



PALABRA DE DIRECCION

selecciona el canal y el periférico



PALABRA DE CONTROL DE CANAL


- D0 = 0 La palabra es interpretada como vector de interrupción
- D0 = 1 La palabra es interpretada como de control de canal
- D1 = 0 El canal continúa operando
- D1 = 1 El canal deja de funcionar
- D2 = 0 La palabra de constante de tiempo no será la siguiente palabra enviada

- D2 = 1 La palabra de constante de tiempo sí será la siguiente -  
palabra enviada
- D3 = 0 El reloj inicia automáticamente
- D3 = 1 El reloj inicia al haber un pulso en TIMER TRIGGER
- D4 = 0 El CTC opera con la transición 1→0
- D4 = 1 El CTC opera con la transición 0→1
- D5 = 0 El reloj del sistema es dividido entre 16 (solo en modo  
reloj)
- D5 = 1 El reloj del sistema es dividido entre 256 (solo en modo  
reloj)
- D6 = 0 Se programa el modo de reloj
- D6 = 1 Se programa el modo de contador
- D7 = 1 Se programa el CTC para pedir interrupciones



PALABRA DE CONSTANTE DE TIEMPO

la palabra de constante de tiempo es cargada en el registro correspondiente mediante una instrucción de salida que debe ser la siguiente a la instrucción de salida de la palabra de control de canal (si el BIT 2 = 1). La constante de tiempo debe ser un valor entero entre 1 y 256; si todos los bits son ceros, será interpretada como 256.



De acuerdo con el modo de interrupción 2 del CPU, cuando un canal del CTC pide una interrupción y es reconocida, se debe proveer una dirección de 16 bits dentro de una tabla de subrutina. De esta tabla obtendremos la dirección de la correspondiente rutina de interrupción en la memoria. Los 8 bits más significativos de la dirección en la tabla son proveídos por el registro I del CPU y los otros 8 bits por el CTC en la forma de un vector de interrupción único para el canal que pide la interrupción.

Los 5 bits más significativos del vector de interrupción deben ser escritos en el CTC, para esto el bit 0 debe ser cero con lo que el vector de interrupción es reconocido como tal. Los bits 1 y 2 no se utilizan por el usuario. Mediante estos bits el CTC internamente pone la dirección, en el BUS de datos, del canal que pidió la interrupción.

Una información más amplia respecto a la operación del Z80-CPU, Z80-PIO y Z80-CTC puede ser encontrada en las referencias ( 7 ) ( 8 ) y ( 9 ) respectivamente, de la bibliografía.

#### ACONDICIONAMIENTO DE LA SEÑAL

La fig. 2.1 muestra un sistema de adquisición completo desde la fuente hasta el dispositivo de visualización. El sistema desarrollado e implementado en este trabajo consta de la parte -

mostrada a la derecha de la línea punteada de dicha figura. Los pasos indicados a la izquierda constituyen la etapa de acondicionamiento de la señal.

Por acondicionamiento de la señal entenderemos todo el tratamiento que debe ser hecho sobre el dato analógico antes de que éste llegue al convertidor A/D. Este acondicionamiento puede significar diversos tópicos como son: amplificación, filtrado, aislamiento, linealización, mediciones precisas de la señal etc. etc.; a continuación revisaremos brevemente dos de los aspectos más importantes del acondicionamiento de la señal: la amplificación y el filtrado.

EL AMPLIFICADOR debe realizar una o más de las siguientes funciones: elevar la amplitud de la señal, aislar la señal e incrementar su capacidad de corriente, convertir una señal de corriente a voltaje o separar una señal diferencial del ruido de modo común.

Para realizar estas funciones se requiere una variedad de amplificadores diferentes. El amplificador más popular es el "amplificador operacional" que es una buena elección cuando una señal referida a tierra va a ser amplificada o convertida de corriente a voltaje.

Por otro lado, si la señal ha de recorrer grandes distancias, las diferencias de potencial entre la tierra de la fuente y la tierra del centro de proceso introducirá problemas de ruido

agregados al sistema en forma de modo común. Para este propósito se pueden colocar "amplificadores de instrumentación" que poseen buenas características de rechazo de modo común, alta impedancia de entrada y ganancia ajustable.

Un "amplificador de aislamiento" es usado para amplificar una señal diferencial que está sobrepuesta en un voltaje de modo común muy elevado. El amplificador de aislamiento tiene las características de un amplificador de instrumentación con una capacidad de voltaje de entrada de modo común muy alto.

Otros tipos de amplificadores pueden emplearse para amplificar, con bastante exactitud, señales del orden de microvolts al nivel requerido ó convertir señales de corriente muy pequeñas a voltajes de alto nivel.

Un FILTRO PASA BAJAS generalmente es colocado después del amplificador para reducir los ruidos de interferencia generados por el hombre, para reducir los ruidos inherentes a los dispositivos electrónicos y para eliminar los componentes no deseados de la señal analógica de entrada.

El ruido originado por el hombre generalmente es periódico, como por ejemplo las interferencias de las líneas de energía, y es reducido a través de filtros especiales que cortan las frecuencias donde se presentan los ruidos. El ruido electrónico, por otro lado, es ruido aleatorio y puede ser reducido limitando

el ancho de banda del sistema al mínimo necesario para dejar pasar las componentes deseadas de la señal.

Ningún filtro puede eliminar totalmente los ruidos o componentes indeseables y por lo tanto su elección siempre es un compromiso entre las diversas características de ellos. Los filtros activos son los más usados actualmente pues permiten que esas características sean ajustadas con facilidad y precisión para acomodarse a una aplicación particular.

Hemos hecho, hasta aquí, un brevísimo resumen de los aspectos más importantes que implica el preparar la señal analógica - desde la forma en que es recibida por los transductores hasta la forma en que es presentada a la entrada del convertidor A/D.

El enfoque objetivo hacia la descripción del módulo de adquisición de datos y su lógica de acoplamiento hace que el tratar el tema del acondicionamiento de la señal esté fuera de nuestro propósito pues un solo concepto - por ejemplo, el ruido necesariamente involucrado en un sistema de adquisición de datos - requeriría un análisis tan amplio que abarcaría, él solo, otro tema de tesis.

Por lo anterior, durante el desarrollo de este trabajo se ha considerado que las señales de entrada al sistema de adquisición han sido previamente acondicionadas.

### III

## INTERFASE CONVERTIDOR A/D - MICROPROCESADOR - CONVERTIDOR D/A

El diseño de un sistema con un microprocesador, que reciba información del mundo exterior y le envíe resultados de regreso, supone definir previamente de forma completa el sistema físico - (hardware) formado por el microprocesador, memorias y circuitos de acoplamiento de entrada / salida. Una vez definido el sistema físico hay que desarrollar una serie de instrucciones (software) mediante las cuales aquel realizará las funciones que deseamos.

El criterio que se siguió para cumplir lo anterior fué el de reducir al mínimo la complejidad del hardware dejando al software el mayor peso. Este y los dos siguientes capítulos explican el desarrollo del hardware partiendo de la configuración mostrada en la fig. 2.1 del capítulo anterior.

La fig. 3.1 muestra el diagrama de alambrado del módulo analógico formado por el convertidor A/D capaz de manejar hasta 16 señales analógicas de entrada, el convertidor D/A, el microprocesador Z80 y sus periféricos incluidos en el STARTER KIT y la lógica de acoplamiento involucrada.

Para tratar de reducir los errores al implementar el sistema, se trabajó primero con cada uno de los elementos por separado para comprobar su funcionamiento individualmente; una vez comprobados, se interconectaron mediante la lógica de acoplamiento (interfase).

El desarrollo de la interfase entre el microprocesador y los dos convertidores es el objeto de éste capítulo.

#### OPERACION DEL CONVERTIDOR A/D

Según vimos en el capítulo anterior y refiriéndonos a la fig. 2.2, cualquiera de las 16 señales de entrada al multiplexor puede ser escogida aplicando la dirección correcta en la líneas A B C D del decodificador de dirección. La fig. 3.2 muestra el estado de cada bit de dirección para seleccionar determinado canal. Nótese que si la terminal EXPANSION CONTROL es "0" es posible ampliar el número de canales hasta 32 o más. Cuando la terminal ALE (adress latch enable) es "1" la dirección del canal e-



CANAL	D	C	B	A	EXPANSION CONTROL
NINGUNO	X	X	X	X	L
0	0	0	0	0	H
1	0	0	0	1	H
2	0	0	1	0	H
3	0	0	1	1	H
4	0	1	0	0	H
5	0	1	0	1	H
6	0	1	1	0	H
7	0	1	1	1	H
8	1	0	0	0	H
9	1	0	0	1	H
10	1	0	1	0	H
11	1	0	1	1	H
12	1	1	0	0	H
13	1	1	0	1	H
14	1	1	1	0	H
15	1	1	1	1	H

FIG. 3,2

legido es habilitada.

Direccionado el canal, la conversión se inicia al aplicar un "1" en START, entonces el dato analógico pasa del multiplexor hacia el comparador; aquí los voltajes de la red resistiva son comparados con los de la señal de entrada. Los voltajes en los extremos y en el centro de la red resistiva deben mantenerse lo más estables posible por lo tanto los conectaremos directamente a la fuente:

$$\text{REF (+)} = 5\text{V} \qquad \text{REF (-)} = 0\text{V}$$

cuando la conversión de un dato está en proceso, la terminal EOC (end of conversión) está en "0" y una vez completada ésta pasará al estado "1".

Una vez que un dato ha sido convertido a un valor binario, los 8 bits son guardados en el latch de salida y mediante un pulso "1" en la terminal TRISTATE CONTROL, la información es sacada hacia el BUS de datos.

En la figura 3.3 se encuentra el diagrama de tiempos del convertidor. El número a la izquierda indica el orden en que se van sucediendo las señales.

Basándonos en esa figura podemos hacer un resumen de los pasos necesarios para efectuar una conversión:

- 1.- El dato de entrada debe estar estable en la línea de entrada.
- 2.- Direccionar el canal adecuado mediante las terminales de dirección A B C D.
- 3.- Una vez que la dirección está estable en las líneas de dirección




FIG. 3.3

- ción mandar un pulso a la entrada ALE para que aquella sea -  
habilitada (se habilita cuando ALE pasa de "0" a "1").
- 4.- La conversión es iniciada durante la transición de caída del pulso START.
  - 5.- Para conversión continua se une la salida EOC a la entrada - de START y para iniciar la conversión se aplica un pulso --- START después de encender la fuente.
  - 6.- Mientras se está efectuando una conversión, la señal EOC per manecerá en estado lógico "0". Cuando no hay dato presente, EOC estará en "1".
  - 7.- Durante la transición 0 a 1 de la señal TRISTATE, la informama ción pasa del latch de salida al BUS de datos.

Todos los pasos anteriores se comprobaron "manualmente" en el laboratorio conectando "LEDS" a la salida del convertidor para poder observar la digitalización de la señal de entrada.

Durante toda la etapa de prueba del sistema se usaron señales senoidales de: 0 a + 5V de amplitud y con una frecuencia en tre 1hz y 1 khz.

Solo cuando la señal de entrada tenía una frecuencia de decenas de hertz era posible observar los cambios en los LEDS pero, no obstante, esto demostraba que el convertidor funcionaba co--- rrectamente.

El diagrama que se utilizó en el laboratorio se muestra en




FIG. 3.4

la fig. 3.4, ya probado "manualmente" el funcionamiento del convertidor, se tenía que desarrollar la interfase para que, ahora, el convertidor quedara bajo el control del microprocesador.

#### ACOPLAMIENTO CONVERTIDOR A/D - MICROPROCESADOR

La fig. 3.5 muestra el diagrama de acoplamiento del microprocesador al convertidor A/D.

Los circuitos de acoplamiento se desarrollaron como sigue:

Como vimos antes, una vez que el dato se ha estabilizado en el canal de entrada (alguno de los 16), necesitamos enviar hacia el convertidor la dirección de ese canal; esto se puede lograr - si conectamos las líneas A B C D del convertidor con las líneas D0 D1 D2 D3 del BUS de datos del microprocesador (obviamente se podría haber elegido también cualquier otra línea) de manera que, mediante una instrucción de salida, podamos sacar la dirección requerida hacia el convertidor.

Sacada la dirección, debemos generar un pulso que active la terminal ALE.

Estudiando las señales de control del microprocesador durante los ciclos de lectura y escritura de entrada/salida podemos obtener ese pulso.

La fig. 3.6 muestra el ciclo de entrada y la fig. 3.7 el de




FIG. 3.5




FIG. 3.6




FIG. 3.7

salida.

Al ejecutar una instrucción de salida el microprocesador -- responderá haciendo que las señales WR e IORQ se hagan "0". So lo falta seleccionar el periférico. De entre los puertos disponibles en el Z80 STARTER KIT, se eligió el ps<sub>5</sub> cuya dirección es 94<sub>H</sub> y que es activado en el nivel bajo.

Ahora, cuando sea ejecutada una instrucción de salida se -- presentarán las posibilidades que muestra la tabla de verdad de la fig. 3.8:

IORQ	WR	PS <sub>5</sub>	AND	NAND	OR	NOR
0	0	0	0	1	0	1
0	0	1	0	1	1	0
0	1	0	0	1	1	0
0	1	1	0	1	1	0
1	0	0	0	1	1	0
1	0	1	0	1	1	0
1	1	0	0	1	1	0
1	1	1	1	0	1	0
	RD	PS <sub>6</sub>				

FIG. 3.8

Estudiando la tabla vemos que lo que se desea es que solo haya pulso presente ("1") en la terminal ALE cuando:

IORQ = 0

WR = 0

y PS<sub>5</sub> = 0

en cualquier otro caso ALE debe ser "0". Las condiciones se satisfacen únicamente usando una compuerta NOR; la compuerta que se utilizó fué la SN7427.

De la tabla de tiempos del convertidor (FIG. 3.3) se observa que, una vez que ha sido habilitada la dirección del canal, se deberá enviar un pulso (activo en el nivel "1") a la entrada START para que sea iniciada la conversión. La misma figura muestra que es posible utilizar el pulso ALE para aplicarlo en la entrada START puesto que la dirección se habilita en el flanco positivo y la conversión se inicia en el flanco negativo del mismo pulso.

Cuando el dato ha sido convertido a un valor digital, el convertidor responde poniendo la señal EOC (end of conversion) en el nivel "1". Esta señal debe ser sondeada por el microprocesador, mediante una compuerta de tres estados, para enterarse de cuando hay un dato disponible.

La compuerta usada fué la 74125, que tiene la sig. lógica:

salida = entrada cuando la entrada de control = "0"

salida cortada cuando la entrada de control = "1"

por lo tanto es necesario implementar un circuito que nos de un pulso "0" cada vez que se quiera muestrear la señal de fin de conversión.

Al ejecutarse una instrucción de entrada del puerto PS<sub>5</sub>, el microprocesador responde haciendo:

IORQ = "0"


RD = "0"

PS<sub>5</sub> = "0"

estas tres señales las tomamos para obtener el pulso "0" que necesitamos en la entrada de control de la compuerta de tres estados. La fig. 3.8 muestra que podemos utilizar una compuerta OR (como estamos empleando una instrucción de entrada solo reemplazamos RD por WR en dicha fig.).

Se usaron dos compuertas OR de dos entradas quedando otras dos compuertas libres para usarse más adelante. La compuerta empleada fué la 7432.

La señal EOC es aplicada a la línea D0 del BUS de datos del microprocesador, esto implica que cuando se realice la entrada de la palabra de fin de conversión el bit 0 será el que contenga la información.



Una vez que el microprocesador recibe la información de que ha terminado la conversión del dato, debe ordenar al convertidor que ponga a éste en el BUS de datos del PIO. Esto se logra aplicando un pulso "1" a la entrada TRISTATE del convertidor.

Nuevamente mediante una instrucción de salida, ahora hacia el puerto  $PS_6$  (cuya dirección es 98H), se logra que, cuando:

$IORQ = "0"$

$WR = "0"$

y  $PS_6 = "0"$

(mediante una compuerta NOR) se tenga un "1" en TRISTATE. por lo tanto, el dato guardado en el latch de salida del convertidor es puesto en el BUS del correspondiente puerto (A o B) del PIO. Programando éste adecuadamente, se permite que la información pase hacia el microprocesador.

#### ACOPLAMIENTO MICROPROCESADOR - CONVERTIDOR D/A

Cuando el dato binario, correspondiente a la señal analógica de entrada, ha llegado al microprocesador se le puede manejar de muchas maneras, dependiendo de nuestras necesidades, para finalmente tener resultados que nos informen de lo que está sucediendo en el mundo exterior. En muchas aplicaciones se requerirá que el microprocesador sea usado para sacar una serie de datos para su evaluación; estos datos pueden presentarse en forma de una tabla numérica o en una forma gráfica.

Esta segunda forma es la que se utilizó como medio de visualización del sistema porque ya disponíamos del osciloscopio en -




FIG. 3.9

el laboratorio.

La fig. 3.9 muestra la etapa de salida formada por el canal B del PIO, el convertidor D/A (DAC 08), y el amp. operacional -- 741.

El DAC08 es un convertidor D/A de 8 bits con salida de corriente con:

$$I_{fs} \approx \frac{+ V_{ref}}{R_{ref}} \quad (1)$$

$$.4 \text{ ma} < I_{fs} < 4 \text{ ma}$$

donde  $I_{fs}$  = corriente de escala completa

la ecuación (1) solo es válida para la configuración que estamos usando y que se muestra en la fig. 3.10.

La fig. 3.11 muestra los valores de voltaje correspondientes a algunas combinaciones binarias posibles.




FIG. 3.10

MSB							LSB		
B <sub>1</sub>	B <sub>2</sub>	B <sub>3</sub>	B <sub>4</sub>	B <sub>5</sub>	B <sub>6</sub>	B <sub>7</sub>	B <sub>8</sub>	E <sub>0</sub>	
1	1	1	1	1	1	1	1	+9.9	ESC. COMP. POS.
1	1	1	1	1	1	1	0	+9.8	
1	0	0	0	0	0	0	0	+0.04	
0	1	1	1	1	1	1	1	-0.04	
0	0	0	0	0	0	0	1	-9.8	
0	0	0	0	0	0	0	0	-9.9	ESC. COMP. N.

FIG. 3.11

Para alimentar el circuito de la fig. 3.10 se usó una fuente de  $\pm 12V$  con lo que se obtuvieron valores ligeramente diferentes de los mostrados en la fig. 3.11:

$$E_{o_{\max}} = + 9V$$

$$E_{o_{\min}} = - 7V$$

Como el convertidor presenta una salida de corriente, es necesario agregarle un amplificador operacional para obtener la salida de voltaje que nosotros necesitamos; se empleó el 741.

Para comprobar el funcionamiento del convertidor, se conectó éste al microprocesador, a través del canal B del PIO, y me--




FIG. 3.12




FIG. 3.13

dante software se generó un tren de rampas.

En la fig. 3.12 se encuentra el diagrama de flujo del programa que se corrió.

Las señales de salida que se obtuvieron en el osciloscopio se ven en la fig. 3.13; la fig. a) es la gráfica que se esperaba obtener y la fig. b) la que se obtuvo. Nótese que debido al amplificador operacional se está invirtiendo la señal de salida del convertidor.

Ya acoplados los dos convertidores al microprocesador no quedaba más que, implementando unos programas, observar su funcionamiento. (En el capítulo 6 se describen con detalle los programas utilizados para probar el sistema).

Se utilizó una señal senoidal de  $3V_{pp}$  como entrada y se esperaba que la salida fuera lo más parecida a ésta pero, como suele suceder en estos casos, al correr el programa no se obtuvo información alguna en la salida. Había que iniciar la etapa de corrección y depuración del sistema (capítulo 5), tanto en el hardware como en el software.

## IV

### CONTADOR DE EVENTOS

En esta parte se describe el desarrollo e implementación de un contador de eventos.

Se quiso agregar un contador al sistema de adquisición de datos pues se creyó en la utilidad de un dispositivo que nos permitiera contar los eventos que suceden en determinado lapso de tiempo con la ventaja de ser programable y así adaptarlo a diferentes necesidades. Estos eventos pueden ser los golpes de una troqueladora, las hojas impresas en una prensa, las revoluciones de una máquina etc. etc. el sistema esta pensado para contar sucesos cuya frecuencia sea relativamente baja, alrededor de 3 ó 4 ciclos por segundo.

La fig. 4.1 muestra el diagrama de bloques del contador, -- ahí se ve que se han usado los tres grandes chips del Z80 STAR-- TER KIT : el Z80 - CPU, el Z80-PIO y el Z80-CTC. Los datos pro




FIG. 4.1

venientes del contador son manejados por el PIO y luego enviados al microprocesador. Este aceptará (como veremos más adelante) - interrupciones de modo 2 del PIO. El CTC será usado en el modo de contador y también generará peticiones de interrupción de modo 2.

El contador funciona de la siguiente manera: los eventos a contar deben presentarse en forma de un pulso a la entrada del contador binario de 4 bits 74161 y cuando este llega a  $1111_2 = 15_{10}$ , la señal de acarreo se hace "1" y es derivada hasta la entrada ASTRB del PIO (que se activa con un "0") quien entonces hace una petición de interrupción al microprocesador, éste, entonces, ejecuta la subrutina de interrupción que consiste en incrementar en 1 el contenido de cierta localidad de memoria.

Por otro lado, los pulsos del reloj externo de período  $T_r$  - son introducidos en la terminal "external clock" del CTC; estos pulsos  $T_r$  son multiplicados por una constante entera entre 1 y 256 de tal manera que a la salida del CTC tendremos una señal -- con período  $T_0 = kT_r$ .

Cada vez que se presenta el pulso  $T_0$ , el CTC solicita una - interrupción al microprocesador quien, al ejecutar la subrutina de interrupción del CTC, mete el dato que hay en el contador y - enseguida limpia éste para iniciar una nueva cuenta durante el - siguiente período  $T_0$ .

Cuando el dato del contador ha sido introducido en el micro

procesador, mediante software se suma al dato contenido en la memoria de tal manera que, en un instante determinado, la cuenta de los eventos sucedidos estará formada por el dato que tenga el contador más el dato que contenga el microprocesador.

Esta forma de manejar el contador mediante interrupciones permite al microprocesador no tener que estar pendiente de cada evento que pueda suceder sino que solamente se ocupará de llevar la cuenta del número de veces que el contador ha llegado a  $15_{10}$  y solo cuando ha transcurrido el tiempo previamente programado - en el CTC el microprocesador introduce el dato del contador. De esta manera el microprocesador esta libre para realizar otras tareas mientras se continúa con el conteo de los eventos.

A continuación se muestra el desarrollo del contador.

#### RELOJ EXTERNO

Nosotros usaremos el CTC, como se mencionó antes, en el modo contador (counter mode) de tal forma que, como se puede ver en la fig. 4.2, cada pulso proveniente del reloj de período  $T_r$  - decremente el contador del CTC y cada vez que éste llegue a cero la terminal INT emitirá un pulso ("0")  $T_0$  pidiendo interrupción al microprocesador, en otras palabras, el CTC va a funcionar como un divisor de frecuencias:




FIG. 4.2

$$F_0 = F_r / P$$

por lo tanto, el período del pulso de interrupción será:

$$T_0 = P T_r \quad \text{con la condición} \quad T_r \geq 2 T_\theta$$

donde  $T_0$  = período de los pulsos de interrupción

$T_r$  = " " " " del reloj externo

$T_\theta$  = " " del reloj del sistema . 730

P = palabra de cte. de tiempo

si hacemos  $T_0 = 300$  segs. (un pulso cada 5 minutos)

y  $P = 256$ , entonces

$$T_r = T_0 \cdot \frac{MAX}{256} = \frac{300}{256} = 1.17 \text{ segs.}$$

$$F_r \approx .854 \text{ [c/seg]}$$

$T_0$  será máximo cuando  $P = 256$

El diagrama del reloj utilizado se muestra en la fig. 4.3 - y es igual al usado para el convertidor A/D que se desarrolla en el capítulo cinco solo que se han cambiado los valores de R y C y se ha eliminado  $R_0$ .

$$T_r \approx .5 RC \quad ; \quad \text{si: } R = 10 \text{ K}\Omega$$

$$C \approx \frac{T_r}{.5R} \approx \frac{1.17}{5 \times 10^3} \approx .000234 \text{ [F]}$$

$$C \approx 234 \text{ [}\mu\text{F]}$$

el valor de C se tenía que variar experimentalmente hasta obtener el que más se aproximara a la frecuencia deseada de 1 c/s -- aprox.

Probado el circuito en el laboratorio los valores finales son:

$$R = 10 \text{ K}$$

$$C = 500 \mu\text{F}$$

El reloj aquí descrito solo fué utilizado con propósito de probar y echar a andar el contador; desde luego si se requiere exactitud en la frecuencia  $F_r$  se puede utilizar un reloj de --- cristal.




FIG. 4.3

#### ACOPLAMIENTO CONTADOR - MICROPROCESADOR

Para que el contador pueda enviar el dato al microprocesa--  
dor cuando éste lo solicite se empleó un "driver" de 4 líneas --  
(74367) que es activado cuando la terminal de control está en el  
nivel "0". Este pulso lo obtendremos, como ya se ha visto antes,  
mediante una compuerta OR de dos entradas y aprovechando la se--  
ñal IOR en el BUS de control del STARTER KIT.

El pulso "0" necesario para borrar el contador lo obtenemos  
también mediante una compuerta OR pero ahora direccionando el --  
puerto  $PS_6$ . Por último, como la señal de acarreo del contador  
(carry) es activa en "1" y la señal de ASTB del PIO lo es en "0"  
necesitamos agregar un inversor (7404).

El CTC por sí solo puede servir como contador de eventos --  
sin necesidad de agregar ninguna lógica más pero, utilizada en -  
esta manera, no sería posible obtener los períodos de tiempo  $T_0$ .  
El hecho de poder conocer el número de eventos por unidad de ---  
tiempo que suceden en determinado sistema permite llevar estádis  
ticas más completas de ese sistema.

También se pensó en utilizar el CTC en el modo de reloj pa--  
ra generar los pulsos  $T_0$  pero de esta forma la frecuencia mínima  
disponible era aprox. 30 c/s lo que impedía su utilización cuan--  
do los sucesos a contar son de frecuencia más baja.

#### ACOPLAMIENTO CONTADOR - MICROPROCESADOR

Para que el contador pueda enviar el dato al microprocesa--  
dor cuando éste lo solicite se empleó un "driver" de 4 líneas --  
(74367) que es activado cuando la terminal de control está en el  
nivel "0". Este pulso lo obtendremos, como ya se ha visto antes,  
mediante una compuerta OR de dos entradas y aprovechando la se--  
ñal IOR en el BUS de control del STARTER KIT.

El pulso "0" necesario para borrar el contador lo obtenemos  
también mediante una compuerta OR pero ahora direccionando el --  
puerto PS<sub>6</sub>. Por último, como la señal de acarreo del contador  
(carry) es activa en "1" y la señal de ASTB del PIO lo es en "0"  
necesitamos agregar un inversor (7404).

El CTC por si solo puede servir como contador de eventos --  
sin necesidad de agregar ninguna lógica más pero, utilizada en --  
esta manera, no sería posible obtener los periodos de tiempo T<sub>0</sub>.  
El hecho de poder conocer el número de eventos por unidad de ---  
tiempo que suceden en determinado sistema permite llevar estádis  
ticas más completas de ese sistema.

También se pensó en utilizar el CTC en el modo de reloj pa--  
ra generar los pulsos T<sub>0</sub> pero de esta forma la frecuencia mínima  
disponible era aprox. 30 c/s lo que impedía su utilización cuan--  
do los sucesos a contar son de frecuencia más baja.

## V

### DEPURACION Y PRUEBA DEL SISTEMA

#### BUS DE ACOPLAMIENTO

Como se mencionó en el capítulo 3, al poner a funcionar el sistema éste no trabajaba satisfactoriamente. Entre las fallas encontradas estaba que el convertidor parecía representar demasiada carga para las líneas del microprocesador además de que se notaba la presencia de ruidos en casi todas las líneas de acoplamiento entre el microprocesador y los convertidores.

Con ayuda simplemente del osciloscopio se fueron, entonces, probando todas las señales involucradas para ver si se comportaban según lo esperado. Como las líneas más saturadas del micro suelen ser el BUS de datos, se colocaron ahí dos inversores en cada línea además de en las líneas RD y WR. Para eliminar los ruidos en las líneas de acoplamiento entre el microprocesador y los convertidores así como en el contador se agregó al sistema

un cable múltiple de 40 hilos con lo que se obtenía mayor flexibilidad en el módulo y facilitaba, además, su conexión y desconexión al microprocesador. La fig. 5.1 muestra el BUS de acoplamiento y su distribución de señales.

#### RELOJ DE 600 KHZ

Para darle maniobrabilidad al equipo se implementó un reloj para el conv. A/D y una fuente de poder de  $\pm 1.2V$  para el conv. D/A y el amp. op. con lo que se reducía a un mínimo la necesidad de equipo externo.


El diagrama del reloj se encuentra en la fig. 5.2 y consiste de dos monostables acoplados la salida de uno con la entrada del otro; se está usando el integrado 74123.

La frecuencia  $F_0$  que necesitamos es 500 khz aunque esta puede variar en un amplio rango pues el convertidor la acepta.

$$F_0 \approx \frac{1}{T_0} \approx \frac{1}{T_H + T_L} \approx \frac{1}{.25 R_1 C_1 + .25 R_2 C_2} \quad (1)$$

$$R_1 > 700 \Omega ; \quad R_2 > 700 \Omega$$

donde





DISTRIBUCION DE SEÑALES EN EL BUS DE ACOPLAMIENTO

- |                     |                      |
|---------------------|----------------------|
| 1.- IORQ            | 16.- PB3             |
| 2.- WR              | 17.- PB4             |
| 3.- PS <sub>5</sub> | 18.- PB5             |
| 4.- PS <sub>6</sub> | 19.- PB6             |
| 5.- PA7             | 20.- PB7             |
| 6.- PA6             | 21.- RD              |
| 7.- PA5             | 22.- DO              |
| 8.- PA4             | 23.- D1              |
| 9.- PA3             | 24.- D2              |
| 10.- PA2            | 25.- D3              |
| 11.- PA1            | 26.- IOR             |
| 12.- PA0            | 27.- PS <sub>7</sub> |
| 13.- PBO            | 28.- ASTB            |
| 14.- PB1            | 29.- C/T             |
| 15.- PB2            |                      |

FIG. 5.1




FIG. 5.2

si hacemos  $R_1 = R_2 = R$  y  $C_1 = C_2 = C$  la ec. (1) queda:

$$F_0 \approx \frac{1}{.5 RC} \quad \left[ \frac{1}{\text{seg}} \right]$$

como  $F_0 \approx 500 \text{ khz}$  y si  $R = 1 \text{ k}\Omega$  entonces:

$$T_0 \approx \frac{1}{F_0} \approx \frac{1}{500 \times 10^3} \approx 2 \times 10^{-6} \text{ [seg]} \approx .5RC$$

$$C \approx \frac{2 \times 10^{-6}}{.5(1000)} \approx 4 \times 10^{-9} \text{ [F]}$$

por lo tanto los capacitores  $C_1$  y  $C_2$  se pueden elegir de un valor no mayor a 4000 Pf.  $R_0$  lo debemos elegir, ahora, de un valor tal que más nos acerque a  $F_0$ .

Experimentalmente, con  $R_0 = 4.7 \text{ k}$  y un capacitor de 470 Pf se obtuvo una frecuencia de 600 khz.

Mediante el potenciómetro  $R_0$  es posible ajustar el ciclo de trabajo del reloj.

#### FUENTE DE PODER

El convertidor D/A y el amplificador operacional requieren una alimentación que varía entre  $\pm 10$  y  $\pm 18$  volts. Se eligió  $\pm 12$  volts para alimentarlos pues era un valor que se podía obtener fácilmente de los transformadores disponibles en el mercado.




FIG. 5.3

El consumo de potencia de los dos circuitos es bastante pequeño, aproximadamente 200 mW con una corriente también aproximada de 20 ma @ 12 volts. El diagrama de la fuente que se utilizó se muestra en la fig. 5.3; aunque aparentemente se trate de un circuito puente, en realidad se analiza como dos circuitos de onda completa con derivación central.

A continuación se presenta el diseño de la fuente de alimentación (en el ápendice C se encuentran las curvas de diseño de la fuente).

El voltaje de entrada mínimo para los reguladores de voltaje son 14.5 volts, por lo tanto, podemos fijar al voltaje de salida de la fuente  $V_{CD} = 16v$ . la corriente de carga total para la fuente será de 30 ma aproximadamente ( 20 ma del convertidor y el amp. op. y 10 ma aprox. del regulador de voltaje ). El voltaje de rizo aceptable será de  $2 V_{p-p}$ .

1.- 
$$R_L = \frac{V_{CD}}{I_L} = \frac{16 [v]}{.030 [A]} = 533.33 [\Omega]$$

sí:  $R_s = 100 \Omega$  entonces:

2.- 
$$\frac{R_s}{R_L} \times 100 = \frac{100}{533.3} = .19 = 19\%$$

3.- De la gráfica de la fig. 9 (del ápendice C):

$$\%RIZO = \frac{V_{ef\ RIZO}}{V_{CD}} \times 100 = \frac{.72 [V]}{16 [V]} = .0475 = 4.75\%$$

y, con el valor de  $\frac{R_s}{R_L}$  % obtenemos el valor de  $\omega R_L C$

$$\omega R_L C = 10$$

$$C = \frac{10}{R_L} = \frac{10}{(6.28)(60)(533)} = .000050 [F]$$

$C = 50 [\mu F]$  y, escogiendo un valor comercial tenemos:

$$C = 150 [\mu F]$$

4.- De la gráfica de la fig. 11 determinamos:

$$\frac{V_{CD}}{V_{ip}} \% \text{ para } \frac{R_s}{R_L} = 19\% \text{ , por lo tanto:}$$

$$\text{para } \omega R_L C = 10 \rightarrow \frac{V_{CD}}{V_{ip}} = .65$$

5.- 
$$V_{ip} = \frac{V_{CD}}{.65} = \frac{16}{.65} = 24 [V]$$

$$V_{i_{ef}} = \frac{24 [V]}{1.4} = 17.14 [V] \text{ voltaje eficaz en el secundario del transformador.}$$

escogemos un valor práctico y, por lo tanto:

$$V_{sec} = 18 \text{ volts}$$

6.- La tensión pico inversa que debe soportar cada diodo es:

$$-V_D = 2 V_{ip} = 48 \text{ [V]}$$

7.- La corriente media en cada rectificador será:

$$I_D = \frac{I_L}{2} = 15 \text{ [ma]}$$

8.- Mediante la gráfica de la figura 14:

$$n = 2$$

$$\frac{R_S}{2R_L} \approx \frac{100}{1 \text{ K}} \approx .1, \text{ como: } n\omega R_L C = 20 \text{ entonces:}$$

$$\frac{I_P}{I_{D_{\text{media}}}} = 15 ; I_P = .225 \text{ [A]} \text{ corriente de pico repetitiva.}$$

Los elementos que se emplearon son:

- 2 transformadores de 18 V, 500 ma.
- 2 resistencias limitadoras de 100  $\Omega$
- 4 diodos rectificadores, 50 V, 500 ma.
- 2 capacitores de filtro 150  $\mu$ F
- 1 7812CK regulador de voltaje 12 V, 1.5 A
- 1 7912CK regulador de voltaje 12 V, 1.5 A

Tal como está, la fuente maneja una carga de 50 ma. aproximadamente; si se requiere conectar más carga a la fuente, simple-

mente cambiando los capacitores  $C_1$  y  $C_2$  por unos de valor más -- grande adecuado se podría manejar una carga hasta de 500 ma.

En la fig. 5.4 se encuentra la tableta impresa de la fuente vista por arriba.




FIG. 5.4

#### ENSAMBLADO

Todos los circuitos se armaron primero en una tablilla de - pruebas (proto board) verificando su funcionamiento. Después de la etapa de pruebas, éstos circuitos, excepto la fuente de poder de  $\pm 12V$  para el convertidor D/A, se construyeron usando la técnica de alambrado (wire wrap) en vez de la técnica de circuito - impreso. Esta desición fué con el fin de reducir costos y tiempo de diseño y construcción. Una tarjeta de circuito impreso re quiere más tiempo porque hay que diseñar las pistas y puntos de

conexión de los diferentes dispositivos, además, es más cara que una tarjeta de propósito general para alambrado.

Los diferentes circuitos integrados están montados sobre bases, lo que permite corregir una falla rápidamente, evitando de esta forma dañar pistas u otros componentes por calentamiento al tener que desoldar.

En la construcción de la tarjeta se evitó, en lo posible, trayectorias de conexión muy largas que complicaran su identificación.

La fig. 5.5 muestra la tarjeta vista por arriba mientras -- que en la fig. 5.6 se puede ver el sistema completo formado por el módulo de adquisición (tarjeta) más su fuente de poder de ---  $\pm 12$  V y el BUS para acoplamiento con el microprocesador.

La fig. 5.7 contiene el diagrama de bloques y la fig. 5.8 - el diagrama general de alambrado del sistema de adquisición de - datos.




FIG. 5.5




FIG. 5.6




FIG. 5.7



## VI

### PROGRAMACION

Una vez que se dispone del sistema físico es necesario colocar en la memoria del microprocesador la secuencia de instrucciones adecuada para que aquel se comporte de una forma determinada. En éste capítulo se desarrollan los programas que se utilizaron para comprobar el funcionamiento del sistema. Todos fueron desarrollados en lenguaje de máquina (hexadecimal) con ayuda de los mnemónicos que Zilog usa.

La fig. 6.1 muestra el diagrama de flujo del programa que se usó para probar inicialmente el sistema. En la fig. 6.2 está el mismo diagrama de flujo pero desarrollado instrucción por instrucción. Mediante este programa se toman 200 muestras de la señal analógica de un solo canal, se guardan en memoria y luego se despliegan hacia el osciloscopio. Este ciclo se repite continuamente.

PROGRAMA # 1: Se toman 200 datos del canal #3 del convertidor, cuando se ha tomado el último dato, se despliegan todos hacia el osciloscopio.

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2000	21 00 21	LD HL,2100	Guarda la dirección de memoria
2003	06 08	LD B,C8	Carga B con 200
2005	3E 03	LD A,03	" A con canal # 3
2007	D3 94	OUT (94),A	Inicia conversión
2009	DB 94	IN A,(94)	Mete bandera EOC
2003	CB 47	BIT 0,A	Prueba bit 0 de A
200D	CA 09 20	JP Z,2009	
2010	3E 4F	LD A,4F	
2012	D3 82	OUT (82),A	Programa PIO p/entrada
2014	D3 98	OUT (98),A	Activa TRISTATE
2016	DB 80	IN A,(80)	Mete el dato del PIO
2018	77	LD M,A	A → M
2019	23	INC HL	
201A	05	DEC B	
201B	C2 05 20	JP NZ 2005	Salta si no es cero a 2005
201E	06 C8	LD B,C8	B = 200 <sub>10</sub>
2020	21 00 21	LD HL,2100	Dirección del 1er. dato en M
2023	56	LD D,(HL)	M → D
2024	3E 0F	LD A,OF	
2026	D3 83	OUT (83),A	Programa PIO p/salida
2028	0E 81	LD C,81	Carga C con la direc. del PIO

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
202A	ED 51	OUT (C),D	D → PIO
2020	23	INC HL	
202D	05	DEC B	
202E	C2 23 20	JP NZ 2023	Salta si no es el último dato
2031	C3 00 20	JP 2000	Si es el último dato, salta al principio.




FIG. 6.1




FIG. 6.2

En la fig. 6.3.a se muestra la señal de entrada que se aplicó al canal #3 y en la fig. 6.3.b, la señal de salida que se obtuvo al correr el programa anterior. Como se podrá ver, la frecuencia de la señal de salida no corresponde con la de la señal de entrada. Esto es debido a que los datos, que han sido guardados en forma de tabla en la memoria, son desplegados a una frecuencia mucho mayor de la que fueron introducidos; recuerdese que la frecuencia del convertidor A/D es de 600 khz.




FIG. 6.3

Mediante el programa que sigue se pueden explorar varios canales del convertidor; éstos pueden no estar contiguos, por ejemplo, se pueden explorar los canales en el siguiente orden: 2, 4, 6, 8, 2, 4, 6, 8, ... todos los canales a ser muestreados deben ser indicados en el programa principal. La fig. 6.4 - contiene el diagrama de flujo del programa principal mientras --




FIG. 6.4




FIG. 6.5

que la fig. 6.5 contiene el diagrama de flujo de la subrutina - de conversión. La subrutina de conversión es casi idéntica al programa anterior solo que se le ha agregado la instrucción -- LD A,E.

PROGRAMA #2: Este programa explora los canales del convertidor cuya dirección aparece en el programa - principal.

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2000	1E 02	LD E,02	Carga E con canal #2
2002	CD 40 20	CALL 2040	Llama subrutina de conversión
2005	1E 04	LD E,04	Carga E con canal #4
2007	CD 40 20	CALL 2040	
200A	1E 06	LD E,06	
200C	CD 40 20	CALL 2040	
200F	1E 08	LD E,08	
2011	CD 40 20	CALL 2040	
2014	C3 00 20	JP 2000	Salta al principio
SUBRRUTINA DE CONVERSION			
2040	21 00 21	LD HL,2100	
2043	06 C8	LD B,C8	
2045	7B	LD A,E	E → A
2046	D3 94	OUT (94),A	Inicia conversión

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2048	DB 94	IN A, (94)	
204A	CB 47	BIT 0, A	
204C	CA 48 20	JP 22048	
204F	3E 4F	LD A, 4F	
2051	D3 82	OUT (82), A	
2053	D3 98	OUT (98), A	
2055	DB 80	IN A, (80)	
2057	77	LD(HL), A	
2058	23	INC HL	
2059	05	DEC B	
205A	C2 45 20	JP NZ 2005	
205D	06 C8	LD B, C8	
205F	21 00 21	LD HL, 2100	
2062	56	LD D, (HL)	
2063	3E OF	LD A, OF	
2065	D3 83	OUT (83), A	
2067	OE 81	LD C, 81	
2069	ED 51	OUT (C), D	
206B	23	INC HL	
206C	05	DEC B	
206D	C2 62 20	JP NZ 2062	
2070	C9	RET	Regresa

Si los canales a explorar se encuentran uno junto al otro, entonces el siguiente programa funcionará mejor. Su diagrama de flujo esta en la figura 6.6, ahí se puede ver que se toman 200 - datos de un mismo canal y se despliegan inmediatamente. Cuando se han completado los 200 datos se pasa al canal contiguo y así sucesivamente. En este ejemplo no se utiliza el canal cero y so lo se muestrean los canales 1 al 8.

PROGRAMA #3: Este programa muestrea 8 canales del convertidor colocados contiguamente.

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2000	06 08	LD B,08	Carga B con canal #8
2002	1E C8	LD E,C8	200 muestras
2004	78	LD A,B	
2005	D3 94	OUT (94),A	Inicia conversión
2007	DB 94	IN A,(94)	Mete bandera EOC
2009	CB 47	BIT 0,A	Prueba BIT 0
200B	CA 07 20	JP Z 2007	
200E	3E 4F	LD A,4F	
2010	D3 82	OUT (82),A	Programa PIO p/entrada
2012	D3 98	OUT (98),A	Activa TRISTATE
2014	DB 80	IN A,(80)	Mete el dato
2016	57	LD D,A	
2017	3E 0F	LD A,0F	
2019	D3 83	OUT (83),A	Programa PIO como salida

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
201B	OE 81	LD C,81	Carga C con direcc. del PIO
201D	ED 51	OUT (C),D	D → PIO
201F	1D	DEC E	
2020	C2 04 20	JP NZ 2040	
2023	05	DEC B	
2024	C2 02 20	JP NZ 2002	
2027	C3 00 20	JP 2000	Salta al principio

Para el caso de los dos programas anteriores se exploraron ocho canales pero como solo se disponía en el laboratorio de dos fuentes de señales, se aplicaron una señal senoidal a cuatro canales y una señal diente de sierra a los otros cuatro canales. - Al correr el programa, la salida que se obtuvo en el osciloscopio es mostrada en la figura 6.7, en el inciso A.

Si en lugar de conectar cada señal a cuatro canales de entrada, se aplicaba a uno solo, se tenía una mayor "discretización" de la señal como muestra el inciso B de la misma fig. la frecuencia de las señales de entrada en ambos casos es de 500 hz.




FIG. 6.6





FIG. 6.7


El siguiente programa lleva el conteo del número de eventos sucedidos durante X período de tiempo y guarda en una tabla en memoria los datos de los últimos 50 períodos. El dato más reciente se encuentra al final de la tabla.

La fig. 6.8 contiene el diagrama de flujo, a grandes bloques, del programa principal y las subrutinas de interrupción. Los diagramas más desarrollados se muestran en la fig. 6.9, finalmente, en la fig. 6.10 está la subrutina de actualización de datos que consiste en tomar el dato del último período, guardado en la dirección 2364 y 2365, y correrlo dos lugares hacia arriba (cada dato está formado por dos palabras) de modo que el dato del inicio de la tabla se pierda y quedan solo los 50 más recientes.

PROGRAMA PRINCIPAL



SUBRR. DE INTERRUP. DEL PIO



SUBRR. DE INTERRUP. DEL CTC





FIG. 6.8

PROGRAMA PRINCIPAL



SUBRRUTINA DE INTERRUPCION DEL PIO





FIG. 6.9

SUBRRUTINA DE INTERRUPCION DEL CTC



CONTINUACION DE FIG. 6.9

SUBRRUTINA DE ACTUALIZACION




FIG. 6.10

Las direcciones de las subrutinas de interrupción son guardadas en la tabla de vectores de interrupción:

Tabla de vectores de interrupción

2100	00 <sub>H</sub>	Dirección de la subrutina de - interrupción del PIO.
2101	22 <sub>H</sub>	
2102	20 <sub>H</sub>	Dirección de la subrutina de interrupción del CTC.
2103	22 <sub>H</sub>	

La distribución en memoria del programa queda como sigue:

2000	PROG. PRINCIPAL	
2200	SUBRR. DE INT. PIO	
2220	SUBRR. DE INT. CTC	
2270	SUBRR. DE ACTUALIZA CION.	
2290	M <sub>0</sub>	
2291	M <sub>1</sub>	
2300		DATO MAS ANTIGUO
	TABLA DE DATOS	
2364	L	NUEVO DATO
	H	

PROGRAMA #4

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2000	DD 21 90 22	LD IX	Carga IX con la direcc. M <sub>0</sub>
2004	DD 36 00 00	LD(IX,00	Limpia M <sub>0</sub>
2008	DD 35 01 00	LD(IX+1),00	Limpia M <sub>1</sub>
200C	3E 21	LD A,21	
200E	ED 47	LDI,A	Carga registro de interrup.
2010	3E 00	LDA,00	Vector de interrup. del PIO
2012	D3 82	OUT(82) A	A → PIO
2014	3E 4F	LDA,4F	Prog. PIO p. entrada
2016	D3 82	OUT(82),A	A → PIO
2018	3E 87	LDA,87	Carga A con palab. de cont. de interr.
201A	D3 82	OUT(82),A	A → PIO
201C	3E 21	LDA,21	
201E	ED 47	LDI,A	
2020	3E 02	LDA,02	
2022	D3 84	OUT(84),A	Vector de Interrup. del CTC
2024	3E F5	LDA,F5	
2026	D3 84	OUT(84),A	Saca palab. de cont. de canal → CTC
2028	3E FF	LDA,FF	Palab. de cte. de tiempo
202A	D3 84	OUT(84),A	A → CTC
202C	ED 5E	IM 2	Modo de interrup. 2
202E	FB	EI	Habilita interrup.
202F	76	HALT	
2030	C3 2E 20	JP 202E	

SUBRRUTINA DE INTERRUPCION DEL PIO

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2200	DD 34 00	INC(IX)	Increm. en 1 el dato en la loc. $M_0$
2203	FB	EI	Rehabilita interrupción
2204	ED 4D	RETI	Regresa al prog. principal

SUBRRUTINA DE INTERRUPCION DEL CTC

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2220	DB 9C	IN A, (9C)	Mete el dato del contador → PIO
2222	DB 80	IN A, (80)	PIO → A
2224	4F	LD C, A	
2225	DB 98	IN A, (98)	Borra el contador
2227	DD CB 0026	SLA (IX)	Corre $M_0$ a la izq.
222B	DD CB 01 16	RL(IX+1)	Rota $M_0$ y carry a la izq.
222F	DD CB 00 26	SLA (IX)	Repite 3 veces más
2233	DD CB 01 16	RL(IX+1)	
2237	DD CB 00 26	SLA(IX)	
223B	DD CB 01 16	RL (IX+1)	
223F	DD CB 00 26	SLA (IX)	En la localidad apuntada
2243	DD CB 01 16	RL (IX+1)	por IX se tienen los bits
2247	DD CB 01 16	RL (IX+1)	menos significativos de la cuenta.

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
224B	2A 90 22	LD HL(2290)	$M_0 \rightarrow L$ y $M_1 \rightarrow H$
224E	09	ADD HL BC	
224F	22 64 23	LD (2364),HL	
2252	CD 70 22	CALL nn	Llama subrutina de actualiza ción de datos.
2255	FB	EI	Rehabilita interrup.
2256	ED 4D	RETI	Regresa programa principal

SUBRRUTINA DE ACTUALIZACION DE DATOS

DIRECCION	CODIGO DE OPERACION	MNEMONICO	COMENTARIOS
2270	21 00 23	LD HL,nn	Direcc. del 1er. dato en la tabla
2273	1E 32	LD E,32 <sub>H</sub>	50 datos a mover
2275	23	INC HL	
2276	23	INC HL	
2277	06 02	LD B,02	B = Num. de palabras por dato
2279	4E	LD C(HL)	$M \rightarrow C$
227A	2B	DEC HL	
227B	2B	DEC HL	
227C	71	LD(HL),C	$C \rightarrow M$
227D	23	INC HL	
227E	23	INC HL	
227F	23	INC HL	
2280	05	DEC B	
2281	C2 79 22	JP NZ 2279	
2284	1D	DEC E	
2285	C2 56 22	JP NZ 2256	
2288	C9	RET	Regresa a la subrr. de interrup. del C9C

Como se podrá ver, en la localidad 202F del programa principal se ha puesto una instrucción de HALT solo con el fin de probar el programa y no hacerlo más complicado pero, evidentemente, para hacer un uso eficiente del microprocesador, en lugar de esa instrucción se debe ordenar al microprocesador que realice otra u otras tareas adicionales.

## CONCLUSIONES

El diseño del sistema aquí descrito satisface las necesidades de un dispositivo de adquisición de datos al ser flexible y económico. Al haberse empleado la técnica de alambrado en lugar de la de circuito impreso se permite reconfigurar el sistema para modificar, aumentar ó corregir las funciones del módulo con facilidad, - por otro lado, la modularidad del diseño y el uso de componentes - de larga escala de integración redundan en las siguientes ventajas:

- Reducción de componentes y, por lo tanto, abatimiento de los - costos
- Mayor confiabilidad
- Diagnostico y corrección de fallas en forma rápida

adicionalmente a estas ventajas, el utilizar el microprocesador -- Z80 -uno de los más poderosos y más ampliamente disponibles en el mercado- dá al sistema una gran potencialidad tanto en circuitería como en programación.

## APENDICE A

Descripción y características del chip ADC0816

## ADC0816/ADC0817 Single Chip Data Acquisition System

### General Description

The ADC0816, ADC0817 (MSB74C845) data acquisition components are monolithic CMOS devices with an 8-bit analog-to-digital converter, a 16-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation in the conversion technique. The converter features a high impedance charge stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 16-channel multiplexer can directly access any one of 16 single ended analog signals and provides the logic for additional channel expansion. Signal conditioning of any analog input signal is done by direct access to the input of the 8-bit A/D converter.

The device eliminates the need for external zero and full scale adjustments and features an absolute accuracy  $\leq 1$  LSB including quantizing error. Easy interfacing to microprocessors is provided by the latched and decoded address inputs and latched TTL TRI-STATE<sup>®</sup> outputs.


The design of the ADC0816, ADC0817 has been optimized by incorporating the most desirable aspects of analog A/D conversion techniques. The ADC0816, ADC0817 offers high speed, high accuracy, minimal

temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make our device ideally suited to applications such as process control, industrial control, and machine control.

### Features

- Total unadjusted error  $\leq 1/2$  LSB
- Linearity error  $\leq 1/2$  LSB
- No missing codes
- Guaranteed monotonicity
- No offset adjust required
- No scale adjust required
- Conversion time of 100  $\mu$ s
- Easy microprocessor interface
- Latched TRI-STATE output
- Latched address input
- Ratioset conversion
- Single 5V supply
- Low power consumption 15 mW

### Block Diagram



### Absolute Maximum Ratings (Notes 1 and 2)

Voltage at Any Pin Except Control Inputs	0 V to $V_{CC} + 0.3$ V
Voltage of Control Inputs ( $\overline{CS}$ , $\overline{TRIS}$ , $\overline{STATE}$ , Clock, ALE, ADD A, ADD B, ADD C, ADD D, Expansion Control)	-0.3 V to +1.5 V
Operating Temperature Range	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C
Package Dissipation (at 25°C)	500 mW
Operating VCC Range	4.5 V to 6 V
Absolute Maximum VCC	6.5 V
Lead Temperature (Soldering, 10 seconds)	300°C

### DC Electrical Characteristics

4.75V  $\leq$  VCC  $\leq$  5.75V, -40°C  $\leq$  T<sub>A</sub>  $\leq$  +85°C unless otherwise noted, (Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>INH</sub>	Logical "1" Input Voltage	V <sub>CC</sub> - 5V			V
V <sub>INL</sub>	Logical "0" Input Voltage	V <sub>CC</sub> - 5V		1.0	V
V <sub>OUTH</sub>	Logical "1" Output Voltage	I <sub>O</sub> = 360 $\mu$ A		V <sub>OH</sub> - 0.4	V
V <sub>OUTL</sub>	Logical "0" Output Voltage	I <sub>O</sub> = 1.6 mA		0.45	V
V <sub>OL</sub>	Logical "0" Output Voltage EOC (The Constant Current)	I <sub>O</sub> = 1.2 mA		0.45	V
I <sub>INH</sub>	Logical "1" Input Current (The Control Inputs)	V <sub>IN</sub> = 1.5V		1.0	$\mu$ A
I <sub>INL</sub>	Logical "0" Input Current (The Control Inputs)	V <sub>IN</sub> = 0	1.0		$\mu$ A
I <sub>CC</sub>	Supply Current	Clock Frequency = 500 kHz	1.00	1.600	$\mu$ A
I <sub>OUT</sub>	TRIS STATE Output Current	V <sub>OL</sub> = 5V V <sub>OL</sub> = 0		3	$\mu$ A

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the device is designed to operate at these limits. The table of "Electrical Characteristics" provides conditions for normal device operation.

Note 2: All voltages measured with respect to GND unless otherwise specified.

Note 3: Non-linear error is the maximum deviation from a straight line through the end points of the A/D transfer characteristic. (Figure 2)

Note 4: Zero error is the difference between the output of an ideal and the actual A/D for zero input voltage. (Figure 2)

Note 5: Full scale error is the difference between the output of an ideal and the actual A/D for full scale input voltage. (Figure 2)

Note 6: Total unadjusted error is the maximum sum of non-linearity, zero and full scale errors. (Figure 3)

Note 7: Quantization error is the  $\pm 1/2$ LSB uncertainty caused by the converter's finite resolution. (Figure 3)

Note 8: Absolute Accuracy describes the difference between the actual input voltage and the full scale weighted equivalent of the binary output. It includes quantizing and other errors. A thorough error analysis sheet is the best indication of a converter's true performance. (Figure 3)

Note 9: Supply current relates to the ability of an A/D to maintain accuracy as the supply voltage varies. The supply and V<sub>OH</sub>(I<sub>O</sub>) are varied prior to the error in accuracy is measured with respect to the scale.

Note 10: Converter bias current is a bias current that flows out of the comparator used comparator. The bias current varies directly with clock frequency and has a temperature dependence. (Figure 3)

**DC Electrical Characteristics** (Continued)

**ANALOG MULTIPLEXER**

ADCC0810, ADCC0817  $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$  unless otherwise noted

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
R <sub>ON</sub>	Analog Multiplexer ON Resistance (Any Selected Channel) $T_A = 25^{\circ}\text{C}, R_L = 10\text{k}\Omega$		15	3 6	$\Omega$
$\Delta R_{ON}$	$\Delta$ ON Resistance Between Any 2 Channels $R_L = 10\text{k}\Omega$		5		$\Omega$
I <sub>OFF(-)</sub>	OFF Channel Leakage Current $V_{CC} = 5\text{V}, V_{IN} = 5\text{V}, T_A = 25^{\circ}\text{C}$		10	200	$\mu\text{A}$
I <sub>OFF(+)</sub>	OFF Channel Leakage Current $V_{CC} = 5\text{V}, V_{IN} = 0, T_A = 25^{\circ}\text{C}$	-200	10		$\mu\text{A}$

**CONVERTER SECTION**  $V_{CC} = V_{REF(+)} = 5\text{V}, V_{REF(-)} = \text{GND}, V_{IN} = V_{\text{COMPARATOR IN}} = 540\text{mV}$

ADCC0800CN  $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$  unless otherwise noted

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Resolution		8			LSB
Non-Linearity	(Note 3)		$\pm 1.4$	$\pm 1.2$	LSB
Zero Error	(Note 4)		$\pm 1.4$	$\pm 1.2$	LSB
Full-Scale Error	(Note 5)		$\pm 1.4$	$\pm 1.2$	LSB
Total Unadjusted Error	$T_A = 25^{\circ}\text{C}$ (Note 6)		$\pm 1.6$	$\pm 1.2$	LSB
Quantization Error	(Note 7)			$\pm 1.2$	LSB
Absolute Accuracy	$T_A = 25^{\circ}\text{C}$ (Note 8)		$\pm 3.4$	$\pm 1$	LSB

ADCC0817CCN  $T_A = 25^{\circ}\text{C}$

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Resolution		9			LSB
Non-Linearity	(Note 3)		$\pm 1.2$	1	LSB
Zero Error	(Note 4)		$\pm 1.4$	$\pm 1.2$	LSB
Full-Scale Error	(Note 5)		$\pm 1.4$	$\pm 1.2$	LSB
Total Unadjusted Error	(Note 6)		$\pm 1.2$	1	LSB
Quantization Error	(Note 7)			$\pm 1.2$	LSB
Absolute Accuracy	(Note 8)		1	$\pm 1.2$	LSB

ADCC0810CCN  $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$

ADCC0817CCN  $T_A = 25^{\circ}\text{C}$

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Power Supply Rejection	$4.75\text{V} < V_{CC} < V_{REF(+)} = 5.25\text{V}$ (Note 9)		0.05	15	$\text{LSB}/\text{V}$
Comparator Input Current	$f_c = 640\text{kHz}$ , (Note 10)		0.5	2	$\mu\text{A}$
Lockup Resistance	From Ref(-) to Ref(+)		1.5		$\text{k}\Omega$

## DC Electrical Characteristics (Continued)

### DESIGN GUIDELINES

ADCS10CCN, ADCS17CCN

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>LAD</sub>	Voltage Across Ladder From Ref(+) to Ref(-)	0.818	5.12	6.25	V
V <sub>REF(+)</sub>	Voltage, Top of Ladder Measured at Ref(+)		V <sub>CC</sub>	V <sub>CC</sub> ± 0.1	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder Measured at RLADDER/2	$\frac{V_{CC}}{2} - 0.1$	$\frac{V_{CC}}{2}$	$\frac{V_{CC}}{2} + 0.1$	V
V <sub>REF(-)</sub>	Voltage, Bottom of Ladder Measured at Ref(-)	-0.1	0	0	V

## AC Electrical Characteristics

ADCS10CCN, ADCS17CCN T<sub>A</sub> = 25°C, V<sub>CC</sub> = V<sub>REF(+)</sub> = 5V, V<sub>REF(-)</sub> = GND

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
t <sub>WS</sub>	Setup Pulse Width (Figure 5)	200	100		ns
t <sub>WALE</sub>	Minimum ALE Pulse Width (Figure 5)	200	100		ns
t <sub>S</sub>	Address Set-Up Time (Figure 5)	60	25		ns
t <sub>H</sub>	Address Hold Time (Figure 5)	60	25		ns
t <sub>D</sub>	Analog MUX Delay Time From ALE Common Tied to Comparator In R <sub>S</sub> = R <sub>OH</sub> ≤ 5 kΩ, C <sub>L</sub> = 10 pF		1	2.5	ns
t <sub>H1</sub> , t <sub>HO</sub>	TRI-STATE Control to Q Logic State C <sub>L</sub> = 50 pF		125	200	ns
t <sub>H1</sub> , t <sub>HO</sub>	TRI-STATE Control to H <sub>1</sub> , Z C <sub>L</sub> = 10 pF, R <sub>L</sub> = 10k		125	250	ns
t <sub>c</sub>	Conversion Time f <sub>c</sub> = 600 kHz, (Figure 5)	90	100	110	ns
f <sub>c</sub>	Clock Frequency	10	640	1200	kHz
t <sub>EOC</sub>	EOC Delay Time (Figure 8)	1		0	ns
C <sub>IN</sub>	Input Capacitance At Control Inputs At MUX Inputs		10 5	15 7.5	pF
C <sub>OUT</sub>	TRI-STATE Output Capacitance (Note 11)		5	7.5	pF

Note 11: Capacitance guaranteed by 50% duty testing

Timing Diagram




FIGURE 5

Typical Performance Characteristics




FIGURE 6 Comparator  $I_{IN}$  vs  $V_{IN}$   
( $V_{CC} = V_{REF} = 5V$ )




FIGURE 7 Multiplexer  $R_{ON}$  vs  $V_{IN}$   
( $V_{CC} = V_{REF} = 5V$ )

## Functional Description

**Multiplexer:** The device contains a 16-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address line and the expansion control line to select any channel. The address is latched into the decoder on the low to high transition of the address latch enable signal.

Additional single-ended analog signals can be multiplexed into the A/D converter by disabling all the multiplexer outputs. The additional external signals are connected to the comparator input and the device ground. Additional signal conditioning (i.e., prescaling, sample and hold, instrumentation amplification, etc.) may also be added between the analog input signal and the comparator input.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINES				EXPANSION CONTROL
	D	C	B	A	
1A0	L	L	L	L	H
1A1	L	L	L	H	H
1A2	L	L	H	L	H
1A3	L	L	H	H	H
1A4	L	H	L	L	H
1A5	L	H	L	H	H
1A6	L	H	H	L	H
1A7	L	H	H	H	H
1A8	H	L	L	L	H
1A9	H	L	L	H	H
1A10	H	L	H	L	H
1A11	H	L	H	H	H
1A12	H	H	L	L	H
1A13	H	H	L	H	H
1A14	H	H	H	L	H
1A15	H	H	H	H	H
AD Co. - 1288	H	F	A	A	L

A = don't care

## CONVERTER CHARACTERISTICS

### The Converter

The heart of this single chip data acquisition system is its 8 bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R approach does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog input has reached  $\pm 1/2$  LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, iterations are required for an n bit converter. Figure 2 shows a typical example of a 3 bit converter. In the ADC0816, ADC0817, the approximation algorithm is extended to 8 bits using the 256R network.




FIGURE 1 Resistor Ladder and Switch Tree

Courtesy National Semiconductor Corp.



## Applications Information

### OPERATION

#### Ratiometric Conversion

The ADC0816, ADC0817 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0816 is expressed by the equation

$$V_{IN} = V_{FS} \frac{D_X}{D_{MAX} - D_{MIN}} \quad (1)$$

- $V_{IN}$  = Input voltage into the ADC0816
- $V_{FS}$  = Full scale voltage
- $D_X$  = Data point being measured
- $D_{MAX}$  = Maximum data limit
- $D_{MIN}$  = Minimum data limit

A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full scale voltage across it. Since the data is presented as a proportion of full scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0816, ADC0817 is that the output voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs (Figure 8).

Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc. are suitable for measuring proportional relationships. However, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full scale voltage to the standard volt. For example, if  $V_{CC} = V_{REF} = 5.12V$ , then the full scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

#### Resistor Ladder Limitations

The voltages from the resistor ladder are compared to the selected input B signal in a comparator. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder,  $V_{REF+}$ , should not be more positive than the supply, and the bottom of the ladder,  $V_{REF-}$ , should not be more negative than ground. The center of the ladder voltage must also be the center of the supply because the analog switch tree changes from P channel switches to N channel switches.

These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 9 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V reference is used, the supply should be adjusted to the same voltage within 0.1V.

The ADC0816 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In Figure 10 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitance bus is driven by the output a large capacitor will supply the transient supply current as seen in Figure 11. The LM301 is overcompensated to insure stability when loaded by the 10  $\mu$ F output capacitor.

The top and bottom ladder voltages cannot exceed  $V_{CC}$  and ground respectively, but they can be symmetrically less than  $V_{CC}$  and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, i.e., size of the LSB steps decreased by using a symmetrical reference system. In Figure 12 a 2.5V reference is symmetrically centered about  $V_{CC}/2$  since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.

#### Converter Equations

The transition between adjacent codes N and N + 1 is given by

$$V_{IN} = V_{REF(+)} \left( \frac{N}{256} + \frac{0}{512} \right) \pm V_{TUE} \quad (2)$$

The center of an output code N is given by


$$V_{IN} = V_{REF(+)} \left( \frac{N}{256} \right) \pm V_{TUE} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN}}{V_{REF(+)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

where  $V_{IN}$  = Voltage at comparator input  
 $V_{REF(+)}$  = Voltage at Ref(+)  
 $V_{REF(-)}$  = GND  
 $V_{TUE}$  = Total unadjusted error voltage typically  $\pm 1/2 V_{REF(+)} / 512$


Applications Information (Continued)



$$Q_{OUT} = \frac{V_{IN}}{V_{REF}} \cdot \frac{V_{IN}}{V_{CC}}$$

4.75V  $\cdot$  V<sub>CC</sub>  $\cdot$  V<sub>REF</sub> = 9.25V


FIGURE 9. Potentiometric Conversion System



$$Q_{OUT} = \frac{V_{IN}}{V_{REF}}$$

4.75V  $\cdot$  V<sub>CC</sub>  $\cdot$  V<sub>REF</sub> = 5.25V

FIGURE 8. Ground Referenced Conversion System Using Trimmed Supply



$$Q_{OUT} = \frac{V_{IN}}{V_{REF}}$$

4.75V  $\cdot$  V<sub>CC</sub>  $\cdot$  V<sub>REF</sub> = 5.25V

FIGURE 10. Ground Referenced Conversion System with Reference Generating V<sub>CC</sub> Supply




FIGURE 11. Typical Reference and Supply Circuit





FIGURE 12. Symmetrically Current Reference

### Typical Application




\* Address latches needed for ROMs and SC/MP interfacing the ADC0818 to a microprocessor.

MICROPROCESSOR INTERFACE TABLE

PROCESSOR	READ	WRITE	INTERUPT (COMMENT)
8080	MEMH	MEMW	INTA (Thru RST Control)
8085	RD	WR	INTA (Thru RST Control)
Z-80	RD	WR	INT (Thru RST Control, Mode 0)
5C118	NRDS	NRWS	SA (Thru Sense A)
8080	VMA (Z, RW)	VMA (Z, RW)	INTA (Thru PIA)

### Physical Dimensions (in millimeters)



Molded Dual In Line Package (M)  
 Order Number ADC0818CCN  
 or ADC0817CCN  
 NS Package Number N40A


National Semiconductor Corporation  
 2900 Zanker Road, Santa Clara, CA 95050, U.S.A.  
 National Semiconductor Corporation  
 10000 Shilby Road, Dallas, TX 75243, U.S.A.  
 National Semiconductor Corporation  
 10000 Shilby Road, Dallas, TX 75243, U.S.A.




Courtesy National Semiconductor Corp.

APENDICE B

Diagrama de bloques y de alambrado del Z80 STARTER KIT



Z80 STARTER KIT  
BLOCK DIAGRAM  
FIGURE 3-1



Part No.	QTY	DESCRIPTION
74188	1	ROM
74189	1	RAM
7400	1	AND
7401	1	OR
7402	1	NAND
7404	1	NOT
7408	1	DECODER
7410	1	3-INPUT AND
7411	1	3-INPUT OR
7412	1	3-INPUT NAND
7413	1	3-INPUT NOR
7414	1	MONOSTABLE MULTIVIBRATOR
7415	1	MONOSTABLE MULTIVIBRATOR
7416	1	MONOSTABLE MULTIVIBRATOR
7417	1	MONOSTABLE MULTIVIBRATOR
7418	1	MONOSTABLE MULTIVIBRATOR
7419	1	MONOSTABLE MULTIVIBRATOR
7420	1	MONOSTABLE MULTIVIBRATOR
7421	1	MONOSTABLE MULTIVIBRATOR
7422	1	MONOSTABLE MULTIVIBRATOR
7423	1	MONOSTABLE MULTIVIBRATOR
7424	1	MONOSTABLE MULTIVIBRATOR
7425	1	MONOSTABLE MULTIVIBRATOR
7426	1	MONOSTABLE MULTIVIBRATOR
7427	1	MONOSTABLE MULTIVIBRATOR
7428	1	MONOSTABLE MULTIVIBRATOR
7429	1	MONOSTABLE MULTIVIBRATOR
7430	1	MONOSTABLE MULTIVIBRATOR
7431	1	MONOSTABLE MULTIVIBRATOR
7432	1	MONOSTABLE MULTIVIBRATOR
7433	1	MONOSTABLE MULTIVIBRATOR
7434	1	MONOSTABLE MULTIVIBRATOR
7435	1	MONOSTABLE MULTIVIBRATOR
7436	1	MONOSTABLE MULTIVIBRATOR
7437	1	MONOSTABLE MULTIVIBRATOR
7438	1	MONOSTABLE MULTIVIBRATOR
7439	1	MONOSTABLE MULTIVIBRATOR
7440	1	MONOSTABLE MULTIVIBRATOR
7441	1	MONOSTABLE MULTIVIBRATOR
7442	1	MONOSTABLE MULTIVIBRATOR
7443	1	MONOSTABLE MULTIVIBRATOR
7444	1	MONOSTABLE MULTIVIBRATOR
7445	1	MONOSTABLE MULTIVIBRATOR
7446	1	MONOSTABLE MULTIVIBRATOR
7447	1	MONOSTABLE MULTIVIBRATOR
7448	1	MONOSTABLE MULTIVIBRATOR
7449	1	MONOSTABLE MULTIVIBRATOR
7450	1	MONOSTABLE MULTIVIBRATOR
7451	1	MONOSTABLE MULTIVIBRATOR
7452	1	MONOSTABLE MULTIVIBRATOR
7453	1	MONOSTABLE MULTIVIBRATOR
7454	1	MONOSTABLE MULTIVIBRATOR
7455	1	MONOSTABLE MULTIVIBRATOR
7456	1	MONOSTABLE MULTIVIBRATOR
7457	1	MONOSTABLE MULTIVIBRATOR
7458	1	MONOSTABLE MULTIVIBRATOR
7459	1	MONOSTABLE MULTIVIBRATOR
7460	1	MONOSTABLE MULTIVIBRATOR
7461	1	MONOSTABLE MULTIVIBRATOR
7462	1	MONOSTABLE MULTIVIBRATOR
7463	1	MONOSTABLE MULTIVIBRATOR
7464	1	MONOSTABLE MULTIVIBRATOR
7465	1	MONOSTABLE MULTIVIBRATOR
7466	1	MONOSTABLE MULTIVIBRATOR
7467	1	MONOSTABLE MULTIVIBRATOR
7468	1	MONOSTABLE MULTIVIBRATOR
7469	1	MONOSTABLE MULTIVIBRATOR
7470	1	MONOSTABLE MULTIVIBRATOR
7471	1	MONOSTABLE MULTIVIBRATOR
7472	1	MONOSTABLE MULTIVIBRATOR
7473	1	MONOSTABLE MULTIVIBRATOR
7474	1	MONOSTABLE MULTIVIBRATOR
7475	1	MONOSTABLE MULTIVIBRATOR
7476	1	MONOSTABLE MULTIVIBRATOR
7477	1	MONOSTABLE MULTIVIBRATOR
7478	1	MONOSTABLE MULTIVIBRATOR
7479	1	MONOSTABLE MULTIVIBRATOR
7480	1	MONOSTABLE MULTIVIBRATOR
7481	1	MONOSTABLE MULTIVIBRATOR
7482	1	MONOSTABLE MULTIVIBRATOR
7483	1	MONOSTABLE MULTIVIBRATOR
7484	1	MONOSTABLE MULTIVIBRATOR
7485	1	MONOSTABLE MULTIVIBRATOR
7486	1	MONOSTABLE MULTIVIBRATOR
7487	1	MONOSTABLE MULTIVIBRATOR
7488	1	MONOSTABLE MULTIVIBRATOR
7489	1	MONOSTABLE MULTIVIBRATOR
7490	1	MONOSTABLE MULTIVIBRATOR
7491	1	MONOSTABLE MULTIVIBRATOR
7492	1	MONOSTABLE MULTIVIBRATOR
7493	1	MONOSTABLE MULTIVIBRATOR
7494	1	MONOSTABLE MULTIVIBRATOR
7495	1	MONOSTABLE MULTIVIBRATOR
7496	1	MONOSTABLE MULTIVIBRATOR
7497	1	MONOSTABLE MULTIVIBRATOR
7498	1	MONOSTABLE MULTIVIBRATOR
7499	1	MONOSTABLE MULTIVIBRATOR
7500	1	MONOSTABLE MULTIVIBRATOR

Z80 STARTER KIT  
 PART NO. 0100001  
 REV. 2.0



APENDICE C

Circuitos rectificadores. Procedimientos de diseño y curvas

## CIRCUITOS RECTIFICADORES CON CAPACITOR DE ENTRADA

Los circuitos rectificadores más comúnmente empleados son: media onda, onda completa (que incluye el tipo puente) y divisor de tensión. En cada caso es conveniente tener en cuenta ciertas consideraciones respecto a costo y aplicación.

En los circuitos que se analizan  $V_{i, rms}$  es la tensión efectiva de entrada medida con un voltímetro de C.A. El valor de cresta o pico es  $V_{i, p} = \sqrt{2} V_{i, rms}$ .

### Circuito de media onda

En el circuito de media onda de la fig. 1, al presentarse el medio ciclo positivo, el diodo conduce y el capacitor C se carga a la tensión de cresta aplicada. Cuando esta disminuye, el capacitor conserva una tensión mayor que la aplicada y el rectificador se polariza en sentido inverso.

El capacitor se descarga lentamente a través de la carga hasta que la tensión aplicada alcanza nuevamente el valor de cresta y el capacitor se carga otra vez a este valor. Durante los medios ciclos negativos el diodo no conduce y el capacitor se descarga.


La tensión en el capacitor no se eleva instantáneamente debido a la constante de tiempo formada por el capacitor y la resistencia de la fuente de poder más la del propio rectificador y cualquier otra resistencia en serie, indicada como  $R_s$ .

Cuando el rectificador conduce, la corriente a través de él es la suma de las corrientes en el capacitor y en la carga. Cuando el rectificador no conduce, la corriente en la carga es producida por la descarga del capacitor. Con el fin de limitar el pico de corriente a través del rectificador la resistencia  $R_s$  debe tener un valor adecuado.

En el circuito rectificador de media onda, con una corriente de carga, la componente alterna de la tensión de salida llamada ondulación o "rizo", tiende a ser de gran amplitud, por tanto, para "alisar" dicha componente a un grado razonable, es necesario emplear un capacitor grande si se quiere una fuerte corriente de carga. (Ver tabla II, Vrizo). Además, como la corriente en el secundario del transformador lleva siempre una sola dirección, se corre el riesgo de saturar el núcleo, dando lugar a que la corriente magnetizante aumente, a pérdidas por histéresis, introducción de armónicas y de formación de la tensión del secundario. Por otro lado, la regulación y eficiencia de rectificación son bajas, razón por la cual este circuito se emplea cuando la eficiencia es de importancia secundaria en relación al costo, o en aparatos que rectifican directamente la tensión de línea. Las formas de onda y definiciones para este circuito aparecen en la misma fig. 1.



Poniendo el osciloscopio con su tierra en los puntos indicados como (REF) se obtiene:



Entre a y g (REF):  
Tensión de entrada  
 $V_{i, p} = 1.41 V_{i, rms}$   
 $V_{i, rms} = 0.7 V_{i, p}$

Entre a y b (REF):  
Tensión sobre el rectificador  $-V_D =$  Tensión  
puro inversa

Tensión entre b y c  
(REF):  $I_D =$  Corriente  
pico repetitiva a través  
del rectificador.

Tensión entre c y g  
(REF):  $V_{o, rms} =$  Tensión  
de salida.  
 $V_{o, rizo} =$  Tensión pico a  
pico de ondulación.  
 $V_{o, av} =$  Valor promedio  
de la tensión de salida,  
igual a la lectura de un  
voltímetro de C.D.



Tensión de salida  
en función de  $I_L$

Fig. 1. Formas de onda y definiciones del circuito de media onda.

**Circuitos rectificadores monofásicos de onda completa.**

En la fig. 2 se muestra un circuito de onda completa tipo puente y en la fig. 3 una con derivación central. Las formas de onda para tensión y corriente en estos circuitos se aprecian en la fig. 4.




Fig. 2 Rectificador monofásico de onda completa tipo puente.




Fig. 3 Rectificador monofásico de onda completa con derivación central.




Fig. 4 Formas de onda de tensión y corriente para los circuitos de onda completa.

La eficiencia de rectificación en un circuito de onda completa es mayor que en uno de media onda, pues el capacitor de filtro recupera su carga en tiempos más cortos. La frecuencia de la ondulación es el doble que la frecuencia de la tensión de línea y la corriente de carga máxima es el doble de la que puede entregar un circuito de media onda para un mismo tipo de rectificador.

**Circuito con derivación central.** En el circuito con derivación central, las corrientes que circulan por cada mitad del secundario del transformador tienen sentidos opuestos, lo que elimina la posibilidad de saturar el núcleo del transformador, además, los diodos rectificadores deben elegirse para soportar el valor pico de la tensión aplicada a través de ambas mitades del secundario del transformador.

El circuito con derivación central se emplea en aplicaciones de baja tensión y baja potencia donde se desea que la corriente ondulatoria sea pequeña. El principal inconveniente de este circuito es el costo del transforma-

dor, del cual no se puede prescindir. En cambio el circuito puente puede, en ocasiones, conectarse directamente a la línea.

**Circuito puente.** Tiene todas las ventajas del circuito de onda completa. Suponiendo que los rectificadores se operen a su máxima tensión inversa, en el circuito rectificador tipo puente, la tensión de C.D. disponible es el doble que la de un circuito con derivación central para un tipo dado de rectificador.

El circuito puente se emplea generalmente cuando la tensión de salida deseada es aproximadamente igual a la tensión r.m.s. aplicada, y cuando se desea aprovechar al máximo la tensión inversa de los diodos (alta tensión  $\approx 110$ ), por ejemplo en televisores de color.

**Circuitos rectificadores dobladores de tensión**

Hay dos tipos de circuitos dobladores de tensión: simétrico y con terminal común o asimétrico. El tipo simétrico (fig. 5) es básicamente una combinación de dos rectificadores de media onda con capacitores de filtro conectados en serie aumentados de la misma fuente de tensión alterna.




Fig. 5 Circuito simétrico doblador de tensión.

En la fig. 5, cuando el ánodo del rectificador A es positivo, circula una corriente a través del resistor R1 y del propio rectificador, cargando C1. Al siguiente medio ciclo sucede una operación similar con el diodo B y el capacitor C2. Cada capacitor se carga al valor pico de la tensión aplicada. Por tanto, la tensión de salida tiende a ser el doble de este valor pico. La forma de onda para el circuito simétrico se aprecia en la fig. 6.




Fig. 6 Onda de salida para doblador simétrico.

Los diodos rectificadores deben elegirse para soportar el doble de la tensión pico de entrada  $V_{1p}$ . Asimismo, los capacitores deben calcularse para la mitad de la tensión de salida. La frecuencia de la tensión de ondulación es el doble que la de línea.

## CURVAS PARA EL DISEÑO DE CIRCUITOS RECTIFICADORES CON CAPACITOR DE ENTRADA

(C en farads,  $R_L$  en ohms,  $\omega = 2\pi f$ ,  $f =$  frecuencia de línea).

La solución gráfica de circuitos rectificadores con capacitor de filtro, descrito por Schade, se muestra en las figs. 9 a 14. Las curvas de las figs. 10, 11 y 12 dan la relación de conversión  $V_{rms}/V_{in}$  como función de  $\omega C R_L$  para media onda, onda completa y doblador de tensión, respectivamente. La relación de conversión depende del valor  $R_s/R_L$ .




Fig. 9 Porcentaje de rizo como función de  $\omega R_L C$ .

El doblador de tensión asimétrico consta de dos diodos conectados en serie alimentados en su punto común de conexión (fig. 7).

En el primer medio ciclo negativo, el diodo A conduce cargándose el capacitor  $C_1$  hasta el valor pico  $V_{in}$  de la tensión de entrada. Durante el siguiente medio ciclo positivo, la tensión del capacitor  $C_1$  está en serie con la tensión aplicada y el diodo B conduce, cargándose el capacitor  $C_2$  a un valor del doble de  $V_{in}$  (fig. 8). En



Fig. 7 Circuito doblador de tensión asimétrico.




Fig. 10 Relación de conversión como función de  $\omega R_L C$ , para diversos valores de  $R_S/R_L$  (Circuitos de media onda).




Fig. 8 Onda de salida para doblador asimétrico.

este caso los rectificadores y el capacitor  $C$ , deben estar calculados para soportar el doble de la tensión pico aplicada. La frecuencia de la ondulación es igual a la frecuencia de la tensión de entrada.

La tabla de la última página resume las propiedades principales de los diferentes circuitos rectificadores.

El capacitor de filtro debe especificarse para soportar cierta corriente r.m.s. A fin de conocer este valor, sería necesario un amperímetro r.m.s., sin embargo, es posible dar un valor aproximado si se conoce el valor de la corriente pico  $I_p$  sobre el capacitor. La magnitud de  $I_p$  puede observarse en el osciloscopio sobre  $R_L$ . El valor r.m.s. de la corriente en el capacitor vale entonces:

$$I_c \text{ (r.m.s.)} = \sqrt{I_p^2/2}$$




Fig. 11 Relación de conversión como función de  $\omega R_L C$ , para diversos valores de  $R_5/R_L$ . (Circuitos de onda completa).

#### PROCEDIMIENTO DE DISEÑO

Para calcular los elementos de un circuito rectificador, usualmente se parte de los siguientes datos:

$V_{iD}$  = Tensión de salida deseada (volts)

$I_L$  = Corriente de carga (amperes)

Filtraje (C,  $V_{r110}$  ó porcentaje de ondulación aceptable).

$E_{línea}$  = tensión efectiva (r.m.s.) de la línea

$f_{línea}$  = frecuencia de línea (Hz)

Es posible escoger dos métodos de solución: gráfico o analítico. En cada uno se requiere hacer suposiciones

adicionales: en el método gráfico se supone un cierto valor de  $R_5$ , resistencia de protección en serie. En el método analítico se escoge  $V_{r110}$  tensión de salida sin carga y se supone que  $V_{r110} \ll V_{iD}$  deduciéndose en cambio el valor de  $R_5$ .

Por tal motivo, los dos métodos son soluciones aproximadas y no necesariamente iguales para un mismo problema. Sin embargo las dos soluciones son válidas aunque a menudo se prefiere la obtenida por el método gráfico.

#### METODO GRAFICO

Los circuitos rectificadores con capacitor de filtro se pueden diseñar haciendo uso de las curvas indicadas




Fig. 12 Relación de conversión como función de  $\omega R_L C$ , para diversos valores de  $R_S/R_L$ . (Circuitos dobladores de tensión).

en las figuras 9 a 14: En ellas se ha considerado una resistencia  $R_s$  equivalente a la resistencia del devanado del transformador, la resistencia del rectificador y la resistencia en serie para limitar la corriente pico inicial del rectificador. Para una operación estable del circuito, conviene emplear valores de  $\omega R_L C$  que correspondan a las partes más planas de las curvas (a la derecha). El procedimiento recomendado es como sigue:

- 1) Determinar el valor de la resistencia de carga  $R_L = V_{CL}/I_L$ .
- 2) Suponer un valor de  $R_S$ , normalmente entre 1 y 10% de  $R_L$ .
- 3) Calcular  $(R_S/R_L) \cdot 100$  (%).
- 4) De las curvas de la Fig. 9, determinar el valor de  $\omega R_L C$  necesario para reducir la ondulación al valor deseado para  $R_S/R_L$  (%) determinado en (3). Calcular  $C$ . Emplear un valor práctico.
- 5) De las curvas  $V_{CL}/V_{CL0}$  vs.  $\omega R_L C$  correspondientes a cada tipo de circuito (fig. 10, 11 y 12), se determina la relación de conversión ( $V_{CL}/V_{CL0}$ ) para el valor de  $\omega R_L C$  determinado en (4) y  $R_S/R_L$  obtenido en (3).
- 6) De la información obtenida en (5), determinar




Fig. 13 Relación corriente rms del rectificador a corriente media por rectificador como función de  $n\omega R_L C$ . ( $n=1$  para media onda,  $n=2$  para onda completa,  $n=0.5$  para doblador de tensión).

los valores de  $V_{i,p}$  y  $V_{i,rms}$ , que podrán aplicarse al circuito.

- 7) Determinar la tensión pico inversa de trabajo que cada diodo debe soportar (media onda:  $2 V_{i,p}$ ; derivación central:  $2 V_{i,p}$ ; puente:  $V_{i,p}$ ; doblador:  $2 V_{i,p}$ ).
- 8) Determinar la corriente media directa por cada rectificador  $I_{D,media}$  (igual a  $I_D$  para media onda y doblador de tensión igual a  $I_D/2$  para onda completa).
- 9) Con estos datos se escoge el rectificador que

deberá usarse (Tabla 1).

- 10) Verificar mediante las curvas de la fig. 14 que el valor de la corriente pico repetitiva  $I_{D,p}$  está dentro de las especificaciones del diodo rectificador.
- 11) Verificar la corriente inicial de encendido definido por la relación  $I_{D,p} = V_{i,p}/R_S$ . Si el valor obtenido sobrepasa el especificado para el rectificador, debe aumentarse el valor de  $R_S$  y repetirse el procedimiento de dicho.
- 12) Diseñar el transformador y ajustar el valor de




Fig. 14 Relación corriente pico a corriente media por rectificador como función de  $n \omega R_L C$ . ( $n = 1$  para media onda,  $n = 2$  para onda completa,  $n = 0.5$  para debiador de tensión).

$R_g$  de acuerdo a la resistencia interna del devanado y la resistencia del rectificador, esta última medida en el sentido directo de conducción a la corriente promedio.

- 13) Determinar, mediante las curvas de la fig. 13, la corriente r.m.s. que circula por cada diodo rectificador ( $I_{D,rms}$ ).
- 14) Verificar el valor r.m.s. de la corriente ondulatoria a través del capacitor.

$$I_{C,rms} = \sqrt{n} I_{D,rms} = \sqrt{n} I_c$$

#### METODO ANALITICO

Este método se basa en una suposición simple: si la tensión de rizo  $E_{rizo} < V_{d0}$ , la corriente a través del rectificador dependerá casi exclusivamente de la diferencia entre la tensión de entrada y la tensión de salida. Bajo estas condiciones, la precisión es mayor del 95%. Las fórmulas siguientes serán válidas tan solo si se cumple razonablemente la primera condición. Además se hará la siguiente definición:  $V_{d0}$  = tensión de salida sin carga. Esta tensión se supondrá conocida y con objeto de comprobar el diseño debe medirse experimentalmente.

El procedimiento recomendado es como sigue:

I Características del rectificador a usar

- 1) La relación  $V_{CD}/V_{CBO}$  se escoge lo más pequeña posible para que el tiempo de conducción resulte grande y por lo tanto  $I_p$  no sea excesiva.
- 2)  $V_{CD}/V_{CBO} = \cos \alpha$  Determinar  $\alpha$  en grados.
- 3) Tiempo de conducción del rectificador:
  - a) para media onda:  $\tau = T(2\alpha^2/360)$  donde  $T = 20$  mseg.
  - b) para onda completa:  $\tau = T(2\alpha^2/180)$  donde  $T = 10$  mseg.
 Para 60 Hz cambiar  $T = 1/f$  (ver tabla II).
- 4)  $I_p = 1.8 I_p T/\tau$  corriente pico repetitiva a través del rectificador.
- 5)  $I_p = V_{CBO}/R_{S10T}$  corriente pico transitoria de encendido, donde  $R_{S10T} = (V_{CBO} - V_{CD})/I_p$  resistencia total en serie al rectificador.
- 6)  $V_D$  se obtiene de la tabla II, fórmula 3)
- 7) Escoge el rectificador más apropiado de la tabla I.

II Filtraje

- 1) Escójase  $V_{L100} < V_{CBO} - V_{CD}$  (donde  $V_{L100}$  es tensión pico a pico de rizo).
- 2)  $C = I_p (T - \tau)/V_{L100}$  capacitancia de filtro, o bien  $V_{L100} = I_p (T - \tau)/C$  en caso de escoger C.
- 3) La tensión de trabajo del capacitor es la tensión de salida más un factor de seguridad.
- 4)  $I_{C100} = \sqrt{I_p I_p}$  corriente efectiva en el capacitor.

III Para media onda, dobladores y puente.  $R_p$ ,  $R_{S10T}$  resistencia de protección.

Disipación en  $R_p$ :  $W_{R_p} = 0.25 I_p^2 R_p / T$

IV Para onda completa y puente, el transformador tiene las características indicadas en la fig. 15.

El circuito doblador con terminal común opera como un rectificador de media onda, si se considera que el capacitor de salida se carga a través de un "rectificador capacitivo". Por tanto, el procedimiento de cálculo es el mismo para C<sub>1</sub> y D<sub>1</sub>. El cálculo de C<sub>2</sub> y D<sub>2</sub> se hace como el de un rectificador de media onda. La diferencia consiste en que a través de C<sub>2</sub> circula una corriente media (la corriente en un sentido igual a la corriente en el sentido opuesto), por lo cual puede usarse un transformador de entrada, no así en el caso del rectificador simple de media onda.




Fig. 15

EJEMPLO DE CALCULO

Sea un circuito rectificador de media onda alimentado de la línea. Datos:

$V_L = 125$  volts (rms);

$V_{CBO} = 1.4 V_{L100} = 175$  V;

$f = 50$  Hz

$V_{CD} = 150$  volts;

$I_L = 300$  mA;

$V_{L100} < 20$  volts pico pico

$V_{L100}(rms) = V_{pp}/2 \sqrt{3} = 20/2 \sqrt{3} = 5.8$  volts

A. Solución grafica.

1)  $R_p = V_{CD}/I_p = 150/300 = 500$  ohms

2) Se supone un valor de  $R_s = 1.5\%$  de  $R_p$ , o sea  $R_s = 7.5$  ohms. Se escoge este valor con objeto de que la disipación no sea muy alta.

3)  $(R_p/R_s) > 100 = 1.5\%$

- 4) a) En la fig. 9 se elige la curva 1.5% de acuerdo con la escala-parametro que aparece en la propia figura.
- b) % rizo =  $(V_{r100} (rms)/V_{c100}) \times 100 = (5.8/150) \times 100 = 3.87\%$
- c) De donde en el eje de las abscisas:  
 $\omega CR_L \approx 38 \Rightarrow C = 38/6.28 \times 50 \times 500 \approx 242 \mu F$
- d) Se escoge un valor práctico  
 $C = 250 \mu F \Rightarrow \omega CR_L = 40$
- 5) De la fig. 10,  $V_{c100}/V_{i0} \approx 86\%$
- 6)  $V_{i0} = V_{c100}/86 \times 100 = (150/86) \times 100 = 175 V$   
 $V_{i0 rms} = 175/1.4 = 125 \text{ volts (rms)}$
- 7)  $-V_{i0} = 2 V_{i0} = 350 \text{ volts}$
- 8)  $I_{D \text{ medio}} = 300 \text{ mA}$
- 9) Rectificador BY126
- 10)  $I_p/I_{\text{media}} = 9 \Rightarrow I_p = 9 \times 300 \text{ mA} = 2.7 \text{ Amp.}$
- 11)  $I_{rT} = V_{i0}/R_0 = 175/7.5 = 23.4 \text{ Amp.}$
- 12) De acuerdo con la fig. 15.
- 13)  $I_{D (rms)}/I_{D (media)} = 2.8 \Rightarrow I_{D (rms)} = 2.8 \times 300 = 840 \text{ mA}$
- 14)  $I_{c (rms)} = \sqrt{n I_{D (rms)}^2 - I_{i0}^2} = 785 \text{ mA}$   
 (n = 1)

II. Solucion Analitica

I. Caracteristicas del rectificador

- 1)  $V_{c100}/V_{c100} = 0.856$
- 2)  $\cos \alpha = 0.856$ , de donde  $\alpha = 31^\circ$
- 3)  $\tau = T(2\pi/360^\circ) = 20 \text{ mseg} \times 62/360 = 3.4 \text{ mseg.}$
- 4)  $I_p = 1.8 I_{i0} T/\tau = 1.8 \times 300 \text{ mA} \times 20 \text{ mseg} / 3.4 \text{ mseg.} = 3.2 \text{ A (pico)}$
- 5)  $R_{\text{TOT}} = (V_{c100} - V_{c10})/I_p = 25/3.2 = 7.8 \text{ ohms}$   
 $I_{i0} = V_{c100}/R_{\text{TOT}} = 22 \text{ A al encender}$
- 6)  $-V_{i0} = 2 V_{i0} = 350 \text{ Volts}$
- 7) De la tabla I se ve que el rectificador más apropiado es el BY-126.

II) Filtraje

- 1)  $V_{i100} < V_{c100} - V_{c10}$  y  $V_{i100} < V_{c10}$  se cumplen.
- 2)  $C = I_p (T - \tau)/V_{i100} = (300 \times 10^{-3}) / (16.6 \times 10^{-1}) / 20 = 2.49 \times 10^{-4} = 249 \mu F \approx 250 \mu F$
- 3) Tensión de trabajo práctica para el capacitor: 165 V
- 4)  $I_{c rms} = \sqrt{I_p I_{i0}} = 0.98 \approx 1 \text{ A rms}$
- III)  $R_R = 7.8 \text{ ohms.}$   
 $W_{RR} = 0.25 I_p^2 R_R T/\tau = 3.2 \text{ watts.}$

**Conclusión:** Se usará un diodo BY-126 con una resistencia de protección de 7.5 ohms/5 W, un capacitor de filtro de 250  $\mu F$ /165V capaz de soportar una corriente efectiva de 1 A.  
 Se puede diseñar esta fuente para obtener mayor tensión de salida sin exceder el BY-126, sin embargo aumentarán las especificaciones de corriente para el capacitor.

B I B L I O G R A F I A

- 1.- William Barden Jr. The Z80 microcomputer handbook  
Howard W. Sams and co.
  
- 2.- Jonathan A. Titus, Peter R. Rony, Christopher A. Titus,  
David G. Larsen. Microcomputer-Analog converter  
software and hardware interfacing.  
Howard W. Sams and Co. Inc.
  
- 3.- Enrique Mandado. Procesadores programables,  
el microprocesador.  
Marcombo Editores
  
- 4.- Rodney Zaks. Programming the Z80. second edition.  
S y b e x.
  
- 5.- Intersil data acquisition Handbook  
Intersil Inc., 1980
  
- 6.- D. H. Sheingold. Analog-Digital conversion notes.  
Analog Devices Inc., 1977

7.- Z80-CPU Technical manual  
Mostek/Zilog.

8.- Z80-PIO Technical manual  
Mostek/Zilog.

9.- Z80-CTC Technical manual  
Mostek/Zilog.

10.- Z80 STARTER KIT Technical manual  
SD Systems, 1978.