



UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

FACULTAD DE INGENIERIA

DISEÑO Y CONSTRUCCION DE UN EGUALIZADOR GRAFICO CONTROLADO DIGITALMENTE

TESIS

QUE PARA OBTENER EL TITULO DE: INGENIERO MECANICO ELECTRICISTA

PRESENTAN:

Boris Escalante Ramírez

Pedro Méndez Colina

Carlos Octavio Vazquez Pérez

DIRECTOR DEL SEMINARIO: ING. ANTONIO SALVA CALLEJA



MEXICO, D. F.





UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso

DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

INDICE

INTRODUCCION

	•	
CAPITULO 1	SELECCION DE LA CONFIGURACION DE LA BANDA BASICA	
	DEL ECUALIZADOR.	1
		٠.
	1.1 CONFIGURACION CON UN SOLO AMPLIFICADOR	
	OPERACIONAL.	1
	1.2 CONFIGURACION CON UN GIRADOR.	9
	1.3 ECUALIZADOR PARAMETRICO.	16
	1.4 ECUALIZADOR CON ALIMENTACION HACIA ADELANTE Y	
	RETROALIMENTACION.	20
CAPITULO 2	DISEMO DE UN CAHAL DEL ECUALIZADOR.	32
	2.1 IMPLEMENTACION DE LA BANDA BASICA.	32
	2.2 CONJUNCION DE 10 BANDAS BASICAS DE UN CANAL.	37
	2.3 SELECCION DE LOS PARAMETROS DE LA RED ACTIVA	
	PARA LA BANDA BASICA.	41
	2.3.1 RELACION DE GANANCIAS.	42
	2.3.2 RELACION DE ANCHO DE BANDA.	43
	2.4 IMPLEMENTACION FINAL DE UN CANAL DEL	
	ECUALIZADOR.	53

	BASICA.	60
•		50
,		
CAPITULO 4	CONTROL DIGITAL DEL ECUALIZADOR.	65
		:
	4.1 BLOQUE DE CONVERTIDORES DIGITALES-ANALOGICOS.	67
	4.2 BLOQUE TECLADO.	74
	4.3 BLOQUE SELECCION DE BANDA.	92
	4.4 BLOQUE CONTROL DE GANANCIA.	95
	4.5 BLOQUE DE MEMORIA.	105
	4.6 BLOQUE DE REGISTRO TEMPORAL.	108
	4.7 BLOQUE SECUENCIADOR.	109
	4.8 BLOQUE DE INDICADOR GRAFICO.	119
	4.9 BLOQUE DE SELECCION ENTRADAS Y SALIDAS.	123
	4.10 CIRCUITOS AUXILIARES.	123
CAPITULO 5	NUEVAS TECNOLOGIAS EN EL DISENO DE ECUALIZADORES	
•	CONTROLADOS DIGITALMENTE.	126
CONCLUSIONE	s.	128
APENDICE A	DIAGRAHAS ESQUENATICOS.	130
APENDICE B	LISTA DE PARTES.	141
405UD 105 0	CIRCUITOS IMPRESOS.	145

APENDICE D	ESPECIFICACIONES	DEL LMC835
------------	------------------	------------

BIBLIOGRAFIA.

INTRODUCCION.


Un ecualizador gráfico recibe este nombre porque la posición de los controles deslizantes reproduce gráficamente la modificación de la respuesta en frecuencia. En nuestro caso, los controles deslizantes para cada banda no existen, pero a cambio, un desplegado indica gráficamente la ganancia de cada banda.

Un punto importante en el diseño de un ecualizador, es el número de bandas en las que se va a dividir la gama de frecuencias audibles. El ecualizador ideal tendría un número infinito de bandas para poder tener un control total de cada frecuenci audible. Obviamente, se debe escoger un número limitado de bandas, tal que no sea tan pequeño que no permita tener un control amplio sobre la gama de frecuencias audibles, ni tan grande que no exista una diferencia notable entre la variacion de ganancia de dos frecuencias adyacentes.

Tomando como modelo los ecualizadores comercíales, se decidió diseñar un ecualizador de 10 bandas por canal separadas una octava entre si, empezando con 31.25 Hz para la frecuencia central de la primera banda y terminando con 16 KHz para la última banda.

Al divisir la gama de frecuencias audibles en 10 intervalos de frecuencia, el caso ideal serla que la variación de ganancia de todas las fecuencias comprendidas en cada intervalo fuera la misma, lo cual implica que los filtros usados para la configuración de las bandas tuvieran una respuesta plana en las frecuencias pasantes y una pendiente infinita para la pérdida de ganancia en la frecuencia de

corte, lo cual es imposible. Con filtros de muy alto orden se puede aproximar este comportamiento, pero el beneficio que esto pueda producir no justifica el costo que implica la construcción de filtros de brden alto. Por lo anterior, las bandas de los ecualizadores tienen un comportamiento en magnitud, para distintos valores de ganancia, como se muestra en la siguiente figura.



MAGNITUD DE LA BANDA BASICA DE UN ECUALIZADOR PARA DISTINTAS CONDICIONES DE GANANCIA

Como se verà más adelante estas curvas corresponden a la funcion de transferencia F(S), la cual se presenta a continuación:

$$F(S) = \frac{1 + (1-a) H(S)}{1 + a H(S)}$$

en donde H(S) representa la función de transferencia de un filtro . pasobanda, y O(a(1.

Un ecualizador controlado digitalmente presenta varias ventajas con respecto a los ecualizadores convencionales. Una de ellas es que al tener la información de la ganancia o atenuación de cada banda en una palabra digital, es posible memorizar varias ecualizaciones que satisfagan ciertas necesidades, para posteriormente recuperarlas cuando se presente la ocasión. Otra de la ventajas de este tipo de control es la posibilidad de obtener gran resolución y buena presición en la variación de la ganancia de cada banda. Es decir, si se tiene la posibilidad de controlar toda la gama de ganancias de cada una de éstas, de +15 dB a -15 dB, mediante 8 bits, es factible tener cambios de ganancia tan pequeños como 0.12 dB.

Es importante hacer notar que el hecho de tener una o más palabras digitales que representan tanto la ganancia como la selección de bandas, hace factible llevar a cabo el control del ecualizador mediante un microprocesador, una microcomputadora o un circuito secuencial y combinacional, según lo requiera el grado deseado de versatilidad del ecualizador, y la finalidad del mismo.

El hecho de haber escogido el tema de ecualizadores controlados

digitalmente como tesis, implica que los conocimientos necesarios para desarrollarlo, abarcan las áreas de electronica analógica y digital que posibilitan plasmar de una manera tangible y práctica dichos conocimientos.

I SELECCION DE LA CONFIGURACION DE LA BANDA BASICA DEL ECUALIZADOR.

La selección de una adecuada configuración para las bandas del ecualizador implica, entre otras cosas, tomar en cuenta la manera de llevar a cabo el control digital. Así, algunas de las posibles configuraciones para tal efecto se muestran a continuación:

1.1 CONFIGURACION CON UN SQLO AMPLIFICADOR OPERACIONAL.




FIGURA 1.1 BANDA DE ECUALIZADOR CON UN SOLO AMP. OF.

La función de transferencia de este circuito se puede obtener de la siguiente forma

Se observa que el potenciometro R_2 junto con el capacitor G_2 forman un circuito delta, factible de transformarse en estrella, lo cual lleva a una simplificación de la red como lo muestra la figura 1.2




FIGURA 1.2 EQUIVALENTE DEL CIRCUITO DE LA FIGURA 1.1

en donde:

$$Z_{2} = R_{z} + \frac{(1 - K) R_{2}}{R_{2} C_{z} S + 1}$$
 (1.2.

$$Z_{3} = \frac{1}{S} \frac{K (1 - K) R_{2} C_{4} S}{R_{2} C_{4} S}$$
(1.3)

Considerando las propiedades del amplificador operacional ideal, tales como ganancia infinita, impedancia de entrada infinita, impedancia de salida nula, podemos concluir que:

$$V_{a}/R_{a} + V_{a}/Z_{a} + V_{a}/R_{a} = 0$$
 (1.4)

En la ecuación anterior se encuentra implicito el concepto de tierra virtual en la entrada no inversora del amplificador operacional debida a la ganancia infinita del amplificador, lo que provoca que con realimentación negativa se cumpla que:

$$Vb = Vc = 0 \tag{1.5}$$

Como consecuencia de esta última aseveración, el circuito se puede plantear nuevamente como se muestra en la figura 1.3, en donde se ve claramente que se trata de dos bipuertos en paralelo, tales como los representados en la figura 1.4




FIGURA 1.3 ESQUENATIZACION DEL CIRCUITO DE LA FIGURA 1.1 COMO DOS BIPUERTOS EN PARALELO.




FIGURA 1.4 BIPUERTOS EN PARALELO.

Del circuito de la figura 1.3 se observa que:

$$I_{z}(S) = I_{z=}(S) \neq I_{z=}(S)$$
 (1.6)

$$I_{2}(S) = I_{2n}(S) + I_{2n}(S)$$
 (1.7)

Si optamos por modelar los bipuertos con parametros Y , se tiene que para el bipuerto A:

$$\begin{bmatrix} I_{x_{2}}(S) \\ I_{x_{2}}(S) \end{bmatrix} = \begin{bmatrix} Y_{xx}(S) & Y_{xx}(S) \\ Y_{xx}(S) & Y_{xx}(S) \end{bmatrix} \begin{bmatrix} V_{x}(S) \\ V_{x}(S) \end{bmatrix}$$
(1.8)

y para el bipuerto B

$$I_{Ab}(S) = V_A(S)/R_B \tag{1.9}$$

$$L(S) = V_2(S)/R_*$$
 (1.10)

Sustituyendo las ecuaciones (1.8), (1.9) y (1.10) en las ecuaciones

(1.6) y (1.7), tenemos:

$$I_{a}(S) = Y_{aa}(S) V_{a}(S) + Y_{aa}(S) V_{a}(S) + (1/R_{a})V_{a}(S)$$
 (1.11)

$$I_{2}(S) = Y_{22}(S) V_{2}(S) + Y_{22}(S) V_{2}(S) + (1/R_{3})V_{2}(S)$$
 (1.12)

De la ecuación (1.4) se tiene que:

$$I_{x}(S) + I_{x}(S) = 0$$
 (1.13)

De donde se obtiene:

$$V_{x}(S)$$
 $Y_{xx}(S) + Y_{xx}(S) + 1/R_{x}$ (1.14)
 $V_{x}(S)$ $Y_{xx}(S) + Y_{xx}(S) + 1/R_{x}$

Ecuación que en función de Zs, Zm, Zm queda como:

Sustituyendo los valores de Zz, Zz y Zz, quedas

$$\frac{V_{2}\left(4\right)}{V_{1}\left(5\right)} = \frac{C.C._{1}R_{1}R_{1}R_{2} + P_{2} + 2R_{2}K\left(1-K\right)\right)S^{2} + \left[2C._{1}R_{1}R_{2} + C._{2}R_{1}\left(R_{1}+R_{2}+R_{3}\right) + C._{2}R_{2}\left(1-K\right)\left(R_{1}K+R_{3}\right)\right]S + 2R_{1}+R_{2}}{C._{1}C._{1}R_{1}R_{1}+R_{3} + 2R_{2}K\left(1-K\right)\right]S^{2} + \left[2C._{1}R_{1}R_{2} + C._{2}R_{1}\left(R_{1}+R_{2}+R_{3}\right) + C._{2}R_{1}\left(R_{1}+R_{2}\right) + C._{3}R_{2}\left(R_{1}+R_{2}\right)\right)S + 2R_{1}+R_{2}}$$
(1.16)

Se puede corroborar el efecto ecualizador de la función de transferencia de la ecuación (1.16) tomando uno de los extremos del potenciómetro. Por ejemplo, si K = O (maxima ganancia)

$$\frac{V_{f}(s)}{V_{f}(s)} = \frac{C.C_{1}R_{1}R_{2}(n,+n_{2})S^{2} + [2CR_{1}R_{2} + C_{2}R_{1}(R_{1}+n_{2}+n_{3}) + C_{2}R_{2}R_{3}]S + 2R_{1} + R_{2}}{C.C_{2}R_{1}R_{2}(n,+n_{3})S^{2} + [2CR_{1}R_{2} + C_{2}R_{1}(R_{1}+R_{2}+n_{3})]S + 2R_{1} + R_{2}}$$
(1.17)

Si igualamos esta ecuación con la correspondiente a la curva de máxima ganancia del ecualizador:

$$\frac{V_{2}(S)}{V_{4}(S)} = 1 + H(S) \qquad (1.18)$$

$$donde \qquad H(S) = \frac{Ho \propto Ho S}{S^{2} + \alpha Mo S + Ho^{2}} \qquad (1.19)$$

$$por tanto \qquad \frac{V_{2}(S)}{V_{4}(S)} = \frac{S^{2} + (1 + Ho) \propto Ho S + Ho^{2}}{S^{2} + \alpha Ho S + Ho^{2}} \qquad (1.20)$$

$$de donde \qquad Ho = \begin{bmatrix} 2R_{1} + R_{2} \\ C_{2} C_{2} R_{1} R_{2} & (R_{1} + R_{3}) \end{bmatrix} \qquad (1.21)$$

$$\alpha = \frac{2C_{1} R_{2} R_{2} + C_{2} R_{1} (R_{1} + R_{2} + R_{3})}{[C_{2} C_{2} R_{1} R_{2} (R_{1} + R_{3}) (2R_{1} + R_{2})]^{(1/2)}} \qquad (1.22)$$

$$C_{2} R_{2} R_{3} \qquad (1.23)$$

Por el contrario, si K = 1 (maxima atenuación):

$$\frac{y_{i}(s)}{y_{i}(s)} = \frac{C_{i}C_{s}R_{i}(R_{i}+R_{s})S^{2} + (2C_{i}R_{i}R_{s}+C_{s}R_{i}(R_{i}+R_{s}+R_{s}))S + 2R_{i}+R_{s}}{C_{i}C_{s}R_{i}R_{i}(R_{i}+R_{s})S^{2} + (2C_{i}R_{i}R_{s}+C_{s}R_{i}(R_{i}+R_{s}+R_{s})+C_{s}R_{s}R_{s})S + 2R_{i}+R_{s}}$$
(1.24)

2 C = R = R = + C = R = (R = + R = + R =)

En este caso:

$$V_{\alpha}(S)$$
 1 (1.25)
 $V_{A}(S)$ 1 + H(S)

De donde necesariamente, se obtienen iguales resultados para lpha, Ho y

Por altimo, si K = 0.5

Que corresponde a la respuesta plana de la banda del ecualizador.

Esta configuración tiene la ventaja de contar solamente con un amplificador operacional, lo cual la hace más barata y compacta. Sin embargo, tiene la desventaja de que la ganancia del ecualizador se controla mediante un potenciómetro no aterrizado. De lo anterior se desprende que la forma de realizar el control digital se puede llevar a cabo mediante interruptores analógicos, como lo muestra la siguiente figuras




FIGURA 1.5 CONTROL DIGITAL DE UN POTENCIONETRO SIMULADO CON DOS REDES R - 2R.

la figura se aprecia la simulación de un potenciómetro mediante dos redes R-2R. Asimismo se muestra la forma de llevar a cabo el control digital del potenciómetro empleando 4 bits unicamente, lo cual solo produce 16 valores distintos de resistencia. Si se desea ecualizador con 8 bits, para así obtener hasta 256 valores diferentes o "posiciones" del potenciometro, se tendrian que utilizar 16 interruptores analógicos y 8 inversores para el control de los interruptores. Otra desventaja que presenta esta configuración es que la relación R-2R de la red de resistencias provoca que para un valor específico del potenciómetro que se pretende simular, el valor de R no sea un valor comercial resistencia. La multiplicación sucesiva del valor de R por 2 daria lugar a otros valores de resistencias no comerciales. Una manera de salvar estas dificultades es emplear resistencias comerciales con el

valor más próximo al deseado. Sin embargo, el error que producirla lo anterior, afectaria tanto a la exactitud de las ganancias o atenuaciones de la banda como a los parámeros propios de la configuración (frecuencia central, factor de calidad, etc.). Otra manera de evitar el uso de valores de resistencias no comerciales, es obtener el valor exacto mediante arreglos de resistencias comerciales. En consecuencia, la voluminosidad de cada banda aumenta considerablemente provocando que las dimensiones del aparato sean mayores.

Por las razones mencionadas, el circuito de la figura 1.ε πο representa una buena solución a la búsqueda de una adecuada configuración.

1.2 CONFIGURACION CON UN GIRADOR.

Una segunda opción es utilizar la configuración empleada en algunos ecualizadores comerciales.




FIGURA 1.6 BANDA DE ECUALIZADOR CON UN GIRADOR

En esta configuración, existe un circuito llamado girador que simula una impedancia compuesta de una resistencia y una inductancia en serie. A continuación se presenta el circuito que realiza esta función, así como las relaciones que rigen el comportamiento del girador.




FIGURA 1.7 GIRADOR

V.	=	V ₂	(1.27)
Ix		$(V_X - V_B) / R_B + (V_X - V_A) SC_A$	(1.28)
Ιx		$(Vx - V_x) (1 / R_x + SC_x)$	(1.29)
Ιx		$(V_X - V_Z) (R_Z C_Z S + 1) / R_Z$	(1.30)
v.	. =	Vx R ₄ / (R ₄ + 1 / SC ₄)	(1.31)
V.	=,	Vx R, C, S / (R, C, S + 1)	(1.32)
Ix	- =	Vx (1 + R2 C2 S) / (R2 R2 C2 S + R2)	(1,33)
Vx	. ,	' Ix = (R; R; C; S + R;)/(R; C; S + 1)	(1.34)

$$Zeq = (R_x + jH R_x R_x C_x) / (1 + jH R_x C_x)$$
 (1.35)

si W Ra Ca ((1 Entonces :

$$Zeq = R_x + jH R_x R_x C_x = R_x + jH L$$
 (1.36)

$$L = R_s R_s C_s \tag{1.37}$$

De lo anterior se desprende que si se cumple la restriccion $HR_2G_4 <<1$, entonces el circuito de la figura 1.6 se puede representar como «inue:




FIGURA 1.8 CIRCUITO EQUIVALENTE DE LA FIGURA 1.6.

Para apreciar claramente la operación del ecualizador, se plantea el circuito para k=0, k=0.5 y k=1.

a) Para K = O




FIGURA 1.9 EQUIVALENTE DEL CIRCUITO DE LA FIGURA 1.6
PARA K = 0.

$$V_{0}, \qquad R_{3}$$

$$V_{1} \qquad R(LC S^{2} + R_{2} C S + 1)$$

$$= 2(LC S^{2} + R_{3} C S + 1) + RC S$$

$$(1.38)$$

b) Para K = 0.5





FIGURA 1.10 EQUIVALENTE DEL CIRCUITO DE LA FIGURA 1.6 PARA K = 0.5

$$\frac{V_0}{V_1} = \frac{2 R_3}{R} \frac{R}{(1.41)}$$

$$\frac{R}{R} = \frac{2 R_3 + R}{R}$$
(1.41)

$$Vo / Vi = 1 \tag{1.42}$$

c) Para K = 1



FIGUPA 1.11 EQUIVALENTE DEL CIRCUITO DE LA FIGURA 1.6 PARA K = 1

$$Vo' / Vi = (R + 2 R_{3}) / R$$

$$R (L C S^{2} + R_{2} C S + 1)$$

$$Vo = 2 (L C S^{2} + R_{2} C S + 1) + R C S$$

$$Vo' = R (L C S^{2} + R_{2} C S + 1) + R C S$$

$$2 (L C S^{2} + R_{2} C S + 1) + R C S$$

$$Vo = 1$$

$$R = 1$$

$$R = 1 + H(S)$$

$$R + 2 R_{3} C S$$

$$(1.43)$$

Para los casos a y c la función H(S) representa un filtro pasobanda, de donde se desprende que las ecuaciones (1.40), (1.42) y (1.45) corresponden al comportamiento característico de un ecualizador.

L C S2 + R2 C S + 1

$$R + 2R_3 \qquad Ho \ (1 \ / \ Q) \ Ho \ S$$

$$H(S) = \frac{1}{L \ C \ S^2 + R_3 \ C \ S + 1} \qquad S^2 + (1 \ / \ Q) \ Ho \ S + Ho^2$$
Esta segunda opción, al igual que la anterior no cubre satisfactoriamente la necesidad de encontrar el circuito ideoneo para la banda del ecuelizador controlado digitalmente.

La razón es que el control de la banda lo realiza un potenciómetro, que aunque se puede separar en dos potenciómetros aterrizados, no implica una simplificación al control, pues el cursor se mueve entre ambos potenciómetros.

Por lo tanto, esta configuración, al igual que la primera opción, no cubre satisfactoriamente la necesidad de simplificar el control digital, ya que requiere de dos potenciómetros aterrizados, o bien, de uno solo con ambos extremos sin aterrizar, con una derivación a tierra en el centro del mismo; encontrándose otra vez el problema presente de un control digital a base de switches analógicos que implican un aumento considerable en el volumen, costo y complejidad de construcción del aparato.

1.3 ECUALIZADOR PARAMETRICO.

Existe un tercer tipo de configuración que lleva a cabo la acción de ecualización, y consiste en utilizar un filtro pasobanda de los denominados filtros en variables de estado.

La configuración es la siguiente:




FIGURA 1.12 BANDA DE ECUALIZADOR PARAMETRICO.

En el circuito anterior, se distingue un bloque correspondiente al filtro pasobanda cuya entrada es V_{-} y la salida es V_{-} .

Un reograma correspondiente a dicho bloque es el siguientes




FIGURA 1.13 REOGRAMA CORRESPONDIENTE AL FILTRO PASOBANDA EN VARIABLES DE ESTADO

Si $R_A = R_A / 2$ y $R_A = R_A / 15$, entonces:

$$G_{2} = \frac{4 + 60 \text{ K}_{2}}{25 + 21.5 \text{ K}_{2} - 15 \text{ K}_{2}^{2}}$$
 (1.48)

La función de transferencia V2 / V4 es la siguiente:

$$V_{2} = \frac{-0.4}{K_{A} R_{B} C_{A}} = \frac{1}{K_{A}^{2} R_{B}^{2} C_{A}^{2}}$$

$$(1.49)$$

que confirma que el bloque es un filtro pasobanda con los siguientes parámetros:

Para completar el anàlisis de la configuración, se plantea el resto del circuito de la siguiente manera:




FIGURA 1.14 UNIDAD OPERACIONAL DEL ECUALIZADOR PARAMETRICO

Donde $V_2 = -H(S) V_4$

Del circuito original observamos que $V_{+}=(1-K_{2})$ $Vi \neq K_{2}$ Vo entonces si $R_{2}=R_{2}$ / 5

$$Vo = -7 \text{ H(S) } E(1 - K_{3}) \text{ } V_{i} + K_{3} \text{ } V_{0}I - V_{i}$$

$$Vo = \frac{(1 - K_{3}) (7 \text{ H(S)}) + 1}{V_{i}}$$

$$V_{i} = \frac{K_{3} (7 \text{ H(S)}) + 1}{K_{3} (7 \text{ H(S)}) + 1}$$

$$(1.51)$$

La función de transferencia anterior representa claramente la acción de ecualización del circuito.

Esta configuración presenta características muy especiales. La

primera de ellas consiste en que el hecho de estar formada por un filtro en variables de estado, permite variar en forma independiente la frecuencia central del ecualizador, así como el ancho de banda del mismo, sin que el ajuste de uno de los parametros anteriores modifique al otro.

Esto hace que el ecualizador pueda abarcar, con solo dos bandas, el control de toda la gama de frecuencias audibles, pero no al mismo tiempo. Es decir, que en un instante dado solo se controla un cierto rango de frecuencias, restringidas por el ancho de banda seleccionado en ese momento. Si se deseara modificar la ganancia de otro rango distinto de frecuencias, hay que descuidar el rango anterior, a menos que se implementen varias bandas repartidas a lo largo de toda la gama de frecuencias audibles. Sin embargo, esto anula la ventaja del ecualizador de poder seleccionar la frecuencia central de cada banda, además de representar una gran inversión, ya que cada banda necesitaría por lo menos tres amplificadores operacionales y se caería nuevamente en el mismo problema de controlar digitalmente un potenciómetro no aterrizado.

El anàlisis de la configuración anterior no resulta infructuoso como parece, pues da lugar a una idea que puede resolver nuestro problema, y es materia de la próxima sección.

1.4 ECUALIZADOR CON ALIMENTACION HACIA ADELANTE Y RETROALIMENTACION.

Ya desde el año de 1938 Bode desarrolló la idea de un ecualizador variable, la cual sería de gran utilidad para ecualizar cables de

transmision con diferentes longitudes.

La teoría de un ecualizador del tipo de Bode se expresa matemáticamente con la relación:

en donde L(M) es la curva de ecualización variable en dB, F(M) es la máxima ecualización de la curva en dB y p es el parámetro de control que determina la cantidad y signo de la ecualización.

Bode demostró que la ecuación anterior se puede aproximar a la relación:

En donde
$$x = (1 + p) / (1 - p) - 1 (1.54)$$

V(S) es añora la curva de ecualización variable, x es el parámetro de control que esta en función de p y F(S) es la función de transferencia de la curva de máxima ganancia del ecualizador.

Dos posibles implementaciones de la ecuación (1.53) podrían ser las que se muestran a continuación:




FIGURA 1.15a




FIGURA 1.15b

FIGURA 1.15 ECUALIZADOR VARIABLE USANDO REALIMENTACION Y TRAYECTORIA DIRECTA

La desventaja de la configuración de la figura 1.15a es que se necesitan dos redes que realicen la función F(S), lo cual significa un aumento en el costo del aparato.

La figura 1.15b salva la desventaja anterior, sin embargo, el hecho de

necesitar dos elementos de control x que trabajen paralelamente sin una terminal común, representa una desventaja.

Además de las contariedades de la implementación física de la ecuación (1.53) señalada en los párrafos anteriores, existe una muy seria restricción en la misma. La ecuación (1.54) muestra que el parámetro de control x no presenta una relación lineal con respecto a p, o sea, a la cantidad de ecualización de la curva V(S).

Lo anterior hace necesario que el elemento de control x sea implementado mediante algun dispositivo con un gran rango de variación para poder alcanzar valores representativos a p=1, es decir x=infinito.

Una forma de resolver el problema anterior es, linealizar la relación de control.

Si sustituimos la ecuación (1.54) en (1.53):

$$V(S) = \frac{C1 + F(S)J - p C1 - F(S)J}{C1 + F(S)J + p C1 - F(S)J}$$
(1.55)

$$V(S) = \frac{1 - \rho G(S)}{1 + \rho G(S)} - 1 < \rho < 1 \qquad (1.57)$$

La ecuación (1.57) es factible de realizarse físicamente, y cuenta con una relación de control líneal de acuerdo a la ecuación (1.52).

Recordando la fórmula de Mason para reogramas, la ecuación (1.57) se puede implementar bajo el siguiente diagrama:




FIGURA 1.16 ECUALIZADOR VARIABLE DERIVADO DE LA ECUACION (1.57)

La a. erior representa una configuración sencilla con una sola red y un solo parametro de control, el cual es lineal con respecto al grado de ecualización. Sin embargo, la complejidad de la ecuación (1.58) limita el uso de la configuración, pues generaria problemas en la realización de ciertas funciones. Esto dificulta el procedimiento de diseño.

Otra desventaja de esta configuración, es la necesidad de un elemento de control que ofrezca valores proporcionales al intervalo -1(p(1, lo cual implica que dicho elemento no puede estar formado por una simple resistencia variable, sino que debe ser un circuito con ganancia variable entre un valor negativo y otro positivo, o en su defecto, simular una resistencia variable negativa. Ambas soluciones requieren elementos activos para su realización lo cual además de complicar el circuito final, eleva su costo.

A partir de la ecuación (1.55) se puede encontrar otra configuración más sencilla de implementar.

· Sustituyendo (1.59) en (1.55):

Donde H(S) = F(S) - 1

$$V(S) = \frac{1 + F(S) - 2a + 1 + 2a F(S) - F(S)}{1 + F(S) + 2a - 1 - 2a F(S) + F(S)}$$
(1.60)

$$V(S) = \frac{1 + a (F(S) - 1)}{1 + (1-a) (F(S) - 1)}$$
(1.61)

$$V(S) = \frac{1 + a H(S)}{1 + (1-a) H(S)}$$
0 (a (1 (1.62)

(1.63)

Volviendo a la formula de Mason, la ecuación (1.62) se puede realizar con los arreglos de las siguientes figuras:




FIGURA 1.17a




FIGURA 1.17b

FIGURA 1.17 ECUALIZADOR VARIABLE CON RED ACTIVA UNICA

En ambas realizaciones aparecen los bloques H(S), a, 1-a, sin embargo, la figura 1.17a puede simplificarse agregando una segunda retroalimentación como lo muestra la figura 1.18:




FIGURA 1.18 OPTIMIZACION DEL ECUALIZADOR DE LA FIGURA 1.17

En esta configuración se ha eliminado la existencia del bloque 1-a, por lo que el único elemento de control es el bloque a donde O(a(1, lo que significa que puede ser llevado a cabo mediante un solo atenuador.

Por su parte, la figura 1.17b puede también simplificarse si observamos que la entrada al bloque H(S) esta dada por la ecuación (1.64):

$$Ve = a Vi - (1 - a) Vo$$
 $0 < a < 1$ (1.64)

Que es muy parecida a la ecuación de un potenciómetro, como se muestra a continuación:




FIGURA 1.19 POTENCIONETRO

$$Ve = K Vi + (1 - K) Vo$$
 $O < K < 1$ (1.65)

La única diferencia entre la ecuación (1.64) y la ecuación (1.65), es el signo del segundo término, lo que se puede arreglar facilmente invirtiendo los signos de la realimentación y una de las trayectorias directas como se plantean en la siguiente figuras




FIGURA 1.20 ALTERNATIVA PARA EL ECUALIZADOR DE LA FIGURA 1.17b

$$Ve = a Vi + (1 - a) Vo$$
 (1.66)
 $Vo = 1 + a H(S)$ (1.67)
 $Vi = 1 + (1 - a) H(S)$

Podemos observar claramente, que esta ultima configuración es la que utiliza el ecualizador paramétrico, en donde el bloque H(S) es

el filtro pasobanda en variables de estado.

Tanto la configuración de la figura 1.18 como la de la figura 1.20, tienen la ventaja de contar con una red H(S) y un solo elemento de control, el cual, además, solo varía entre valores de O a 1. Pero también tiene la gran ventaja de que la relación entre la red H(S) y la función F(S) de máxima ecualización es extremadamente sencilla como se aprecía en la ecuación (1.63).

Con la topología de la figura 1.21 se puede realizar cualquier función F(S) a partir de una red H(S).




FIGURA 1.21 CONFIGURACION PARA REALIZAR LA FUNCION H(S).

Para nuestro caso en especial, la topología de la figura 1.20 no resuelve nuestro problema, pues volvemos a la dificultad original del

potenciómetro no aterrizado, sin embargo, la configuración de la figura 1.18 presenta una alternativa que resuelve dicho problema, ya que solo es necesario un atenuador, o bien un potenciómetro aterrizado para el control del ecualizador. Esta caracteristica es tan importante, que es practicamente la que decidirá que la configuración de la figura 1.18 es la óptima para resolver nuestro problema. Lo anterior se deriva del hecho de que el atenuador se puede llevar a cabo a bajo costo y sin gran voluminosidad mediante un convertidor digital-analógico como se verá más adelante.

Como ya se menciono antes, los ecualizadores para audio tienen una característica "bump"; de donde la curva de máxima ecualización F(S) es de la forma que muestra la figura 1.22.




FIGURA 1.22 CURVA DE LA HAGNITUD DEL ECUALIZADOR PARA MAXIMA
GANANCIA.

La curva mostrada en la figura 1.22 corresponde a las ecuaciones (1.70) y (1.71).

$$S^{2} + B \text{ Ho } S + \text{Ho }^{2}$$

 $F(S) = \frac{B}{\sqrt{3}} + \alpha \text{ Ho } S + \text{Ho }^{2}$
 $S^{2} + \alpha \text{ Ho } S + \text{Ho }^{2}$

De donde si $\beta = \alpha (Ho + 1)$

Al comparar estas ecuaciones con la ecuación (1.63) se concluye que H(S) corresponde a la función de transferencia de un filtro pasobanda, misma que es necesario implementar para construir la configuración de la figura 1.18.

2 DISENO DE UN CANAL DEL ECUALIZADOR.

2.1 INPLEMENTACION DE LA BANDA BASICA DEL ECUALIZADOR.

El siguiente paso es diseñar la implementación física del diagrama de bloques de la figura 1.18.

Para llevar a cabo la implementación de los sumadores utilizaremos configuraciones inversoras y no inversoras de amplificadores operacionales.

Los filtros pasobanda H(S) los se realizaron mediante la configuración de segundo orden de realimentación múltiple, mostrada en la figura 2.1 cuya función de transferencia se presenta a continuación.

De la ecuación anterior se obtienen los parámetros Ho, Ho y Q como sique:

$$Ho = \frac{1}{R_z} \qquad (2.2)$$

$$\frac{R_z}{R_z} \qquad (1 \neq \frac{C_+}{C_-})$$

$$R_z \qquad C_z \qquad (2.3)$$

$$Ho = [\frac{1}{R_z} \qquad (-1 \neq \frac{1}{R_z})]^{(2.3)}$$

El procedimiento de diseño se muestra a continuación:

Dados Ho, Q y Ho

Se elige Ca = Ca = C, y se calculan:

$$R_{s} = \frac{Q}{W_{0} + W_{0}}$$
 (2.5)

$$R_{2} = \frac{Q}{(2.6)}$$
 (2.6)




FIGURA 2.1 FILTRO PASOBANDA. CONFIGURACION REALIMENTACION MULTIPLE.

Es importante mencionar que para los requerimientos de un ecualizador, un filtro pasobanda de segundo orden es suficiente, debido a que la relación costo-beneficio no justifica el uso de filtros de orden superior que multiplican el costo de los circuitos, pues el oido humano no aprecia una gran diferencia entre una pérdida abrupta de ganencia que podría proporcionar un filtro de cuarto o sexto orden, y una pérdida más tenue que proporciona un filtro de segundo orden.

La razón de usar la configuración realimentación multiple es simplemente la sencillez de la misma.

Por otra parte, la manera de llevar a cabo el atenuador "a", es de vital importancia, pues como hemos visto a lo largo de este trabajo, es el factor que más ha influido en la elección de la banda del ecualizador. La importancia de este factor radica en que es el atenuador "a" el acoplamiento entre la sección analógica del ecualizador y el control digital del mismo. Es decir, que lo que se

necesita es un atenuador digital, y la manera más sencilla y barata, es usar un convertidor digital—analogico que en realidad no es mas que un dispositivo que atenúa un voltaje de referencia en base a una palabra digital. Si en lugar de usar un voltaje constante, usamos el voltaje de salida de los filtros como voltaje de referencia, lo que tendremos será un atenuador digital con 256 distintos valores de atenuación que van desde O hasta 255/256.

Es fâcil darse cuenta que la alternativa del convertidor digital analógico ya se vislumbraba desde el principio del presente trabajo, cuando se propuso un potenciometro controlado digitalmente, como el que se muestra en la figura 1.5.

El DAC utilizado es el MC 1408, escogido por su bajo costo, su buena precisión y porque una de sus principales aplicaciones es precisamente la de atenuador digital.

El único obstáculo para usar este DAC como atenuador digital, es que no es bipolar, sino que trabaja unicamente con valores unipolares en el voltaje de referencia, sin embargo, la manera de solucionar el problema, es montar la señal en una componente de voltaje de directa y posteriormente eliminarla mediante un capacitor de tantalio. Hasta aquí no terminan las consideraciones para usar el DAC como atenuador digital, pues este no es un dispositivo cuya salida sea un voltaje, sino que a la salida del DAC existe una corriente proporcional al voltaje atenuado. Para convertir de corriente a voltaje, usaremos un amplificador operacional. La implementación final del atenuador, se muestra en la figura 2.2.




FIGURA 2.2 ATENUADOR DIGITAL.

De la configuración anterior tenemos la relación:

$$V_0 = \frac{K}{----} V_1$$
 $K = 0,1, ...255$ (2.8)

Una vez definidos todos los bloques de la configuración de la banda, se pueden reacomodar y tratar de optimizar la configuración para llegar a la que se muestra en la figura 2.3 que es equivalente a la de la figura 1.18.




FIGURA 2.3 CONFIGURACION DEFINITIVA PARA CADA BANDA.

Del diagrama anterior tenemos que:

Se nota claramente que esta configuración tiene solo dos diferencias con respecto a la de la figura 1.18, que sons para máxima ganancia a = 0 y para máxima atenuación a = 1, y la otra diferencia es que se trata de una configuración inversa.

2.2 CONJUNCION DE 10 BANDAS BASICAS DE UN CANAL DEL ECUALIZADOR.

Hasta aquí se ha escogido la configuración idónea para formar cada banda del ecualizador, pero falta encontrar la mejor manera de juntar 10 de estas bandas para formar un canal del ecualizador.

La primera manera que viene a la mente para conjuntar 10 bandas es, conectar las entradas de las 10 bandas en paralelo y sumar sus salidas como lo muestra la figura 2.4.




FIGURA 2.4 PRIMERA OPCION PARA LA CONJUNCION DE 10 BANDAS DE UN CANAL DEL ECUALIZADOR.

En la figura se observa que también existe una trayectoria directa desde la entrada hasta la salida, con valor de -9. Esto se debe a que cuando los controles de las 10 bandas apunten O decibeles, se debe obtener una respuesta plana de ganancia unitaria en la salida del canal, por tanto, como cada banda aporta una función de transferencia unitaria, la ganancia total de las 10 trayectorias sería de 10, lo que hace necesario restar 9 veces la entrada para que la ganancia total sea unitaria.

La función de transferencia total del canal es:

Esta configuración para el canal es lógica, sin embargo considerando que cada banda necesita 4 amplificadores operacionales, sería necesario utilizar 84 de éstos para los dos canales del ecualizador, lo cual resulta en una elevación del costo del aparato.

Además, la curva de magnitud de la función de transferencia de la ecuación (2.11), no es simétrica para a₄=0 y para a₄=1, pues para el primer caso:

$$V_0(S)$$
 = 0
 $V_0(S)$ = 1 - $V_0(S)$ (2.12)
 $V_0(S)$ = 0

y para a.=1

$$Vo(S)$$
 = 0 1 (2.13)
 $Vi(S)$ = 1 + $H_4(S)$

Por estas razones, es necesario buscar una configuración más compacta para cada canal como la que se propone en la figura 2.5.




FIGURA 2.5. SEGUNDA OPCION PARA LA CONFIGURACION DE CADA CANAL DEL ECUALIZADOR

La función de transferencia de esta configuración es:

Obviamente el comportamiento de las configuraciones de las figuras 2.4 y 2.5 no es igual, pero si muy parecido, sin embargo, la última tiene ventajas sobre la primera, las cuales consisten en que la configuración de la figura 2.5 si es simétrica para los valores de ai=0 y ai=1 como se muestra a continuación:

para a,=0

$$Vo(S)$$
 = -1 - $\frac{1}{\Sigma}H_{4}(s)$ (2.16)

para a_i=1

Pero la razón más importante, es que el número total de amplificadores operacionales que se necesitan para los dos canales del ecualizador, usando esta configuración, es 48, casi la mitad que usando la otra configuración.

Por tanto, se concluye que la mejor configuración para usar en cada canal, es la que se muestra en la figura 2.5.

2.3 SELECCION DE LOS PARAHETROS DE LA RED ACTIVA PARA LA BANDA BASICA.

Una de las características más importantes de un ecualizador gráfico es el número de bandas del mismo.

Al igual que el número de bandas aumenta, el control que se tiene sobre la gama de frecuencias audibles aumenta también. Sin embargo, por limitaciones de costo y espacio es necesario escoger un número

limitado de bandas. Cada banda tendrá control sobre las frecuencias limitadas por el ancho de banda de la misma.

Claramente se observa que el ancho de banda de la función de máxima ganancia F(S) = H(S) + 1, está en función del ancho de banda del filtro pasobanda H(S). Lo mismo ocurre con la máxima ganancia de la banda y la ganancia del filtro pasobanda H(S).

Por lo anterior, se hace necesario obtener dichas relaciones que nos permitan diseñar los parámetros del filtro pasobanda.

2.3.1 RELACION DE GANANCIAS.

Sea la función del ecualizador G(S)

$$G(S) = \frac{1 + (1 - a) H(S)}{1 + a H(S)}$$
 (2.18)

donde H(S) representa un filtro pasobanda,

a representa el parametro de control O < a < 1

$$H(S) = \frac{Ho \propto Ho S}{S^2 + \propto Ho S + Ho^2}$$
 (2.19)

donde Ho es la ganancia del filtro para H = Ho

c es el inverso del factor de calidad (c = 1 / 9).

Ho es la frecuencia central en la cual ocurre la mayor

ganancia del filtro.

Se sabe que para a = 0 se tiene la ganancia máxima del ecualizador para H = Ho.

Dicha ganancia expresada en decibeles se puede expresar como se muestra a continuación:

$$G_{\text{max}} \text{ dB} = 20 \log / G(j_{\text{No}}) / = 20 \log (1 + Ho)$$
 (2.20)

Si se desea construir un ecualizador cuya maxima ganancia y máxima atenuación sean \neq 15 dB y =15 dB respectivamente entonces:

$$15 = 20 \log (1 + Ho)$$
 (2.21).

de donde

$$Ho = 4.6234$$

(2.22)

Este es el valor de Ho con el que se deben diseñar los filtros pasobanda de todas las bandas del ecualizador.

2.3.2 RELACION DE ANCHO DE BANDA

Se requiere obtener una relación entre el factor de calidad del filtro pasobanda, y el factor de calidad correspondiente a la banda ecualizante para el caso de máxima ganancia.

Una vez más, para a = O

El factor de calidad del ecualizador al que denotaremos como Qe se puede definir de igual forma que el factor de calidad del filtro Q, es decir:

$$Qa = Ho / (H_2 - H_2)$$
 (2.25)

donde H_{2} - H_{3} representa el ancho de banda, entendiéndose a éste como la gama de frecuencias en la cual el modulo / G(jH) / no se atenua más de 3 dB del máximo, es decir:

$$(1 + Ho) / 2^{(1/2)} \le / 6(jH) / \le 1 + Ho$$
 (2.26)

por lo tanto, el primer paso es obtener H₂ y H₂ como se muestra a continuación

$$2 (Ho^{2} - H^{2})^{2} + 2 (I + Ho)^{2} (\alpha Ho H)^{2} =$$

$$= (I + Ho)^{2} (Ho^{2} - H^{2})^{2} + (I + Ho)^{2} (\alpha Ho H)^{2}$$

$$(2.28)$$

$$(1 + Ho)^2 (\alpha Ho H)^2 = C (1 + Ho)^2 - 2I (Ho^2 - H^2)^2$$
 (2.29)

$$(1 + Ho) (\alpha Ho H) = \pm (Ho^2 - H^2) \{ (1 + Ho)^2 - 2 \}^{(1/2)}$$
 (2.30)

Optando primero por desarrollar esta ecuación con el signo positivo de la raiz cuadrada, se tiene:

$$H^{2}\{(1 + H_{0})^{2} - 2\}^{(1/2)} + H(1 + H_{0}) \propto H_{0} - H_{0}^{2}\{(1 + H_{0})^{2} - 2\} = 0$$

$$(2.31)$$

$$-(1 + H_{0}) \propto H_{0} + H_{0}\{\alpha^{2}(1 + H_{0})^{2} + 4 E(1 + H_{0})^{2} - 2J\}^{(1/2)}$$

$$H = \frac{2\{(1 + H_{0})^{2} - 2J^{(1/2)}\}}{(2.32)}$$

De esta ecuación se obtienen dos valores correspondientes a la frecuencia en la cual existe una pérdida de 3 dB de la máxima ganancia, uno de ellos positivo y el otro negativo.

Lógicamente, interesa el primero, al que denotaremos N.

$$H_{d} = \frac{-\alpha (1 + H_{0}) + (\alpha^{2}(1 + H_{0})^{2} + 4\Gamma(1 + H_{0})^{2} - 2)^{r_{d}/2}}{2}$$

$$= \frac{2}{((1 + H_{0})^{2} - 2)^{r_{d}/2}}$$
(2.33)

De igual forma, desarrollando la ecuación (2.30) con el signo negativo de la raiz cuadrada, se obtiene el otro valor de W positivo que llamaremos Ma

Ho
$$\propto (1 + Ho) + (\propto ^2(1 + Ho)^2 + 4E(1 + Ho)^2 - 23)^{(4/2)}$$

$$H_2 = --- \{ (1 + Ho)^2 - 23^{(4/2)} \}$$

$$(2.34)$$

El ancho de banda queda definido entonces por Ma - Ma

$$u_{x} - u_{x} = \frac{\alpha (1 + Ho) No}{(2.35)}$$

$$(1 + Ho)^{2} - 2)^{(2/2)}$$

Por consiguiente, el factor de calidad del ecualizador Qe es función tanto de la ganancia Ho, como del factor de calidad Q del filtro pasobanda, como lo afirma la siguiente ecuación:

El punto más importante ahora, es seleccionar un valor adecuado para el factor de calidad del ecualizador.

Para tal efecto es necesario contar con un criterio acerca de la gama de frecuecias que se podrà controlar con una banda, es decir, determinar un límite entre dos bandas adyacentes en el cual se considera que los efectos de cada banda terminan. Consecuentemente, lo anterior puede despertar alguna controversia, ya que el comportamiento real nunca satisface dicha consideración, sin embargo, es indispensable fijar dichos límites para seleccionar el factor de calidad adecuado.

Un criterio adecuado para determinar el valor adecuado del factor de calidad del ecualizador, es considerar la máxima ganancia en todas las bandas de un canal como lo muestra la figura 2.6




FIGURA 2.6 MAXIMA GANANCIA EN TODAS LAS BANDAS
DE UN CANAL DEL ECUALIZADOR.

El comportamiento ideal del canal en estas condiciones, es obtener una curva plana a lo largo de todas las frecuencias audibles.

De la figura 2.6 puede observar que las frecuencias críticas en donde pueden ocurrir máximos y mínimos de la ganancia son las frecuencias centrales de cada banda, y las frecuencias en donde se cruzan dos bandas adyacentes, por ejemplo, Ha y Ma.

El problema de seleccionar el factor de calidad de cada banda se reduce a igualar las ganancias en tales frecuencias.

De acuerdo a la ecuación (2.15) sabemos que para el caso planteado en la figura 2.6 ai=0, por lo tanto:

$$(G(jH))' = f + \frac{10}{1 + 1} H_x(jH) f$$
 (2.37)

dondes

$$j \ Ho \propto Ho \ H$$
 $H_{a}(j \ H) = \frac{1}{Ho^{2} - H^{2} + j \propto Ho \ H}$
(2.38)

· Se,observa que para Ha

$$G(jH_{a}) = 1 + \sum_{i=1}^{10} H_{i}(jH_{a})$$
 (2.39)

Ahora bien, para simplificar los calculos y considerando que sobre la frecuencia W_{2} solo actúa la banda III, se puede reducir la ecuación (2.39) en:

$$G(jH_{3}) = 1 + H_{0}$$
 (2.40)

Por otra parte, si se obtiene la ganancia total en una frecuencia intermedia entre dos frecuencias centrales, tal como W_{2} , y considerando que sobre esta solo actuan las bandas II y III, que están separadas una octava, podemos obtener una ecuación analoga a la (2.40) como sigue:

Un punto importante en este paso, es darse cuenta que en la ecuación (2.41) se estan sumando números complejos, pero hay que observar

también que los términos segundo y tercero del segundo miembro de dicha ecuación, son números complejos conjugados, es decir, su módulo es el mismo, pero su argumento está conjugado. Por, tanto la suma de ellos es un número real.

De lo anterior se concluye que:

$$2\sqrt{2} \text{ Ho } \alpha$$
 $G(jH_2) = 1 + \frac{2\sqrt{2} \text{ Ho } \alpha}{[1 + 2\sqrt{2}]^{(2/2)}}$
 $(2.42.$

en donde y representa el argumento de los números conjugados, el cual está en función de o, pero sabemos que está entre O y 90 grados. Para agilizar los cálculos, dicho ángulo lo supondremos alrededor de 30 grados, por lo que cos y = 0.866.

Si se igualan las ecuaciones (2.41) y (2.42), se tiene:

$$1 + H_0 = 1 + \frac{2 \sqrt{2} H_0 \alpha}{\sqrt{1 + 2 \alpha^2}} (0.866) \qquad (2.43)$$

De lo anterior, se obtiene ques

$$4 \alpha^2 = 1$$
 (2.44)

$$Q = 2$$
 (2.45)

Para corroborar la certeza de este valor, se indagaron los factores de calidad correspondientes a los filtros pasobanda que conforman las bandas básicas de algunos ecualizadores comerciales, tales comno los de las referencias [22] y [25].

La banda bàsica del ecualizador de la referencia [22] es la que se mostro en la figura 1.6.

De la ecuación 1.40 es posible obtener el factor de calidad del filtro pasobanda de la siguiente forma:

$$HO = \frac{1}{(L C)^{(1/2)}}$$
 (2.46)

$$\propto Ho = \frac{R_{\pi}}{L} \tag{2.47}$$

Sustituyendo (2.46) en (2.47):

$$Q = \frac{C(4/2)}{R_2 C(4/2)}$$
 (2.48)

Valuando en esta ecuación los valores de los elementos de una banda, por ejemplo:

se desprende ques

$$Q = 2.0$$
 (2.49)

La banda bàsica del ecualizador de la referencia [25] es muy similar a la anterior, pues también cuenta con un girador.

A continuación se muestra el circuito de esta banda con el circuito del girador.




FIGURA 2.7 BANDA BASICA DEL ECUALIZADOR DE LA REFERENCIA [25].

Si se plantea el circuito anterior para k=0, se simplifica mucho la configuración:




FIGURA 2.8 CIRCUITO DE LA FIGURA ANTERIOR PARA HAXIMA GANANCIA.

Del circuito anterior, se tiene que:

De esta ecuación se desprende que:

Sustituyendo los valores de una banda en la ecuación anterior, como son:

se obtiene:

$$Q = 2.28$$
 (2.52)

Los resultados de las ecuaciones (2.49) y (2.52) confirman que el valor obtenido en la ecuación (2.45) bajo nuestro criterio concuerda con los valores del factor de calidad de los ecualizadores comerciales.

2.4 IHLPENENTACION FINAL DE UN CANAL DEL ECUALIZADOR.

Con los valores de Ho y Q correspondientes al filtro pasobanda seleccionados en la sección anterior, se procedió a diseñar cada uno de los 10 filtros que conforman el canal del ecualizador.




FIGURA 2.9 FILTRO PASOBANDA.

Para este efecto, se usaron las ecuaciones de diseño (2.5), (2.6) y (2.7). Por supuesto, que los valores nominales emanados de estas ecuaciones, para cada elemento de los filtros, no son valores comerciales, pero tratamos de escoger juegos de elementos en los que cada uno de ellos se acerque lo más posible a algún valor comercial, con el fin de que el valor real de los parâmetros de la red (Ho, Q y fo) no se aleje del ideal.

Este procedimiento, conduce a la tabla 2.1, que muestra los valores seleccionados de los elementos de cada filtro pasobanda y el valor real de cada parámetro que produce el conjunto de los mencionados elementos.

Frecuencia de	¢	R1	R2	R5	Но	fo	Q
la banda (Hz)	(nf)	(KD)	(Kg)	(KR)		(Hz)	
31.25	220	10	12	100	5	30.97	2.14
62.5	150	6.8	10	68	5	63.95	2.05
125	. 56	10	12	100	5	121.69	2.14
250	27	10	12	100	5	252.39	2.14
500	. 11	12	15	120	5	511.54	2.12
1000	6.8	10	12	100	.5	1002.15	2.14
2000	3.3	10	12	100	5	2065.03	2.14
4000	1.5	10	15	100	5	4331.64	2.04
8000	0.68	12	18	120	5	7962.60	2.04
16000	0.33	13	18	120	4.62	16024.65	2.00

TABLA 2.1

Cabe mencionar que los elementos usados, tanto capacitores como resistencias, tienen una tolerancia de 5% y 10%.

La implementación final del canal del ecualizador, siguiendo el diagrama de bloques de la figura 2.5, se muestra en la figura 2.10.




FIGURA 2.10 IMPLEMENTACION FINAL DEL CANAL DEL ECUALIZADOR

En la figura, se aprecian dos capacitores C_2 y C_3 , destinados a producir un corte en frecuencias altas para evitar el ruido de radiofrecuencia. Se desea que los capacitores introduzcan un polo en la respuesta en frecuancia del canal en 20 KHz.

Existe un método sencillo para el cálculo de los capacitores, el cual consiste en considerar que la ecuación que determina los polos de un circuito; está dada por:

$$1 + b_1 S + b_2 S^2 + \dots + b_n S^n = 0$$
 (2.53)

La cual se puede factorizar:

$$(1 + \frac{S}{P_A}) (1 + \frac{S}{P_B}) \dots (1 + \frac{S}{P_n}) = 0$$
 (2.54)

Desarrollando la ecuación (2.54) e igualandola con la ecuación (2.53) se obtiene que:

En un circuito electrico con resistencias y capacitores sabemos que el coeficiente bl del termino lineal de la ecuación (2.53) siempre está dado por la ecuación (2.56).

$$b_x = \sum_{i} R_{x,i} C_x \tag{2.56}$$

donde $R_{4,0}$ es la resistencia que "ve" el capacitor Ci cuando los demás capacitores están en circuito abierto, es decir $C_{J}=0$, $j \neq i$.

Igualando (2.55) y (2.56)

Si consideramos que existe un polo dominante Pd=P, que produce el corte en alta frecuencia, se debe cumplir que

$$Pd = P_{x} \langle \langle P_{x}, P_{x}, \dots, P_{n} \rangle \qquad (2.58)$$

Por tanto, una buena aproximación a la ecuación (2.57) es:

$$\sum_{i} R_{i,o} C_{i} = \frac{1}{---}$$

$$Pd$$
(2.59)

Para nuestro caso, en esta sumatoria solo se consideran C_2 y C_3 , pues los capacitores de los filtros forman parte de una red que produce ganancia unitaria en alta frecuencia, y el capacitor C_3 sirve para producir un corte en baja frecuencia.

Entonces, del circuito se tiene que:

 $R_{20} = R = 10000 \ \Omega$.

Ran = 68000 p.

Si Pd = 2 (3.1416) (20000) y fijamos C2 = C3, resulta:

Ca = Ca = 102 pf

Este es el valor de los capacitores que produce un corte en 20 KHz.

Notese que tampoco hemos considerado la respuesta en frecuencia de los amplificadores operacionales usados en la implementación del canal. La razón es que se optó por trabajar con el circuito integrado TLO74 que contiene 4 amplificadores operacionales. Estos dispositivos ya están internamente compensados para producir un corte en altas frecuencias. Para nuestro caso, en el que se usaron niveles bajos de voltaje en la salida, así como valores pequeños de ganancia, el polo del amplificador operacional se encuentra alrrededor de 100 KHz, que obviamente está sobrado, pues las frecuencias audibles más altas son del orden de 20 KHz.

Otras razones para haber usado el circuito integrado TLO74 para todas las implementaciones con amplificadores operacionales son: tiene entrada JFET, es de bajo ruido, tiene baja distorsión armónica, está internamente compensado y está protegido contra corto circuitos en las salidas.

El capacitor C4, como ya se menciono, sirve para eliminar la componente de voltaje de directa proveniente de los convertidores digital—analógico. Sin embargo, se debe tener cuidado al escoger el valor del capacitor, pues un valor no apropiado podría producir un polo dentro de la zona de frecuencias audibles.

El procedimiento de selección de C_{2} , es muy parecido al de C_{2} y C_{2} 2

Si la ecuación:

$$S^n + b_2 S^{(n-2)} + ... + b_{n-2} S + b_n = 0$$
 (2.60)

contiene a los polos del sistema, entonces se puede factorizar como sique:

$$(S + P_4) (S + P_2) \dots (S + P_{n-4}) (S + P_n) = 0$$
 (2.61)

Igualando las dos ecuaciones anteriores, se puede demostrar que:

$$b_x = \sum_{k=0}^{n} P_k \tag{2.62}$$

En los circuitos eléctricos con capacitores y resistencias, el término b_e está dado por:

$$b_{z} = \sum_{x=x}^{n} \frac{1}{C_{x} R_{x} \text{ intenses}}$$
 (2.63)

donde $R_{s-sin-s+o}$, es la resistencia "vista" por cada capacitor C_s cuando los demás capacitores están en corto circuito $(C_s = infinito)$, $j \neq i$.

Ahora bien, se considera la existencia de un polo dominante Po= P_a para bajas frecuencias, entonces se debe cumplir que:

$$P_{\alpha} = P_{\perp} \rangle\rangle P_{\alpha}, P_{\beta}, \dots, P_{n}$$
 (2.64)

De aqui, una buena aproximación a la ecuación (2.63) es:

$$P_{d} = \sum_{n=1}^{\infty} \frac{1}{C_{n} R_{n} \sin 2n}$$

$$(2.65)$$

Volviendo a nuestro caso, en esta ecuación solo intervienen C_2 , pues C_2 y C_3 son para producir cortes en alta frecuencia y los capacitores de los filtros tampoco representan una impedancia considerable para frecuencias menores a 30 Hz.

For tanto, se desea un corte en 7 Hz, de la figura 2.00 observamos que $R_{x=xn+inx+n}=R_{x}/10=10000~\Omega$.

De donde:

C = 2.2 Mf

Finalmente, en la entrada del canal, se agrego una configuración inversora cuya finalidad es eliminar el signo negativo de la función de transferencia de la ecuación (2.15), y proporcionar una impedancia de entrada de 68000 ohms, la cual no es tan baja para producir una caida de voltaje al conectar algún aparato a la entrada del ecualizador, ni tan alta para facilitar la aparición de ruido a la entrada del canal.

3 AJUSTE DE LA CURVA GANANCIA-ATENUACION DE LA BANDA BASICA.

En el capítulo 1, sección 4, se habló de que en la ecuación (1.52) se representa una función L(H) en dB que es la curva de ecualización variable en función de un parámetro p y una curva de máxima ecualización F(H) en dB. En dicha función, L(H) es lineal con respecto al parametro p. Sin embargo, al aproximar la ecuación (1.52) a la (1.53) se perdió la proporcionalidad de aquellos parametros.

Si se recuerda que la banda básica elegida para configurar nuestro ecualizador se derivo de la ecuación (1.53), es facil percatarse que subsiste la no linealidad entre aquellos parametros. Lo anterior se hace presente si de la ecuación (2.10) se obtiene el módulo de G(jH) en decibeles para H=Ho.

$$\frac{1 + (1 - a) H_0}{(G(jN)/dB} = 20 \log \frac{1}{-----}$$

$$\frac{1 + a H_0}{(3:1)}$$

Al graficar $(G(jHo))/_{dB}$ contra a, se llega a la grafica de la figura 3.1




FIGURA 3.1 CURVA GANANCIA-ATENUACION DE LA BANDA BASICA.

En esta figura claramente se manifiesta la no linealidad entre la ganancia en dB de la banda y el parametro de control "a" ó atenuador "a".

Ahora bien, se decidió dividir la gama de ganancias de +15 dB a -15 dB de cada banda en 32 pasos, es decir que, la minima variación posible en la ganancia es de 1 dB. Se pensó así, porque consideramos que para el oldo humano no es perceptible un cambio menor a 1 dB. Lo anterior sugiere que el control digital debe hacer uso de un contador de 5 bits que maneje a los atenuadores digitales.

Sin embargo, surge un problema grave al dividir en 32 valores el parametro "a" de atenuación que va de 0 a 1 , y verificar la gamancia real que dichos valores proporcionan a la banda básica.

Este problema se manifiesta claramente en la tabla 3.1

Palabra digital	Valor del parametro "	a" Ganancia	deseada dB	Ganancia real dB
00000	0.0000		15	15.00
00001	0.0313		14'	13,60
00010	0.0625		1.3	12.34
00011	0.0938		12	11.18
00100	0.1250		11	10.10
00101	0.1563		10	9.08
00110	0.1875		9	8.12
00111	0.2188		8	7.21
01000	0.2500		7	6,33
01001	0.2813		6	5.48
01010	0.3125		5	4.66
01011	0.3438	4.00	4	3.85
01100	0.3750		3 -	3.06
01101	0.4063		2	2.29
0 1 1 1 0	0.4375		. 1	1.52
01111	0.4688		O .	0.76
10000	0.5000		-0	-0.00
10001	0.5313	•	-1	-0.76
10010	0.5625		-2	-1.52
10011	0.5938		-3	-2.29
10100	0.6250		-4	-3.06
10101	0.6563		-5	-3.85
10110	0.6875		-6	-4.66
10111	0.7188	,	-7	-5.48
11000	0.7500		-8	-6.33
11001	0.7813		-9	-7.21
11010	0.8125	· -	-10	-8.12
11011	0.8438	-	-11	-9.08
11100	0.8750	-	-12	-10.10
11101	0.9063		-13	-11.18
11110	0.9375	-	-14	-12.34
1 1 1 1 1	0.9688	· · · · · · ·	-15	-13.60

TABLA 3.1

En la tabla anterior, se observa una diferencia grande entre los valores de ganancia deseados y los valores reales. Esto se debe por una parte a que la curva ganancia-atenuación mostrada en la figura 3.1, no es lineal, y por otra parte a que la cuenta binaria máxima equivale al número 31 decimal, por lo tanto, el valor máximo que

se puede obtener en el atenuador, es de 0.9688 lo que implica que no se alcanzará el valor de -15 dB de ganancia en cada banda. Esto último es una consecuencia de que la interfase entre la palabra digital y el valor del atenuador, es un convertidor digital-analógico.

Por tanto, si se quiere diseñar un aparato, del cual una de sus ventajas es la precisión, se debe forzosamente dar un remedio a este problema. La solución es utilizar la máxima resolución que nos permite el convertidor, y que es de 256 bits, pues el convertidor es de 8 bits.

Para este efecto, despejamos de la ecuación (3.1) el parametro "a":

$$(1 + H_0) = 10^{-0/20}$$

$$A = \frac{1}{H_0} (1 + 10^{-0/20})$$
(3.2)

donde G= /G(jNo)/am

A partir de esta ecuación, se puede construir una tabla en la que una palabra digital de 5 bits, va a direccionar a otra de 8 bits, la cual aproxima al valor más cercano del parámetro "a" de atenuación necesario para producir el valor exacto de ganancia deseada en cada banda básica. Esta tabla se presenta a continuacións

Ganancia deseada dB	Valor del atenuador "a" necesario	Palabra digital Palabra digital 8 bits 5 bits
15 14	0.000	00000000 00000 00000
13	0.046	00001100 00010
12	0.071	00010010 00011
11	0.099	00011001 00100
10	0.128	00100001 00101
9	0.159	00101001 00110
8	0.192	00110001 00111
7	0.226	00111010 01000
6	0.262	01000011 01001
5	0.299	01001100 01010
4	0.338	01010110 01011
ż	0.378	01100000 01100
4 3 2	0.418	01101011 01101
1	0.459	01110101 01110
. 0	0.500	01111111 01111
-0	0.500	10000000 10000
-1	0.541	10001010 10001
-2	0.582	10010100 10010
-3	0.622	10011111 10011
-4	0.662	10101001 10100
-5	0.701	10110011 10101
-6	0.738	10111100 10110
- 7	0.774	11000101 10111
-8	0.808	11001110 11000
-9	0.841	11010110 11001
-10	0.872	11011110 11010
-11	0.901	11100110 11011
-12	0.929	11101101 11100
-13	0.954	11110011 11101
-14	0.978	11111001 11110
-15	1.000	

TABLA 3.2

La tabla anterior sugiere que un contador de 5 bits sea la entrada a un circuito combinacional o a una memoria, cuya salida debe ser la palabra digital de 8 bits de la tabla anterior, la cual va a manejar al convertidor digital-analógico. Esto es tema del capítulo 4.

Es importante hacer notar que con este proceso, conjuntado en la tabla 3.2, se ha configurado una relación lineal entre la ganancia de cada banda y la palabra digital de 5 bits.

4. CONTROL DIGITAL DEL ECUALIZADOR

El presente capítulo comprende una expircación detallada sobre el funcionamiento del control digital para el sistema ecualizador, mostrando con diagramas de bloques, figuras y esquemas de alambrado la composición del mismo.

Todo este capítulo se complementa con los diagramas esquemáticos que se encuentran en el Apendice A. Para una mayor información sobre el funcionamiento de cada bloque, favor de referirse al diagrama correspondiente.

Con el proposito de entender mejor el funcionamiento de la circuitería del control digital, se ha dividido al sistema, en varios bloques de circuitos con funciones especiales cada uno. En la figura 4.1 se pueden observar los diversos circuitos que componen al sistema.

-66-

Como es lógico, algunos de estos bloques estan relacionados entre si.

4.1 BLOQUE DE CONVERTIDORES DIGITALES-ANALOGICOS.

Como se vibanteriormente en cada uno de los circuitos que realizan las bandas del ecualizador, se usan convertidores digital-analógico para implementar un atenuador controlado digitalmente. Esta sección se dedicará exclusivamente a detallar los circuitos digitales que alimentan a los DACS, para llevar acabo el ajuste de ganancia o atenuación de cada una de las bandas que forman el ecualizador.

Cada banda posee una ganancia de +15 dB y una atenuación de -15 dB, el ajuste de la ganancia puede hacerse para cada banda por separado, a través de una palabra de 8 bits. Asimismo se tienen además 13 líneas de control. El circuito se diseño de tal manera que pudiese ser compatible con un microcomputador o cualquier otro sistema digital, sin tener que utilizar el control integrado al sistema.

Como se menciono anteriormente, la ganancia o atenuación de cada banda, puede variarse mediante una palabra digital de 8 bits. Con esta palabra es posible tener 256 pasos de ganancia disponible, que pueden darse en un rango de -15 a +15 dB. Para aplicaciones futuras mediante microcomputador, el hecho de poseer esa cantidad de pasos implica un ajuste preciso para cada banda, en caso de que así se requiriera.

Por lo que se refiere al control digital integrado, este utilizara,

32 pasos de ganancia, de los 256 mencionados anteriormente. Para los sistemas de audio convencionales, no es primordial que exista una gran cantidad de pasos para cada banda, lo que si es importante aquí, es que se tenga precisión en cada paso que se da, al variar la ganancia de la banda, es decir, la diferencia entre las ganancias que corresponden a dos palabras digitales adyacentes debe ser, en términos absolutos de un dB. El ajuste correspondiente se debe hacer mediante un circuito digital, que veremos más adelante.

A continuación, en la figura 4.2 se observa la configuración de este bloque. Cada canal está alambrado en un circuito impreso, que contiene una pequeña parte del circuito para el control digital.




FIGURA 4.2 CONFIGURACION DEL BLOQUE DE CONVERTIDORES DIGITALES—ANALOGICOS.





FIGURA 4.2 CONFIGURACION DEL BLOQUE DE CONVERTIDORES DIGITALES-ANALOGICOS.

Para simplificar el esquema, se muestran únicamente dos bandas de un canal, de tal forma, que se ilustre la manera en que se encuentra configurada la sección digital analógica. Por otro lado, en la figura 4.3 se observa en forma más detallada ésta sección.



. IGURA 4.3 CONFIGURACION GENERAL DEL BLOQUE DE CONVERTIDORES DIGITALES-ANALOGICOS.

En el circuito se usan "latches". TTL- (SN74L\$373) de 8-bits, que tienen la finalidad de retener la información de la banda correspondiente. La entrada de habilitación (E) para el latch (pata 11) está conectada a la salida de una compuerta NOR de tres entradas, lo anterior se hace con el propósito de tener acceso a tres lineas de control. La primera linea, "CANAL", es una linea de habilitación para el canal correspondiente, posee verificación baja, o sea, que mientras permanezca en cero, estará habilitada. La segunda linea "EJEC", es la de ejecución, y la tercera linea sirve como direccionamiento de la banda en turno. Una determinada banda se seleccionará cuando las tres lineas tengan un nivel bajo. Como el latch es del tipo "transparente", la información que en ese momento esté pasando por el canal de datos de 8 bits, será aquella que modificarà el valor de la corriente de salida del DAC direccionado. La figura 4.3 muestra el circuito para un solo canal, siendo por tantoigual al otro, a excepción de que unicamente un canal funciona a la vez, esto se logra por medio de un inversor colocado en el lugar adecuado como lo muestra la figura 4.4. En realidad, se tienen disponibles 2 lineas de "CANAL", una verificada alta, y la otra baja, provenientes del circuito secuencial.




FIGURA 4.4 DIRECCIONAMIENTO DE LOS CANALES.

El canal de datos para ambos canales es común, así como también el de direcciones. En la misma figura 4.4 se ilustra además un degodificador BCD-DECIHAL TTL (SH74LS42). Este circuito integrado tiene como función el de reducir el número de lineas de control de dirección, el circuito es parte del bloque de control de banda. Aquí se ha querido poner en claro, que es posible efectuar el control digital mediante una microcomputadora, microprocesador, etc., con sólo tener acceso a estas catorce líneas. Existe otra posibilidad de reducir el número de líneas para el control del ecualizador, mandando la información en serie. El diseño de un circuito en serie no resulta muy complicado, ya que se pueden utilizar registros de corrimiento serie-paralelo, que estuvieran sincronizados con un reloj. Para el sistema mencionado se tendrían entonces tres

lineas, la primera seria la de datos, la segunda el reloj, la tercera "STROBE", está última indica la presencia de un bloque completo de datos, que ha sido cargado en los registros. Debido a que el circuito en serie mencionado, no llegó a implementarse, por no considerarlo necesario, sólo se menciona aqui como posible alternativa para el control externo. Por ahora esta sección sólo se dedicará a detallar el control digital que tiene integrado el sistema.

El diagrama esquematico del bloque de convertidores digitales-analógicos puede verse en el Apéndice A.

4.2 BLOQUE TECLADO.

- El teclado del ecualizador ha sido diseñado con las siguientes características:
- * Sensible al tacto, es decir, cualquier tecla se acciona con el simple toque del dedo sobre una placa metàlica.
- * Insensible a "rebotes" ya sean electronicos o mecánicos, con el objeto de no provocar falsas instrucciones al sistema digital.
- * Inmunidad a errores ocasionados, por el accionamiento de una tecla por un tiempo mayor del debido.
- * Repetición automática del teclado, esto es: si la tecla permanece más tiempo apretada, aún después de haberse producido

el primer pulso, se espera un cierto intervalo de tiempo, sin que se genere una nueva señal, y cuando éste lapso termine, si aun persiste la acción de la tecla, se manda de nuevo la señal, que durará mientras la tecla se mantenga presionada. Esto es útil sobretodo en los comandos de ganancia para cada banda, así como también, para el circuito que direcciona a cada una de éstas, debido a que no será necesario presionar continuamente la tecla, si se requiere que la función siga activa. Por ejemplo, podemos lograr lo siguiente; al presionar sólo un instante la tecla que controla la ganancia en forma ascendente, nos moveremos sólo un paso, en este caso 1 dB. Si se mantuviese apretada la tecla, después de medio segundo aproximadamente, en forma automática la ganancia variará. Lo anterior se logra haciendo funcionar un contador, circuito que veremos más adelante. El contador seguirá funcionado hasta que la tecla deje de oprimirse.

El teclado posee circuitos que inutilizan parte del mismo, en el caso de que una determinada secuencia se ejecute. Lo anterior es necesario cuando se accionan las teclas MEN ▲ y MEN ▼ (memoria ascendente o memoria descendente) para evitar que la información de otras memorias se altere, sin que previamente se pase por completo la información hacia los latches y como consecuencia a los convertidores digitales—analógicos que forman parte de cada banda.

^{*} Cada vez que se acciona una tecla se produce una oscilación audible. Este sonido, de corta duración, sólo se presentará la primera vez que se accione cualquiera de las teclas.

Para comprender mejor el funcionamiento del bloque de teclado, en la figura 4.5 se muestra una disposición de bloques auxiliares que componen al circuito:




FIGURA 4.5 BLOQUES AUXILIARES DEL TECLADO.

La primera parte del bloque de teclado esta formado por un total de 11 teclas de entrada, que conforman los comandos principales del ecualizador, estos son:

- ; control de ganancia (ascendente).
- 🕶 🦈 : control de ganancia (descendente).
- : selección de banda (descendente).
- s selección de banda (ascendente).
- HEM-▲ : comando de selección de memoria (ascendente).
- HEM-- : comando de selección de memoria (descendente).
- IGUAL : control para colocar la misma información en
 - TOTAL NE PRO- COLORS LE MODEL INIVINITATION CI
 - ambos canales.
- CANAL .: selección de canal izquierdo o derecho.

MEM-EJEC : vacia el contenido de la memoria direccionada.

FLAT s pone al sistema ecualizador en "flat" (O dB de

ganancia).

ENT : escoge la entrada de señal analógica deseada.

Existen entradas adicionales para futuras funciones o modificaciones en lo que se refiere al control del equalizador,

Las 11 teclas mencionadas anteriormente estan formadas por una serie de láminas, cada una de éstas láminas se conecta con un circuito independiente uno de otro, que condiciona la señal producida por el efecto que tiene el cuerpo humano de funcionar como una antena. Con ésta peculiaridad es posible prescindir de un teclado convencional de tipo mecánico. En el diagrama a bloques de la figura 4.5, se ve que la sección está constituida por dos etapas, la de rectificación y la de conmutación.

En la figura 4.6 se observa el circuito.




FIGURA 4.6 CIRCUITO DE RECTIFICACION Y MANEJO DE LA SENAL DE 60HZ

Para escoger el circuito se partib del siguiente hecho: una seffal captada por el cuerpo humano, puede llegar a detectarse por medio de un circuito electrónico, pero éste debe tener una impedancia muy alta a la entrada para poder detectar un cambio al contacto del dedo con una placa metálica. Al efectuar varias pruebas, bajo diferentes condiciones, se observo, que en una habitación normal, en la que exista alguna linea de alimentación de 120 V y 60 Hz, la forma de onda generada por el cuerpo humano al contacto de una placa metálica, tiene la misma frecuencia que la linea de alimentación, y con una magnitud pico a pico que varia de 5 a 10 voltios aproximadamente. Como es lógico, la señal se presenta en forma distorsionada. Se penso que la magnitud del voltaje pico a pico podria ser suficiente para hacer funcionar un circuito. Es evidente que la corriente que genera el cuerpo humano es muy pequeña. Para tal efecto se utiliza un transistor FET, con éste tipo de dispositivo electrónico, se logran las condiciones

necesarias de entrada para condicionar la señal.

La semal de radiación de 60 Hz. debe rectificarse, de tal forma que al presionar la lamina, la corriente Id del FET sea casi nula, haciendo que el transistor HPN (Q2) conduzca y se produzca en el colector un nivel bajo de voltaje que se tomará como un "O" lógico para las entradas TTL que siguen en la otra sección del circuito. Aqui se puede hacer notar que Q1 y Q2 funcionarán como interruptores electrónicos. Guando se presiona la lámina, se provoca una caida de potencial en Vgs, éste voltaje se produce a partir del ruido que se genera del exterior, y que es captado por el circuito. El orden de magnitud de ese ruido es tal que hará que entre en funcionamiento el circuito.

El circuito rectificador estará calculado de manera que cada vez que se oprima la làmina, el voltaje Vgs sobrepase el valor de Vp (voltaje compuerta-fuente de estrangulamiento, "pinch off"). En el caso del FET 2A267 éste voltaje tienen un valor de -3 V aproximadamente. Si se sobrepasara ésta cantidad, Id prácticamente será nula. La señal rectificada que llega a la compuerta del FET debe alcanzar un valor, digamos de -4 o -5 volts, para que en Ql la=0. Vemos el circuito de rectificación en la figura 4.7:




FIGURA 4.7 CIRCUITO DE RECTIFICACION.

El arreglo del circuito garantiza que siempre se obtendrá un voltaje negativo a la compuerta del FET. Para los cálculos, se supondrá que la onda que se inyecta es senoidal (la señal que realmente se obtiene està distorsionada). El valor de R2 debe ser muy alto, para éste caso, el valor comercial de 8.2 Mg. La corriente que circularà por la resistencia es de un valor sumamente pequeño, recuèrdese que en el circuito trabaja con una impedancia muy alta en la entrada. Se hace notar que el valor de C1 dependerà también de R2, debido a que una vez que la placa de metal deje de accionarse, la descarga de C1 se hará por medio de R2, se consideró que la descarga no debe ser tan lenta, de modo que la señal a través del colector de Q2 tarde mucho en volver a un "1" lógico, además, C1 y R2 intervendrán en la rectificación de la componente negativa de la señal.

Para calcular aproximadamente la magnitud del rizado, se utiliza la siguiente expresión: (ver referencia 2 en la bibliografía)

$$V_{\bullet} = V_{\bullet} - \frac{T}{R \cdot C} \tag{4.1}$$

Si $V_m/\pi/-4$ V/ (valor máximo de la parte negativa de la señal en el punto B. Ver figura 4.7) y por otro lados

T = 1/f = 1/60 = 16.7 ms

además:

 $R_{\perp} = 8.2 \text{ M}\Omega$ (RL es la

resistencia de carga y tiende al valor de R₂ debido a que la impedancia de entrada que "ve" ésta parte del circuito es muy alta). Supongamos que Δ₂ = 0.8 V , se puede notar que, aún con éste valor, el voltaje Vgs sobrepasa el de Vp cada vez que se presente la señal. Sustituyendo en la ecuación (4.1) y despejando el valor de C, se obtienes

$$V_{m}T$$
 4(0.0167)
 $C = \frac{1}{R_{b}} \Delta V$ 4(8.2)#10=)(0.8)

Ahora, se calcula el tiempo de descarga del capacitor. La constante de tiempo del circuito RC tendrá un valor de γ = RC = 0.0082 s.

El voltaje en el punto B caerà a un valor cercano a cero, después de 4 y aproximadamente, es decir, después de 32 ms. Nótese que éste valor es suficientemente corto, como para producir errores de tiempo en la conmutación de los circuitos digitales que veremos más adelante.

Queda: ahora: efectuar: el calculo de R_{ar}-se calcula considerando

que V. en el punto B es de -4 V.

El voltaje maximo en el punto A estará dado por:

$$V_{\bullet} = \frac{V_{\bullet} (R_{L} + r_{PPO})}{R_{\bullet}} + 0.7 \tag{4}$$

 R_{\perp} es el paralelo de /X_e/ con R_{2} , donde /X_e/ = 1/WC = 265 kg

$$R_{L} = \frac{265 (8200)}{265 + 8200} = 256 k_{\Omega}$$

Despreciando r_{pros} (resistencia promedio) debido a que es muy pequeña en comparación con R_L (r prom = 30 Ω) y usando la ecuación (4.2) se tiene lo siguientes

Como la corriente en directa del diodo resulta ser muy pequeña, y en la practica es dificil medirla, supondremos que es del orden de 1 pA. Para calcular la resistencia dinamica del diodo D1 tenemos la ecuación (4.3). (Ver la misma referencia 2).

Despreciando el valor de r_e (parámetro que es de un valor muy pequeño) tenemos entonces:

 $r_{\rm sf} = 26 k\Omega$

y tomando en cuenta el voltaje pico a pico de entrada, que es de aproximadamente de 10 Vpp:

Despejando de la ecuación (4.4):

R. = 33 ks

Por otro lado R_B y R_A tienen la función de polarizar al FET y al transistor NPN.

Una vez que la señal de interferencia de 60 Hz se ha condicionado, para producir los niveles lógicos TTL necesarios para hacer funcionar a la siguiente etapa, toda la circuitería digital que le sigue, servirá para el teclado, de acuerdo a las especificaciones dadas anteriormente.

Como la mayoría de los circuitos que controlan al ecualizador son del tipo digital, para poder comandar a cualquiera de ellos, es necesario que cada señal que les llegue, sea solamente un pulso, y no una serie de "rebotes" producidos cada vez que se acciona una tecla. Para que los circuitos lógicos funcionen adecuadamente, se debe suprimir el "rebote", evitando con ello que se produzcan pulsos

falsos que darlan como consecuencia errores en el funcionamiento.
Volviendo a la figura 4.5, el bloque de control de rebote evita que en
las líneas de salida, se produzca una señal erronea, su
configuración elemental se muestra en la figura 4.8




FIGURA 4.8 CONFIGURACION DE LA CELDA ELEMENTAL PARA EVITAR REBOTES DEL TECLADO.

Cada linea de comando se compone de un circuito como éste. Se puede notar que se trata de un flip-flop R-S. Los posibles estados están comprendidos en la tabla 4.1.

TABLA 4.1

LOGICA DE CONMUTACION

EST ADO	A	B	C	D	COMENTARIO
0	· 1	1	0	0	interruptor abierto.
1	.0	1	1	0	interruptor cerrado.
2	0	0	1	1	respuesta monoestable
3.	1	0	1	1	rebote interruptor.
0	1	1	0	0	interruptor abierto.

Cuando el interruptor se abre, o bien , cuando determinada lámina no está presionada, el estado que se tendrá será el "O". Si el interruptor se acciona, pasamos al estado "1", inmediatamente la linea C se pone en "1" lògico, haciendo que el monoestable comience a funcionar,

el estado "2" corresponde a la respuesta del monoestable, mandando un "1" a su salida (línea D), y a su vez dejando en "0" a la línea B. Esta condición durará el tiempo definido por la relación matemática dada por el fabricante del monoestable, en éste caso, el circuito TTL SN74LS221. Nótese que cuando esto sucede, la línea B se pone en "0" lógico, dejando en "1" a la línea C, lo que significa que no importa lo que exista en la entrada A, la línea C no se modificará, con lo anterior se evitan los posibles "rebotes" que se producen en la línea "A", al accionar por primera vez el interruptor. En el estado "3" se representa al posible rebote. Cuando la condición en la línea D cambie de "1" a "0", o mejor dicho, cuando el pulso dado por el monoestable acabe, se pasa de nuevo al estado original.

El circuito anterior se utilizo para cada una de las señales de comando, usandose solamente un monoestable para todas las lineas.

El circuito de la figura 4.8 por si solo funciona bien únicamente cuando el teclado se aprieta momentáneamente, evitando rebotes, y dando una señal a la salida de duración dada por los valores de R y C del monoestable inhibidor de rebote. Desafortunadamente, si se presenta la tecla presionada por más tiempo, el circuito tiene ciertas desventajas.

Nuestro sistema requiere, que cuando la tecla se apriete sólo un momento, se produzca un pulso, , si se mantiene apretada por un tiempo más largo de lo normal, también a la salida siga esa condición. Nótese que el circuito de la figura puede lograr esto, pero, cuando la tecla deje de accionarse, se producirá un nuevo rebote, pero ahora al apagar, el rebote provocará que el monoestable se dispare de nuevo, dando como resultado un

respuesta indeseable a la salida, ya que ésta debe ser nula. Para que no suceda lo anterior, se adicionaron nuevas etapas, que además de evitar el "rebote", aumentaron algunas ventajas al sistema, como la siguiente:

Al mantener presionada cualquier tecla, aun después de haberse producido el primer pulso a la salida, se esperará un cierto tiempo, hasta dar a la salida una nueva respuesta que durará mientras que la tecla se mantenga oprimida. La figura 4.9 muestra un diagrama de tiempos del circuito. Nótese que se trata de evitar algún posible pulso erróneo que pudiera aparecer si en forma accidental se presionara después alguna tecla.




FIGURA 4.9 DIAGRAMA DE TIENPOS DEL TECLADO.

En el diagrama de la figura A se presenta el caso en que el interruptor se ha accionado sólo un momento, a la salida se tendrá un pulso de duración tw dada por el monoestable inhibidor de rebote.

(Notar que las demás salidas serán cero mientras no se presionen).

En el diagrama de la figura B se tiene el caso de que el interruptor. se mantenga presionado por un tiempo más largo de lo normal. A la salida se produce primero un pulso de tw de duración (igual que en el diagrama anterior), después de un tiempo t_x , no se tendrá ninguna señal a la salida. Como la entrada se mantiene aún en un nivel bajo, la salida tomará de nuevo un "1" lógico, t_x será el tiempo que la entrada sea cero, o mejor dicho, el tiempo que se mantenga apretada la tecla.

Un diagrama de tiempos aún más detallado se observa en la figura 4.10.




FIGURA 4.10 DIAGRAMA DE TIEMPOS DETALLADO DEL TECLADO.

La siguiente explicación se hará sobre el diagrama de la figura 4.10, complementándose además con el diagrama esquemático correspondiente, que se encuentra en el Apéndice A, al final de presente trabajo. Las letras que incluye el diagrama de tiempos también se contemplan en el diagrama esquemático.

En primer lugar se describirà cada linea:

- Linea A : es verificada alta, se pondrá en "alta" cuando cualquier tecla se accione.
- Linea B s verificada alta, es la salida del primer monoestable.
- Linea C : verificada baja, es la salida del segundo monoestable.
- Linea D : verificada alta, es la salida del SN74LS74.
- Linea E...: verificada baja, es la salida del tercer monoes-
- SYSCLK : reloj del sistema.
 - SALIDA X : cualquiera de las salidas que conforman al teclado.

Cuando se aprieta cualquier tecla, la linea A se pone en "alto". La transición de baja a alta provoca que al mismo tiempo el monoestable 1 comience a funcionar, dando como resultado que a su salida (línea B) exista un pulso de medio segundo. Es oportuno aclarar aqui, que las lineas A, B, C, D y E, no van sincronizadas con el reloj del sistema, la sincronización se efectua en el latch (SN74LS273). En el diagrama de tiempos se considera el caso de que la tecla permanezca presionada más tiempo de lo normal. Cuando el primer monoestable

termine de dar el pulso alto, y si la tecla aun sigue apretada, el segundo monoestable comenzara a funcionar, al detectar la transición de alta a baja en la linea B, cuando esto suceda, la salida X también se pondrá en baja. El segundo monoestable dará un lapso de espera entre el primer pulso y el que venga después, si es que la tecla se mantiene oprimida. Cuando este pulso acabe (linem C), de inmediato la transición de "O" a "1" lógico de la linea sirve como reloj para el flip-flop D (SN74LS74), la información que pasará hacia Q dependerá de la condición del teclado, si la tecla ha dejado de apretarse, no sucederá mada más, sin embargo, en el caso que nos ocupa, de mantenerse presionada, la linea D tendrá un "i" lògico. La salida correspondiente X al siquiente pulso del reloj serà de nuevo alta. El flip-flop D y el tercer monostable entran en funcionamiento solamente hasta que la tecla deje de accionarse. Cuando la linea A, pase de "1" a "0". modificara la salida del flip-flop, esta transición trae comoconsecuencia que el tercer monoestable funcione. Este tercer monoestable tiene la función de inhibir al primer monoestable, para evitar que exista un nuevo pulso provocado por el rebote al dejar de apretar la tecla. El circuito volverá al estado inicial cuando el tercer monoestable cese de funcionar.

Observese que si la tecla se apretara sólo por un momento, unicamente las lineas A, B y la salida X, entrarán en funcionamiento. Otra de las ventajas que se mencionaron al principio de la sección del teclado son; el tener la oportunidad de dejar inoperante parte del teclado, cuando se presente una secuencia determinada al accionar las teclas. Las lineas MEM & , MEM & y

HEM-EJEC poseen latches independientes, a comparación de las demás lineas. La razón de haber diseñado el teclado de esa manera es la siguiente; evitar una modificación de información en cada banda, sin antes haber "vaciado" la información completa a las diez bandas de cada canal, es por eso que las lineas mencionadas anteriormente son independientes de las demás. Cuando se detecta un cambio en las líneas MEM & y MEM , automáticamente el latch SN74LS273 queda deshabilitado, como consecuencia de la aparición de un "1" lógico en la pata 10 de la compuerta SN74LS00. El CI15 es un flip-flop tipo "D" que detecta el cambio en las líneas anteriores, éste cambio se alimenta directamente al reloj flip-flop, a ese pulso de reloj le corresponderá un cambio en la salida Q negada, en éste caso la linea tendrá un "O". La condición anterior prevalecerá hasta que la tecla MEN-EJEC se presione, limpiando con ello al flip-flop, y habilitando de nuevo al latch de las demás lineas.

En el mismo circuito impreso del teclado, se localiza también el oscilador que producirá un tono audible, indicando que alguna de las teclas ha sido accionada. La configuración del circuito puede observarse en el diagrama esquemático correspondiente.

4.3 BLOQUE SELECCION DE BANDA.

Esta sección se compone de un contador BCD, un decodificador.

BCD-DECIMAL y la lógica de control correspondiente, como se ve en la figura 4.11.




FIGURA 4.11 DIAGRAMA GENERAL DEL BLOQUE SELECCION DE BANDA.

El circuito puede accionarse de dos maneras: directamente del teclado y por medio del circuito secuenciador.

posicionará contador una banda por decodificador BCD-DECIMAL. El diagrama esquemático del circuito se el Apéndice A. El contador utilizado corresponde a uno TTL del tipo ALS (Advanced Low-power Schottky) en los' contadores SN74LS190 y SN74LS192, el contador comparación de SN74ALS568 posee la ventaja con respecto al primero, de tener dos y con respecto al segundo, de que no hay necesidad de utilizar lògica adicional, debido a que las líneas de "COUNT DOWN" estan contenidas en una sola linea.

Además de lo descrito anteriormente, en el mismo diagrama esquemático, se puede observar, que en la entrada de reloj del contador se encuentran 3 compuertas SN74LSOO, en las que se identifican las siguientes entradas:

- a) RELOJ 1 (SYSCLK reloj del sistema)
- b) A1 c) RELOJ -
- d) A2

dichas lineas se controla al contador SN74ALS568. El reloj 1. corresponde al reloj del sistema (SYSCLK) cuya frecuencia es de 2500 el RELOJ 2 es de una frecuencia menor al anterior 2 Hz. Por lo que se refiere a las entradas A1 y A2, solamente una de las lineas se activa a la vez. Al proviene del circuito secuencial que se verà adelante. A2 se habilita en forma manual, es decir, cuando en el teclado se detecta que las teclas 4 y • (cambio de banda) se han accionado. Esto se logra mediante la compuerta OR, alambrada antes de la linea A2. Nótese que la habilitación de la linea U/D del contador dependerà de cual fue presionada, en el caso de que fuera la linea U/D permanecera en alta, sucediendo lo contrario para las compuertas OR del CI25 conectadas antes de la pata 2 (SN74LS32) funcionan para dar un retraso en cuanto al tiempo en que se presenta 4 y la respuesta de la linea U/D. la última debe presentarse antes que la anterior. En la siguiente tabla se pueden comparar las posibles combinaciones.

A1	A2-	Pata (CLK) 74	4LS568
0	 o	0	
0	1	RELOJ 2	
1	0	RELOJ 1	(SYSCLK)
1	1	(Esta condición no	debe presentarse)

Las salidas del 74ALS568 servirán también para direccionar a la

memoria RAM y al circuito del despliegue luminoso, estos circuitos se detallaran en la sección respectiva. Por otro lado la terminal RCO del contador se utiliza para detectar cuando el contador llegue a 9, la anterior es una línea de control para el circuito secuencial. Las patas SCLR y ACLR se usan para dejar en "ceros" al contador, cada vez que se encienda el aparato, o cuando se efectua el llamado de una memoria en particular.

4.4 BLOQUE CONTROL DE GANANCIA.

El bloque se puede analizar fàcilmente a partir de la figura 4.12.




FIGURA 4.12 DIAGRAMA GENERAL DEL BLOQUE CONTROL DE GAMANCIA.

El circuito tiene las siguientes características:

- a) controla el rango de cada banda de +15 dB a -15dB.
- b) limita al contador cuando llega a los extremos permitidos.
- c) convierte a los 32 pasos del contador en una palabra de 8 bits correspondiente a la ganancia que equivale a 1dB por cada paso que se da.
- d) Efectua la indicación en un display digital de la ganancia de la banda en que se encuentra posicionado el ecualizador.
- e) Envia seMales de control al circuito secuencial.

El circuito implementado se observa en el Apéndice A.

La primera parte del circuito esta formado por 2 multiplexores 4 a 1 integrados en un "chip" (74LS153) el C.I. tiene como finalidad, el de limitar a los contadores a no sobrepasar su cuenta máxima, y evitar que exista un cambio drástico en la ganancia de la banda al pasar de -15 dB a +15 dB y viceversa, de un solo golpe. Para tal efecto se detecta el estado de las líneas BO y CA de los contadores binarios (74LS193).

Se observa que sólo se usan 5 bits, en la combinación de ambos contadores. El uso del circuito multiplexor se derivó del diseño de la implementación que resultaba óptima, dicho de otra manera, aquella que no implique el tener que usar más circuitos de los necesarios en la implementación. Veamos a continuación las características de lo mencionado anteriormente:

aumento de ganancia (verif. alta)

disminución de ganancia (verif. alta)

BO "BORROH" (verif. baja)

CA "CARRY" (verif. baja)

Las dos primeras provienen del teclado, mientras que 80 y CA del contador.

Las salidas del sistema serán:

X: CUENTA HACIA ARRIBA

Y: CUENTA HACIA ABAJO

La tabla 4.2 indica las posibles combinaciones que se presentarán, así como la respuesta necesaria para que el contador funcione adecuadamente.

			TABL	4 4.2			
•	•	•	80	CA	. x	Y	♣ ▼.
1	0	0	0	0	o	0.	Q
2	0	0	. 0	1	0	0	0
3	0	0	1	0	0	0	0
4	. 0	0	1	1	0	o	0
5	0	1	0	0	*	*	*
6	· 0	1	0	1	1	0	1
7	0	1	1	0.	0	1	1
8	0	1	1	1	0	1	1
9	1	0	0	. 0	*	*	*
10	1	0	0	1	1	0	1
11	1 -	0	. 1	0	0	1	1
12	1	0	1	1	1	0	1
13	1	1	0	Q	*	*	*
14	1	1	. 0	1	0	0	0
15	1	1	1	0	0	0	0
16	1	1	1	1	0	0	. 0

* irrelevante

Los mapas de Karnauyn y el diagrama de implementación se observan en la figura 4.13




FIGURA 4.13 DIAGRAMAS DE KARNAUGH E IMPLEHENTACION.

Los estados 5, 9 y 13 nunca se presentarán debido a que 80 y CA jamás aparecen en "ceros" al mismo tiempo.

Los estados 1, 2, 3, y 4 son aquellos en los que a su salida corresponde una respuesta "cero" sin importar las lineas 80 y CA. (No se accionan las teclas de ganancia).

Los estados 14, 15 y 16 no deben de suceder, por lo que sus salidas darán como resultado "ceros", es decir, ninguna respuesta. (La acción al mismo tiemoo de las teclas de ganancia, da como resultado éste estado.

Por lo que respecta a los estados:

- 6 : Se presenta BO al accionar ▲ , la salida cambia a "cuenta hacia arriba"
- 7 : Cuenta hacia abajo, no importa CA, la salida sigue en "cuenta hacia abajo"
- 8 : Lo mismo que en el anterior (sin importar 80 y CA)
- 10: Cuenta hacia arriba, no importa 80, la salida sigue en "cuenta hacia arriba"
- 12: Cuenta hacia arriba (sin importar 80 y CA)

Se evaluaron mapas de Karnaugh con circuitos combinacionales, y se llegó a la conclusión de que la mejor implementación resulta con el uso de los dos multiplexores. Los mapas correspondientes y la implementación se anexan en la figura 4.13.

Como se mencionó en parrafos anteriores, el contador se compone de 2 "chips" SN74LS193 (synchronous 4-BIT UP/DOWN COUNTER), en el que sólo se usan 5 de sus salidas. En esta parte del circuito se usaron 2 contadores para simplificar la implementación y el alambrado del mismo.

El hecho de tener acceso a 5 salidas implica poseer 32 pasos (2^8) posibilidades de cambio. El rango que se requiere manejar para este ecualizador es de -15 dB a +15 dB, entonces, con la cantidad de pasos indicada, da como resultado 1 dB por cada paso que se de, o mejor dicho, por cada cambio en el contador de 5 bits.

Como la información que se debe manejar hacia los filtros es de 8 bits, y las específicaciones de diseño demandan que cada paso del contador corresponda a 1 dB en la ganancia de cada filtro, trae como consecuencia, que la palabra digital de 8 bits sea ajustada al valor adecuado de ganancia. La salida del contador no puede conectarse directamente a los latches de cada banda, puesto que no daria un cambio analógico correcto, por esta razón es necesario tener un elemento que adeque a la palabra digital (ver figura 4.12). Para este propósito se uso una PROM de la familia Bipolar de, 32 X 8 (TBP185030), esta memoria posee la ventaja de ser pequeña y de ajustarse perfectamente a lo requerido. La tabla 4.3 muestra la forma en que cada localidad de memoria fue programada para corresponder a l dB de ganancia por cada paso. Las características de programación. para estas memorias se obtuvieron de las hojas de datos del fabricante. El estado de alta impedancia, así como tambien el de lectura, estan controlados por la linea H del circuito secuencial.

TABLA 4.3

PROM 32 X B

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 2 2 0 0 0 0	i. en dE
2	+15 ·
3	+15
4	+14
5	≠13
6 0 0 1 1 0 0 0 1 0 0 0 0 1 7 0 0 1 1 1 0 0 0 1 0 1 0 0 1 8 0 1 0 0 0 0 0 1 1 0 0 0 1 9 0 1 0 0 1 0 0 1 1 1 0 1 0 10 0 1 0 1 0	+12
6 0 0 1 1 0 0 0 1 0 0 0 0 1 7 0 0 1 1 1 0 0 0 1 0 1 0 0 1 8 0 1 0 0 0 0 0 1 1 0 0 0 1 9 0 1 0 0 1 0 0 1 1 1 0 1 0 10 0 1 0 1 0	+11
8 01000 00110001 9 01001 00111010 10 01010 01000011 11 01011 01001100 12 01100 01010110	+10
9 01001 00111010 10 01010 01000011 11 01011 01001100 12 01100 01010110 13 01101 01100000	+ 9
10 0 1 0 1 0 0 1 0 0 0 0 1 1 11 0 1 0 1	+ 8
11 0 1 0 1 1 0 1 0 0 1 1 0 0 12 0 1 1 0 0 0 1 0 1 1 1 0 13 0 1 1 0 1 0 1 1 0 0 0 0	+ 7
12 01100 01010110 13 01101 0110000	+ 6
13 01101 01100000	+ 5
	+ 4
14 01110 01101011	≠ 3
	+ 2
15 01111 01110101	+ 1
16 10000 10000000	- 0
17 10001 10001010	- 1
18 10010 10010100	- 2
19 10011 10011111	- 3
20 10100 10101001	- 4
21 10101 10110011	- 5
22 10110 10111100	- 6
23 10111 11000101	- 7
24 11000 11001110	- 8
25 11001 11010110	- 9
26 11010 11011110	-10
27 11011 11100110	-11
28 11100 11101101	-12
29 11101 11110011	-13
30 11110 11111001	-14
31 11111 1111111	-15

Uno de los problemas que surgieron al diseñar el circuito, fue el de encontrar la manera de que al cambiar la banda, la lectura que se manejara en el despliegue luminoso correspondiera precisamente al de esa banda y no al de otra. Era necesario entonces, actualizar el contador binario con la información que en ese momento pasa por el canal de datos de 8 bits, considerando que la información proviene de la RAM, (como se verá en el bloque de memoria). Además había

otro problema; el tener que procesar de nuevo la información del mismo canal de datos, para que el contador tuviera la información actualizada, y sobre de esa cuenta comenzara, si es que llegara a modificarse la ganancia. Usando una EPROM de 256 X 8, no sólo se resolvía el problema, sino que también, se pudo superar el problema del despliegue luminoso, o sea, que la misma EPROM sirviera para mandar información al PRESET del contador, y al mismo tiempo al decodificador BCD-7 segmentos. Nótese lo anterior en la figura 4.12.

De nuevo, el uso de la memoria simplifica el diseño y la versatilidad del sistema. En la implementación del circuito, y con la ayuda de la tabla 4.4, donde se muestra la información grabada en la EPROM (MCN2708), se observará con mayor claridad lo explicado anteriormente.

Notese que el canal de datos sirve para direccionar a la memoria.

Por lo que se refiere a los 8 bits de datos de la EPROM (1024 X 8),

DOS es el que enciende al digito "uno", cuando este deba encenderse,

DO1, DO5, DO6 y DO7 van directamente conectados con el decodificador

SN74LS248 (BCD-7 segmentos).

En lo que respecta a la información que hay que actualizar en los contadores, esta se toma de los bits DO1, DO2, DO3 y DO4. Se hace notar, que el bit que controla al signo proviene de el mismo canal de datos (DO8), este bit es "cero" en una mitad y "uno" en la otra mitad del rango de variación de ganancia.

TABLA 4.4

EPROM 1024 X 8 (Solo se indican las localidades que se usaron)

Localidad	Direccion B Hsb Lsb	Ganancia en dB
0	00000000 11000000	+ - (limite)
1	00000001 10100001	+15
6	00000110 10100010	+14
12	00001100 10010011	<i>+13</i>
18	00010010 10010100	+12
25	00011001 10000101	+11
33	00100001 10000110	+10
41	00101001 01000111	<i>+</i> 9 ·
49	00110001 01001000	+ 8
58	00111010 00111001	· + 7
67	01000011 00111010	+ 6
76	01001100 00101011	≁ 5
86	01010110 00101100	+ 4
96	01100000 00011101	≠ 3
107	01101011 00011110	+ 2
117	01110101 000011111	+ 1
128	10000000 00000000	- <i>o</i>
138	10001010 00000001	= 1
148	10010100 00010010	- 2
159	10011111 00010011	- 3
169	10101001 00100100	- 4
178	10110011 00100101	- 5
188	10111100 00110110	6
197	11000101 00110111	- 7
206	11001110 01001000	- 8
2:14	11010110 01001001	- 9
222	11011110 10001010	-10
230	11100110 10001011	-11
237	11101101 10011100	-12
243	11110011 10011101	-13
249	- 11111001 10101110	-14
255	11111111 10101111	-1 <i>5</i>

Como se menciono, la información deberá ser actualizada tan pronto como se detecte un cambio en la posición de la banda (circuito del bloque de selección de banda), o bien, cuando se accione el modo CANAL, con el propósito de que el contador parta del punto donde originalmente esta posicionada esa determinada banda. A guisa de ilustración, y con ayuda de la figura 4.14, se muestra el siguiente ejemplo:




FIGURA 4.14 EJEHPLO DEL FUNCIONAMIENTO DEL BLOQUE DE GANANCIA.

Supongamos que el ecualizador esta posisionado en la banda 4, la ganancia que se verá en el despliegue luminoso será la correspondiente a +5dB.

Si nos movemos hacia la derecha, digamos hasta la octava banda (figura 4.15) la lectura que saldrá en el indicador luminoso será +10 dB, si se requiere modificar la ganancia, se tendrá que apretar la tecla correspondiente (o). Los 10 dB aparecieron como consecuencia de que el contador y el decodificador, se actualiza a través de la EPROH (1024 X 8) activando la linea "LOAD" de los contadores. "LOAD" se modificará cada vez que se accione las teclas 4 o , y además se cambie de canal mediante la tecla "CANAE".




FIGURA 4.15 EJEMPLO DEL FUNCIONAMIENTO DEL BLOQUE DE GANANCIA.

El reloj que entra a los contadores 74LS193 tiene una frecuencia de 16 Hz y tal que a un pulso del teclado (\triangle o \blacktriangledown) corresponde un paso (1 dB) en la ganancia de la banda.

4.5 BLOQUE DE HEHORIA

El circuito comprende una unidad de memoria RAN de 8 bits, 2 memorias de 4 bits HCH2114 (1024 X 4). La figura 4.16 muestra la forma en que se manejan las lineas de dirección:




FIGURA 4.16 DIAGRAMA GENERAL DEL BLOQUE DE MEMORIA.

Cuatro lineas se necesitan para direccionar las 10 bandas que forman cada canal, estas 4 lineas provienen de la salida del contador SN74AL568. Otras 4 lineas están dedicadas a la dirección de la memoria; como el sistema sólo puede direccionar 10 memorias únicamente se utilizan 4 lineas. Una última linea "CANAL" es la que se encarga de dividir en 2 a la RAH, o sea, que dependiendo del estado de dicha linea, es el bloque que selecciona. Otra forma de verlo sería como se ilustra en la figura 4.17:




FIGURA 4.17 DIRECCIONAMIENTO DE LA MEMORIA.

Lo que hace versatil al sistema es el de tener el acceso independiente a cada canal, así como también la capacidad de guardar en memoria una serie de ecualizaciones, en forma independiente para cada canal. La fuente de alimentación de la memoria se hace a través de una batería con el objeto de que las ecualizaciones queden almacenadas, sin depender de la fuente de alimentación general.

El modo de escritura o de lectura de la memoria estará controlado

por el circuito secuencial a través de la linea H.

Para direccionar a las cuatro lineas de memoria existe un circuito asociado que lleva a cabo esta tarea y se puede ver en la figura 4.18.

Por otro lado, el CI15 Flip-Flop SN74LS74 detecta cuando las teclas MEM-A y MEM- ve se han accionado, la linea "CLEAR" del CI9 se habilita, dejando inoperante parte del teclado, como se explicó en su oportunidad. La frecuencia del reloj 2 es de 2 Hz, tal que al accionar la tecla correspondiente, el pulso resultante de como resultado un paso hacia arriba o hacia abajo, según sea el caso. El contador SN74LS92 (BCD) llevará la cuenta de la localidad de memoria donde se encuentra almacenada una ecualización determinada. La salida de este contador se compone de cuatro lineas, las que se encuentran conectadas directamente a la memoria RAM. y la otra al decodificador BCD-7SEGMENTOS (SN74LS248) el cual indicará la memoria direccionada. Al encender por primera vez el aparato la memoria que se posicionará es la localidad O.

4.6 BLOQUE DE REGISTRO TEMPORAL

Esta sección del circuito entra en funcionamiento únicamente en el modo "IGUAL". La función tiene como objetivo el de colocar la misma información en ambos canales al mismo tiempo, es decir, si la tecla "IGUAL" está encendida, al accionar las teclas de ganancia, ya sea en forma ascendente o descendente, la información, en lo que respecta a la ganancia para esa banda en particular, será la misma

para ambos canales. Con lo anterior se evita el hecho de cambiar el canal, y de nuevo, modificar la ganancia. Para tal función es necesario tener un registro temporal, que en el diagrama esquemático queda representado por el C124 (SN74LS374). La linea de habilitación "OC" está controlada por el circuito secuenciador, como se verá más adelante.

4.7 BLOQUE SECUENCIADOR.

El bloque secuenciador tiene como propósito el efectuar el control de gran parte del sistema digital, para hacerlo funcionar en forma adecuada. La configuración que se usó para el circuito se observa en la figura 4.18.




FIGURA 4.18 CONFIGURACION DEL BLOQUE SECUENCIADOR.

En la configuración de direccionamiento directo mediante EPROH, existe un compromiso entre la flexibilidad del mismo, junto con su costo. Puede verse que el uso de una EPROH implica un gran desperdicio, sin embargo, el arreglo posee grandes ventajas; primero, su sencillez desde el punto de vista de alambrado, sí el control se hiciera a base de flip-flops, al menos se hubieran usado cuatro de ellos, claro está, sin contar la lógica que va unida al diseño.

Los circuitos impresos serían más complejos. En segundo lugar, al tener la oportunidad de modificar el contenido de la EPROM, nos proporciona la conveniencia de que si al sistema se le hicieran

cambios en su estructura, ya sea en forma de nuevas funciones o en la secuencia de las mismas, no tendrían que realizar cambios importantes al circuito impreso, solo se tendra que modificar el contenido de la memoria (dependiendo el caso).


En el circuito se uso una EPROM, de la más pequeña que se encontró en el mercado, sin embargo, pudo haberse utilizado una PROM bipolar de 256 X 8 que se ajusta perfectamente al sistema y además es de 16 patas, por ejemplo (TBP28L22) manufacturada por Texas Instruments.

Para realizar el programa específico del circuito secuencial, o mejor dicho, la codificación adecuada que llevará la EPROM, se hicieron una serie de específicaciones en cuanto a las tareas que debería desempeñar el sistema, y que continuación se detallan:

- a) Al encender el aparato y producirse un pulso de "inicio", automáticamente, la información contenida en la memoria "O", pasará a cada banda en los dos canales, es decir, las 20 bandas deberán actualizarse a partir de la memoria "O".
- b) Efectuar el control de la lineas de lectura y escritura en las memorias cuando exista la condición de modificación en la ganancia del ecualizador.
- c) Vaciar el contenido de una determinada memoria a todas las bandas. Esta tarea es semejante a la del inciso a), excepto que aqui previemente se selecciona una determinada memoria, incluyendo la "O".
 - d) Controlar el cambio de canal adecuado en cada secuencia.
- e) En el caso de que se presente la señal "IGUAL", la información que se maneje debe ser la misma para ambos canales.


Para entender mejor la secuencia que debe seguir el circuito, en la figura 4.19 se proporciona un diagrama de flujo detallado, y sobre el cual se hará la explicación correspondiente.


Al encender por vez primera el aparato, se produce un pulso de "inicio" en la linea SYSCLR, el Cl29 (ver diagrama esquemático) se pone en "ceros", al mismo tiempo que los latches (Cl32-33-15) asociados al circuito secuenciador. Al siguiente pulso de reloj, Al se habilita, dando como resultado que CI29 comience su cuenta a partir de "O". El canal direccionado será el derecho. Aqui lo que se hace es actualizar a las diez bandas del canal derecho. Cuando CI29 llegue a la cuenta 9. la linea RCO del contador se activarà ("O" lògico). el cambio harà que el circuito secuenciador modifique el Canal (estado "c") al canal izquierdo, esto sucede en un ciclo de reloj. Después de otro ciclo de reloj, el contador regresa a la cuenta "O", y RCO se deshabilita. A partir del estado "d", el contador seguirà funcionando, actualizando cada una de las bandas del canal izquierdo. Cuando la cuenta llega a 9, RCO de habilita de nuevo, las lineas EJEC, Al y CANAL se desactivan, dando por terminado el ciclo de encendido. Notese que el canal que queda direccionado es el derecho. El estado "f" corresponde al de espera de activación de teclas. Podemos observar que los estados del "a'" al "f'" son semejantes al ciclo de encendido, con la única diferencia que el canal que se direccione dependera de la linea CANAL. La linea anterior es como una bandera cuyo estado modifica la secuencia del circuito.



CICLO DE ENCENDIDO.

FIGURA 4.19 DIAGRAMA DE FLUJO DEL SECUENCIADOR.





Por ejemplo, si el canal en que está posisionado el ecualizador es el izquierdo, al presionar MEH-EJEC, CI29 comenzará su primera cuenta actualizando el canal izquierdo, la segunda cuenta actualizará el canal derecho, volviendo por último al canal izquierdo. Los estados "g" y "h" del diagrama de flujo coresponden al de encendido y apagado de las banderas CANAL e IGUAL. La linea IGUAL funciona como otra bandera, que dependiendo su estado, modificará al circuito secuencial. Cuando la linea IGUAL se deshabilita, y se modifica la ganancia de una banda en particular, la acción hará que la linea de activación de ganancia opere y se habiliten EJEC y W como respuesta.

El contenido de la memoria cambia de acuerdo al tiempo qe se mantenga la acción de las teclas de ganancia. En éste caso la acción también depende del estado de la tecla CANAL. Si la línea IGUAL estuviera activa, lo primero que se hace el cambio sobre el canal que originalmente estaba posicionado, guardando el contenido en el registro temporal. Al siguiente ciclo de reloj, el canal cambia, y OC se habilita, colocando en el canal de datos la información anterior, al mismo tiempo a la RAM. En los estados "j", "k", "j'" y "k'" se observa lo explicado anteriormente.

La función MEM-EJEC será la que señale cuándo volver al ciclo de carga de la información hacía cada banda.

En la TABLA 4.5 se muestra la codificación de la memoria del secuenciador.

TABLA 4.5

	tado sen		entra ,	adas d	el si	stem	a		stade guier		5	alida.	s del s	ist	ema
A	B	С	CANAL	IGUAL	HEH	▲▼	RCO	A	В	с	A1	oc	EJEC	H	CAHAL
0	0	0	. 0	*	*	#	*	0	0	1	0	0	1	0	0
0	0	1	0	*	*	*	1	0	0	1	1	0	1	0	0
0	0	1	0	#	*	*	0	0	1	0	1	0	1	0	1
0	1	0	0	*	*	*	*	0	1	1	1	0	1	0	1
. 0	1	1	0	*	*	*	1	0	1	1	1	0	1	0	1
O	1.	1	Q	*	*	*	0	1	0	0	0	0	0.	0	0
1	0	0	0	*	0	0	*	1	0	0	0	0	0	0	0
· 1	Q	0	0	*	1	0	*	. 0	0	. 0	0	0	· 1	0	0
1	0	Q	0	0	0	1	#	1	0	0	0	0	1	1	0
1	Q	0	0	1	0	1	*	1	0	1	0	0	1	. 1	0
1	O	1	0	1	0	*	*	1	0	0	0	1	1	1	1
o	. 0	o	1	*	*	*	*	0	o	1	Q	0	1	0	1
. 0	0	1	. 1	*	*	*	1	0	0	1	. 1	Q	1	Q	1
0	O	. 1	1	*	*	*	0	0	1	0	1	0	1	0	. 0
0	1	0	1	*	*	Ħ	*	Q	1	1	1	0	1	0	0
0	1	1	1	*	*	*	1	0	1	1	. 1	0	1	0	0
0	1	1	1	*	*	*	0	1	0	0	Q	0	. 0	Q.	1
1	0	0	, 1	*	0	0	*	1	0	0	0	0	0	Q	1
1	0	O	1	*	1	0	· #	0	0	0	. 0	ø	. 1	0	1
1	0	0	1 -	0	0	1	*	1	0	0	O	0	1	· 1	· 1
1	0	Q	1	1	0	1	*	1	0	1	0	0	1	1	1.
1	O	1	1	1	0	#	*	1	0	0	0	-1	1	1	. 0

* irrelevante

Las 22 localidades representan los estados que se consideraron en el diagrama de flujo de la figura 4.21. Las demás localidades de memoria contienen también información, esta por lo general toma en cuenta los casos en que se aprieta más de una tecla. Para evitar que se produzcan errores, todas las localidades que contienen "*" (irrelevante) permanecen en las mismas salidas del bloque correspondiente. En la TABLA 4.6, se observa el contenido de las 256 localidades para la memoria en notación hexadecimal.

TABLA 4.6

LOCALIDAD	CONTENIDO	LOCALIDAD	CONTENIDO	LOCALIDAD	CONTENIDO
00	24	50	74	90	81
· 01	24	- 51	74	91	81
7 · 7	/	/	1 .	92	87
1	1	7	/	9 3	87
1	1	· /	,	94	05
OE	24	5E	74	95	05
OF	24	5 <i>F</i>	74	96	81
10	25	60	80	97	81
11	25	61	75	98	81
7	7	62	80	99	81
1	· · · · · · · · · · · · · · · · · · ·	6.3	75	9A	A7
,	· ,	64	80	9B	A7
,		65	75	9C	
1E	, 25	66	80		05 05
1F	25	67		9D	
. 20	55	68	75	9E	81
	34		80	9F	81
21 22		69	75	AO	80
	55	6 <i>A</i>	80	A1	80
23	34	6B	75	/	/
24	55	6C	80	/	/
25	34	6D	75	1	. /
26	55	6E	80	1	
27	34	6F -	. 75	A7	80
28	55	70	81	A8	8F
29	34	71	74	A9	8F
2A '	55	72	81	` AA	8F
28	34	73	74	AB	8F
2C	55	74 .	81	AC	80
20	34	75	74	AD	80
2E	55	76	81	AE	80
2F	34	77	74	AF	80
30	54	78	81	BO .	81
31	35	79	74	B1	81
32	54	7 <i>A</i>	81	. B2	81
33	35	78	74	83	81
34	54	7 <i>C</i>	81	84	81
35	35	70	74	B5	81
36	54	7 <i>E</i>	81	B6	81
37	35	7 <i>F</i>	74	87	81
38	54	80	80	88	8 E
39	35	81	80	89	8E
3 <i>A</i>	54	82	86	BA	8E
38	35	83	86	88	8 E
3C	54	84	04	BC	81
3D	35	85	04	BD	81
3E	54	86	80	8E	81
3F	35	87	80	BF	81 81
40	75	88	80	co	00
41	75 75	89	8 <i>0</i>	C1	00
7	7	8.4	A6	/	
,		OA	MO	/	

1.	1	88	.A6	· /	1
1	1	8C	04	1	1 / 1 m
1 .	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	80	04	/	1
4E	75	8E	80	FE	00
4F	75	8F	80	FF	00

A partir de la explicación anterior, es posible darse cuenta lo sencillo que resulta el diseñar una secuencia de ejecución determinada, haciendo uso de esta configuración. Si por algún motivo, se requiere cambiar la secuencia, sólo necesitariamos programar de nuevo la memoria y no se tendría que hacer un cambio significativo al alambrado del mismo.

4.8 BLOQUE DE INDICADOR GRAFICO

El circuito de indicador gráfico se encarga de desplegar la información en una matriz de "leds" de 20 X 10. La información que forma parte de cada banda, gráficamente queda indicada en el despliegue luminoso. Para ello, el bloque del indicador gráfico dispone de una serie de circuitos que se observan en la figura 4.20.




FIGURA 4.20 CONFIGURACION DEL BLOQUE DE INDICADOR GRAFICO.

La RAN indicada en la figura contiene la información actualizada de las 10 bandas de cada canal, siguiendo un proceso de actualización semejante al del bloque secuenciador. El contador binario de 4 bits tiene un reloj a una frecuencia 12 veces más elevada que el reloj del sistema (2.5 kHz). Como el contador está conectado directamente a I canal direcciones dirección de la RAM, la memoria de continuamente cambia su información, que pasa directamente al DAC, dando un cambio de voltaje de acuerdo a la palabra digital, el voltaje servirà para comandar al circuito integrado lineal (CI50-51 Dot/Bar Display Driver). La información estará multiplexándose a una frecuencia de 2.5 kHz. Por ejemplo, cuando el contador tenga 0000 (binario), la información de la RAM será la que corresponde a la banda 1, la primera columna de la matriz de leds tendra la información analógica de esa banda. Lo anterior sucede de la misma forma para las demás bandas, y como la frecuencia es alta, el contenido de la RAH se maneja tan rapido, que el ojo humano no detecta el cambio entre una y otra banda, haciendola aparecer en el display en forma continua. La frecuencia de 2.5 kHz., se escogió asi debido a que había que considerar el tiempo de respuesta del DAC, del operacional y para el Dot/bar Display (LH3914), además la frecuencia debería ser lo suficientemente alta para que el despliegue luminoso fuera lo más estable y visible. En el diagrama esquemático correspondiente de la matriz de leds, se observa que existen 10 transistores PNP, cuyas bases van conectadas directamente al decodificador BCD-DECIMAL. Un transistor se enciende a la vez, debido a que el decodificador posee verificación baja, es decir, una salida es cero lógico sucediendo lo contrario con las demás. El transistor · conducirà cuando en la salida correspondiente exista un

"O", la columna quedarà activa, funcionando en combinación con los C150-51. La forma de conexión en cascada de estos circuitos, es la recomendada por el fabricante.

Veamos lo que sucede cuando se accionan las teclas de ganancia para cada banda, con ayuda del diagrama de la figura 4.20. Como se vib en el bloque secuenciador, el presionar las teclas 🛦 o 🔻, hace que la linea EJEC se habilite. Como la frecuencia del reloj para el diplay es 12 veces mayor que el reloj del sistema, se asegura que en un ciclo de reloj del sistema (SYSCLK), las 10 localidades de la RAH se direccionen. Cuando la dirección dada por el contador de 4 bits sea igual a la dirección de la banda dada por el CI29, el pulso servirà para activar la linea de lectura de la RAM (CI4O) y poner a la RAM en modo de escritura, actualizandola con la información que se modifica en el filtro correspondiente. Al mismo tiempo la linea OC se habilita, dejando pasar la información proveniente del contador de 5 bits al canal de datos de la RAH. La memoria esta en modo de escritura sólo cuando se usan las teclas 🛦 o 👽, o cuando se llama a una memoria determinada y se vacla el contenido en los 20 convertidores digitales-analògicos. En el despliegue luminoso unicamente aparece la información de un canal a la vez. Si se desea ver otro canal, bastarà con apretar la tecla CANAL.

La justificación de usar ésta circuiterla para el desplegado gráfico fue la siguiente: al sistema ecualizador puede adicionársele un analizador de espectro, circuito útil para el uso junto con un ecualizador. Con sólo colocar un interruptor en la forma adecuada a la entrada analógica del CI50-51, la misma matriz

de leds servirà también para el analizador. La configuración mencionada en parrafos anteriores resulta la más idonea para tal efecto. Como el presente trabajo considera unicamente el diseño del sistema ecualizador, el circuito para el analizador no se contempla aquí.

4.9 BLOQUE DE SELECCION DE ENTRADAS Y SALIDAS.

Refiriendose al diagrama esquemático correspondiente, el circuito está compuesto por un multiplexor analógico doble, de 4 entradas cada uno, a través de sus lineas AO, A1, se seleccionan las entradas, CI46 es un contador de dos bits, que se comanda por medio del teclado. El CI39 funciona como indicador de entrada, tomando las dos salidas directamente del contador. El multiplexor analógico tiene una distorsión armónica baja (0.04 %) y no representa problema en esta aplicación. El relevador es de dos polos dos tiros, y se comanda por medio de la línea FLAT, a través de transistor TR23, el diodo asociado con el transisitor, es un protector del mismo. Cuando el aparato se enciende por primera vez, el ecualizador no se conecta directamente, para evitar que se produzca alguna señal extraña hacia la etapa amplificadora.

4.10 CIRCUITOS AUXILIARES.

Los circuitos auxiliares son los siguientes: relojes, los interruptores del tipo "toggle", el circuito generador del pulso de

"inicio" y el "driver" para el canal de datos. El Cl35 es un "chip" 555, conectado de tal forma que funcione como un astable. La configuración usada es la que recomienda el fabricante para generar una onda cuadrada con un ciclo de trabajo del 50 %. El circuito integrado es muy estable, el capacitor asociado al CI35 conectado a la pata 6, es de una tolerancia de 2 % para dar un margen de error bajo, desde el punto de vista frecuencia. Por otro lado, CI36 divide 12 veces la frecuencia obtenida del astable, derivando así el reloj delsistema (SYSCLK). Existe una segunda derivación a la salida del CI35, que va a la base de un transistor NPN, el circuito es un derivador de la transición baja del reloj. Esto da como resultado un tren de pulsos con la misma frecuencia del CI35 y de corta duración. que se inyectan a las patas 12 y 19 del C137. La forma de este reloj se hace necesaria debido a que la manera en que funcionan los flip-flops J-K, conectados como "toggle", pueden llegar a oscilar como consecuencia de las múltiples realimentaciones internas, que tienen que ver con el tiempo de propagación de las compuertas. El pulso de corta duración, impedirá que alcancen a oscilar evitando que provoquen falsos códigos. Los flip-flops mencionados anteriormente se utilizan para las lineas "CANAL", "IGUAL" y "FLAT". El CI38 son dos "chips" 555, el alambrado es el mismo que el anterior. Uno de ellos genera el reloj (CLK 3) para el control de ganancia y posee una frecuencia de 16 Hz, el otro es el reloj (CLK 2) con una frecuencia de 2Hz y hace funcionar al selector de memoria y al selector de banda, vistos en su oportunidad.

Los pulsos de "inicio" se dan conectando un capacitor en serie con una resistencia, como se puede ver en el diagrama esquemático. El diodo asociado a este circuito tiene la finalidad de efectuar la descarga del capacitor.

Cuando el aparato se enciende por vez primera, el capacitor se carga a través de la resistencia, dando el pulso de inicio correspondiente.

El Cl34 es un "bus drive", necesario para manejar a la sección de convertidores digitales analogicos. Como el número de latches es de 20, si no tuviera el Cl34, el "fan out" seria mayor de 20 entradas, (contando ademas los circuitos de control) se tendrían problemas en los casos extremos, es decir, la corriente suministrada por la salida de la memoria RAM no sería suficiente para manejar mas de 20 entradas, por eso se utiliza el driver. El Cl34 (SN74LS244) posee un "fan out" elevado.

5 NUEVAS TECNOLOGIAS EN EL DISENO DE ECUALIZADORES CONTROLADOS DIGITALHENTE

A partir de 1981, ecualizadores controlados digitalmente salieron al mercado (Popular Electronics, Octubre 1981, p.18), una parte de ellos, al igual que el ecualizador del presente trabajo, no usaban circuitos especializados para esta tarea en particular, puesto que en ese período de tiempo no había en el mercado tales circuitos integrados.

En la actualidad, un número importante de compañílas extranjeras, y en especial japonesas utilizan circuitos altamente especializados para tal efecto haciendo que el alambrado no llege a ser tan complicado.

La compafila National Semiconductor Corporation, en su publicación; 1984 Linear Supplement Databook, como información preliminar, desarrolló un circuito integrado, el LMC835, que es un ecualizador gráfico controlado digitalmente, cuyas características resultan muy atractivas. Desafortunadamente, hasta la fecha en que se desarrolla esta tesis, el circuito aun no salía a la venta al mercado del consumidor.

EL circuito tiene las siguientes características:

- * 14 bandas de 25 pasos cada una.
- # Rango de ± 12 dB.
- * Baja distorsión armónica.

* Compatibilidad con microprocesadores.

Aunque es un circuito sumamente versatil, el número de funciones integradas no es muy grande, debido a que sigue siendo necesario el uso de amplificadores operacionales para formar cada filtro pasobanda, y además, se requiere elaborar un diseño mediante un circuito digital para llevar a cabo el control del "chip". De una forma u otra, los avances en estos campos son impresionantes, y no dudamos en pensar que se llegará a diseñar algun circuito integrado cuyo alambrado externo llegue a reducirse al minimo.

Uno de los aspectos que conviene aclarar aqui, es la forma en que esta diseñado el LMC835. El circuito posee atenuadores controlados digitalmente mediante el uso de conmutadores analógicos, de la misma forma en que se planteó la implementación de esta idea al principio del presente trabajo, no habiéndose implementado de esa manera el control digital de las bandas, debido a que los conmutadores analógicos requeridos, hacian necesario el uso de un número elevado de circuitos integrados, razón por la cual se desecho la idea. En el circuito integrado LMC835, ésta idea es práctica, debido a que los conmutadores analógicos requeridos forman parte del mismo "chip".

Las hojas de especificaciones del LHC835 (Digital Controled Graphic Equalizer) se anexan en el apendice D.

CONCLUSIONES

Consideramos de gran importancia hacer notar algunos aspectos concernientes con el desarrollo, tanto del presente trabajo, como del prototipo que lo respalda.

Se ha logrado implementar un prototipo que satisfizo adecuadamente los requerimientos planteados al iniciar el proyecto. Estamos concientes de que no hemos desarrollado algo nuevo en el mundo, sin embargo, sí hemos implementado un sistema innovador en Héxico, que dada la condición de atraso tecnológico del país, representa una alternativa que puede ser alcanzada con el material disponible en México, pues como se comentó en el capítulo 5, las grandes compañías que manufacturan equipos de audio en E.U.A. y Japón, han logrado que National Semiconductor desarrolle un circuito integrado que realiza gran parte de las funciones que lleva a cabo nuestro sistema. Ante tal capacidad de desarrollo de tecnología, no podemos competir, pero sí nos queda la satisfacción de haber diseñado un sistema con el material a nuestro alcance, y que además supera a aquellos basados en dicha tecnología en muchos aspectos, tales como número de bandas y versatilidad en el control digital.


Es de gran relevancia subrayar que el principio de funcionamiento de dicho circuito coincide en aspectos fundamentales con el que se presenta en este trabajo, sobresaliendo que la publicación de la existencia de dicho circuito integrado es posterior al inicio de nuestro proyecto.


Otro aspecto importante de mencionar, es que al haber llevado a cabo un trabajo, no sólo teórico sino también un prototipo que respalda a aquel, nos confirma que la Ingeniería es un equilibrio entre el conocimiento teórico y el conocimiento empírico, pues en el momento de implemetar físicamente un diagrama diseñado teóricamente, salen a relucir gran cantidad de problemas no previstos en el papel, tales como aparición de ruido; elección adecuada del tipo, capacidad, tolerancia, disipación de potencia, etc. de los elementos; diseño de los circuitos impresos, tomando en cuenta el espesor, tamaño y trazado óptimo de las pistas; etc. cuya solución viene a complementar el trabajo realmente ingenieril del proyecto.

Si a lo anterior se agrega que al pasar un circuito tan complejo, armado en tabletas de experimentación al circuito impreso, aparecen problemas tales como pistas cortadas, bases defectuosas, etc. cuya solución lleva tiempo considerable, concluimos que nos sentimos muy satisfechos de nuestro trabajo porque representa en su totalidad los pasos a seguir en el proceso de elaboración de un proyecto de Ingeniería.

APENDICE A

DIAGRAHAS ESQUENATICOS









DIAGRAMA ESQUEMATICO

(CIRCUITOS IMPRESOS - SECCION CONTROL Y SECCION INDICADORES)







DIAGRAMA ESQUE MATICO (IMPRESO-SECCION MATRIZ DE LEDS)




NOTA:

-136-

ESTOS CIRCUITOS FORMAN TARTE DE LA SECCION DE CONVENTIDORES DIRITALES ANALOGICOS. EN ESTE DIA GRAMA SE MUESTRA EL ALAMBRADO QUE CORRECTICIDE

A UN CANAL, SIENDO EXACTAMEN-TE IGUAL PARA EL OTRO CANAL.






DIAGRAMA ESQUEMATICO (CIRCUITOS IMPRESOS CONTROL DE DISPLAY Y CONTROL DE ENTRADAS Y SALIDAS)

INPRESO CONTROL

CZII4 LM 78LIZCE

-139

OBSERVACIONES.

- 1.- Todas las resistencias son de 5% de tolerancia.
- Los capacitores son de 10% de tolerancia a menos que se indique lo contrario.
- 3.- Las lineas punteadas (--- ---) indican que los componentes se localizan en otro circuito impreso.
- 4.- Las letras encerradas en circulos se refieren a puntos de prueba mencionados en la sección correspondiente.
- 5.- La nomenclatura para las fuentes es la siguiente:

Vec = 5 V

VDD = 15 V

V== = -15 V

 $V_{mm} = 0 V (tierra)$

 $V_{ee} = 5 V (bateria)$.

- 6.— Las patas de los CI que no aparecen en los diagramas esquemáticos no fueron utilizadas.
- 7.-- La tierra analògica y la digital es la misma y queda indicada con el símbolo. 🗗
- 8.- Los simbolos y E muestran la forma en que se presenta la señal, cuando esta se habilita.
- Las lineas de control encerradas en parentesis () indican que existe relación con uno o más diagramas esquemáticos.
- 10.- El canal de datos indicado con las letras 80-87 y el canal D0-D7 no estan conectados directamente, sin embargo la misma información se maneja en ambos canales. El G134 funciona como buffer.

APENDICE B LISTA DE PARTES


APENDICE B

PARTE	SEMICONDUCTOR	FUNCION	OBSERV ACIONES
		,	
D1-D18	1N4148	Rectificador de 60 Hz.	Diodo.
TR1-TR9	2A267	Interruptor.	FET canal n.
TR10-TR18	2A237	Interruptor.	Transistor npn.
C11-C13	SN74LS279	"Debouncer".	Flip-Flop R-S.
CI4-CI5	SN7425	Lògica de control.	Compuertas NOR.
C16	SN74LS00	Lògica de control.	Compuertas NAND.
C17	SN74L332	Lògica de control.	Compuertas OR.
C18	SN74LS221	Monoestable: 1/2 Inhibidor de rebote 1/2 Detector de accionamiento continuo.	
C19	SN74LS273	Latch.	Latch de 8 bits.
C110	SN74L374	1/2 Detector accionamiento continuo. 1/2 Latch.	Flip-Flops "D".
C111	SH74121	Supresor de rebote al apagar.	Noncestable.
TR19	2A237	Interruptor.	Transistor npm.
TR20	2A239	Oscilador.	Transistor npn.
TR21	2493	Oscilador.	Transistor npn.
CI12	SN74LS74	Latch.	Flip-Flops "D".
C113	SN74LS192	Selección de memoria.	Contador 4 bits. (Up-down).
CI14	SN74LS248	Display driver.	Convertidor BCD- 7 segmentos.
DISP-1	FND357	Indicador de memoria.	Led display.
C115	SN74LS74	1/2: Detector de habili- tación de teclas 1/2: Latch.	Flip-Flops "D".


C116	SN74LS153	Limitador del contador	Multiplexor doble 4 a 1.
C117-C118	SN74LS193	Contador binario de 5. bits.	Contador binario de 4 bits.
CI19	SN74LS00	Lògica de control.	Compuertas NAND.
C120	TBP193030N	Generador de código.	Prom bipolar 32X8.
C121	SH74LS248	Display Driver.	Convertidor BCD- 7-segmentos.
C122	HCH2708	Generador de código.	EPRON 1024X8.
C123	SH74LS04	Lògica de control.	Inversores.
DISP-2	FND357	Indicador de ganancia.	Led display.
D1SP-3	FND358	Indicador de ganancia.	Led display.
C124	SH74L\$374	Registro temporal.	Latches de 8 bits.
0125	SN74LS32	Lògica de control.	Compuertas OR.
0126	SH74L500	Lògica de control.	Compuerta NAND.
C127-C128	MCM2114	Memoria.	RAH 1024X4
C129	SH74ALS568	Contador BCD.	Contador BCD 4 bits.
C130	SN74LS42	Direccionador de banda.	Decodificador BCD- Decimal.
C131	NCN2716	Circuito secuencial.	EPROH 2048X8
C132-C133	SN74LS175	Circuito secuencial.	Latch cuadruple.
D19-D20	184148	Pulso-reset.	Diodo.
C134	SH74LS244	Bus driver.	Octal buffers.
C135	NE555	Oscilador.	Timer.
C136	SH74LS92	Divisor / 12.	Contador binario.
TR22-	2A237	Derivador.	Transistor npn.
C137-38	SN74LS107	Togle switch.	Flip-Flop J-K.
TR23	2A237	Interruptor.	Transistor npn.
D21 -	1N914	Protector de transistor.	Diodo.

C138	HE556	Oscilador.	Timer doble.
C139	SN74LS373	Latch.	Octal latches.
C140	HCH6810	RAH.	RAH 128 * 8.
C141	SH74LS90	Contador del desplegado	Contador BCD.
C142	SH74LS42	Direccionador de banda de display.	Decodificador BCD-Desimal.
CI43	SN74LS85	Comparador de direcciones.	Comparador de magnitud.
C144	SN74LS27	Lògica combinacional	Compuertas NOR 3 entradas.
C145	HC1408	DAC.	Convertidor A-D.
CI46	SH74LS109	Contador.	Flip-Flops J-K.
C147	SN74LS139	Indicador de selección de entrada.	Flip-Flop J-K.
C148	CD4052	Multiplexor analògico.	
REL-1		Relevador.	
CI49.	TL081	Amplificador.	Amp. Operacional.
C150-51	LH3914	Display driver.	Dot bar display driver.
C152-57	SH74LS27	Lógica combinacional.	Compuertas NOR 3 entradas.
C158-77	MC1408	Convertidor D-A.	DAC.
C178-97	SH74LS373	Latch.	Latch de 8 bits.
C198-109	TL074	OP AHP.	Amp. Operacional.
C1110	7905	Regulador -5V.	
C1111	7805KC	Regulador +5V.	•
CI112	7815	Regulador +15V.	
CI113	7915	Regulador -15v.	
CI114	78L12	Regulador -12V.	


APENDICE C
CIRCUITOS IMPRESOS




CIRCUITO IMPRESO TECLADO




CIRCUITO IMPRESO TECLADO




CIRCUITO IMPRESO SECCION CONTROL



CIRCUITO IMPRESO SECCION CONTROL






CIRCUITO IMPRESO SECCION CONVERTIDORES DIGITALES-ANALOGICOS




CIRCUITO IMPRESO SECCION CONTROL DISPLAY







CIRCUITO INPRESO SECCION CONTROL DISPLAY












CIRCUITO IMPRESO SECCION INDICADORES



CIRCUITO IMPRESO CONTROL DE ENTRADAS Y SALIDAS.

APENDICE D

ESPECIFICACIONES DEL LHC835.



PRELIMINARY

LMC835 Digital Controlled Graphic Equalizer

General Description The UNCOS is a mensionic, of

The LMCSSE is a manufable, digitally-controlled graphic equalizer CMOS LSE for IS-PI music. The LMCSSE consists of a Logis section and a Signed Path section made of analog existince and tritin-filtre olicon-chromium recistor networks. The LMCSSE is used with external reconstar elevate to make a store equalizer with seven branch, ±12 diff of the control the separation of the LMCSSE makes it copy to build a pit-corrected equalizer.

The signal path is designed for very low roles and distortion, resulting is very high performance, competitie will SCM aurin.

Features

- The values controls require
- Thron-wise interlege
- I 14 hands 25 store each
- +12 off or +6 off onto more
- II Low naise and distortion
- m TTL, CMQ6 legis compatitie

\pplication:


- 16/7 equals
- Needvar
- E Car stores
- i Musical Instrume
- Topo oqualizati
- of Volume assistant

Connection Diagram


Deliberation Sections



Top You



12部



S 12章

Absolute Maximum Ratings

Supply Voltage, $V_{DD} - V_{BS}$ 18V Allowable input Voltage (Note 1) $V_{BB} - 0.3V$ to $V_{DD} + 0.3V$

Opwrating Ratings
Supply Voltags, V_{DD}-V_{SB}
Digital Ground (Pin 12)
Digital Input (Pins 14, 15, 18)

5V to 15V V_{SS} to V_{DD} V_{SS} to V_{DD}

Storage Temperature, T $_{\rm edg}$ = -60°C to +150°C Land Temperature (Soldering, 10 eac), T $_{\rm L}$ +300°C

Analog input (Pine 1, 2, 3, 4, 25, 23, 27)
(Note 1)
Opticating Temperature, Temp

کوئ مٹائی V_{SS} کا کاری۔ 1-40°C ما 1-40°C-

Electrical Characteristics (New 2) V₀₀=7.5V, V₃₆=-7.5V, AGHD=0V LONG SECTION

Symbol .	Permeter	Test Conditions	Typ	Tooled Limit (Note 3)	Design Limit (Note 4)	Unit (Limit)
loos.	Supply Current	Pleas 14, 15, 18 are 0V	0.01	0.5	0.5	mA (Mex)
SSL.	*	Pine 14, 15, 16 are 0V	0.01	0.5	0,6	mA (Mex)
loon .		Phys 14, 15, 16 are 5V	1.3	5	5	mA (Max)
last.	•	Plane 14, 15, 16 are 5V	0.9	5	5	mA (Mad
V _{#H}	High-Level Input Voltage	GFFra 14, 15, 16	1.8	2.3	2.5	V (Min)
ViL	Low-Level Input Voltage	@Ples 14, 15, 16	0.0	0.6	0.4	V (Mar)
f _o	Clock Frequency	8Pin 14	2000	500	500	kHz (Mac)
4-(STB)	Width of STB Input	See Figure 1	0.25	1	1	μS (Min)
Lane Control	Data Setup Time	See Figure 1	0.25	1	. 1	μS (Min)
thold	Data Hold Time	See Figure 1	0.25	1	1	μS (Min)
tas	Oelay from Rising Edge of CLOCK to 515	See Figure 1.	0.25	1	1	puS (Min)
hn .	Input Current	@Fins 14, 15, 18 0V < V _{IN} < 5V	±0.01	z i		μΑ (Mes)
GN	Input Capacitance	@Pins 14, 15, 16 f = 1 MHz	5			ρF


tota 1: Pina 2, 3 and 36 have a magnus reput voltage range at ± 22V for the hydral application afrown in Figure 7.

Note: \$: Solid residence apply at temperature common. Ad other resident apply of TA = 29°C, V_{CD} = 7.5V, V_{SS} = -7.5V, D.GHD = A.GHD = 0V as shown in the test cross, Plante 3 and 4.

Note 3: Gugranteed and 100% production tested

Note & Guaranteed (but not 100% production tested) over the operating temperature range. These Britis are not used to culculate outgoing quality leaves

Timing Diagram



TI AL 0725

Notes To creange the gain of the presently selected hand, it is not necessary to send DATA I (Band Belactori) each time. FIGURE 1

Electrical Characteristics (Note 2) V_{DD}=7.5V, V_{BB}=-7.5V, D.GND=A.GND=0V

BIGNAL PATH SECTION	
----------------------------	--

Symbol	Partirolog	Yest Conditions	Typ	Tested Limit (Note 3)	Design Limit (Note 4)	Unit (Limit)
My	Gain Error	Ay=0 d9 # ± 12 d8 Range	0.1	0.5	0.5	dB (Max)
		Ay=0dB = ± 6dB Range	0.1	1 .		dB (Max)
		Ay = ±1 dB @ ± dB Range (Red or Red is ON)	0.1	0.5	9.6	dB (Mari)
		Ay=±2d5 0±12d6 Rango (R _M or R _M is OM)	0.1	0.5	0.8	49 (Marc)
		Ay= ±3 dB 0 ± 12 dB Range	0.1	0.5	0.6	dB (Max)
	,	(Pag or Rog in CH) Ay = ±4 dB 0 ± 12 dB Range	0.1	0.5	0.7	dEl (Max)
		(Reg or Reg is ON) Ay=±5dB 0±12dB Range	0.1	0.5	9.7	dB (Mex)
		, (R _{ef} or R _{ef} is ON) Ay≃ ±9 dB dt ± 12 dB Range (R _{eff} or R _{eff} is ON)	0.2	1	1.3	dB (Max)
THO .	Total Harmonic	Ay = 0 dB @ ± 12 dB Renge V _M = 4V _{mm} (= 1 ldtz	0.0015			*
	, ,	Ay=12 d9 9 ± 12 d8 Range V _{IN} =1V _{max} (= 1 letz	0.01	0.1		% (Max)
•		V _{IN} = 1V _{ITE} (= 30 lotz	0.1	0.5		% (Max)
		Ay = -12dB @ ±12dB Renge	0.01	0.1		% (Max)
		V _{IN} = 4V _{(No.} (= 1 s)tz V _{IN} = 4V _{(No.} (= 20 k)tz	0.1	0.5		% (Max)
Vo Mex	Maximum Output Voltage	Ay=0 dB @ ±12 dB Range ThD <1%,1=1 ltHz	5.5	5.1	5	V _{rree} (Min)
S/N	Signal to Noise	Ay = 0 dB @ ± 12 dB Range V _{ref} = 1 V _{res}	114			- 48
		Ay= 12 d8 0 ±12 d8 Range	106			
		V _{ref} = 1V _{rms} Ay = -12 dB @ ±12 dB Range V _{ref} = 1V _{rms}	116			dB
¹ LEAK	Leukage Current	Ay=0 dB @ ±12 dB Range (All Internal switches are OFF) Pin 2+3, Pin 26		500		nA (Max)
	1 /	Pin 5~ Pin 11, Pin 18~ Pin 24		50		nA (Max)


Note 1: Pers 2, 3 and 86 have a maximum reput vellage range of 2,02V for the lighted application above in Figure 7

Note it Buildings mathems apply at hospologies informat. All other numbers apply at 7,4 × 80°C, V_{ID} × 7.5V, V₆₆ × −7.6V, 0.GMD × 0.0MD × 0

Note & Company and 100% productor factor

Note & Companying that not 100% production tentral area the operating temperature range. These firsts are not used to colories evalgang quality levels.

Timing Diagrams



Notes To strange the gain of the precently advanted band, it is not necessary to send DATA 1 (Sand Selection) each time.

FIGURE 2

Truth Tables

DATA I (Band Balanter

07	8	06	84	000	08	D1	. 00	(Ch A: Band 1~7, Ch R: Bo
н	×		L		L	L	-L	
H	x	1 7	1 7	17		٠.	· H	Ch A ± 12 dB Renge, Ch (
H - :	x.	1 7	1 .	1.	- 7	H		Ch A ± 12 dll Range, Ch S
н	x`	1 .	1 .	1.	ĭ	н.	H	"Ch A ± 12 dis Range, Ch I
Ĥ.	Ŷ	1 .	١.:	1 .	н			Ch A ± 12 dB Range, Ch I
		L	١.	1 .				Ch A ± 12 dB Range, Ch I
н	X		١.	<u> -</u> -	H	L.	,н	Ch A ± 12 de Range, Ch I
Н :	X	[L	-	1	Н	Н	<u> </u>	On A ± 12 db Range, Ch E
н -	X	L	L	L	H	Н	- H	Ch A ± 12 de Pares, Ch S
H	X	[[]	L	[н	L	L	_:L	
Н	X	L	L	₩.	L	L	- H	Ch A ± 12 dB Range, Ch E
н	x	L	L	н	L	. Η •	· L	Ch A ± 12 dis Range, Ch 1
ŀн.	l x	ļ L	L.	H	L	- H	- H	ORA ± 12 dB Range, OR B
н.	X.	ا L ا	L	Н.	H	L	. L-	Ch A ± 12 dB Range, Ch B
н	x	l L	L	(H	н	L.	H.	. Ch A ± 12 dll Range, Ch B
н	X	١٠	ī	H	н	Ĥ	- L	Ch A ± 12 dB Range, Ch 8
н :	x	l ī	١.	н	11	H	Ĥ	Ch A ± 12 dB Range, Ch B
		1 .	1 -					Chi A ± 12 dB Range, Ch B
H	X	1 .	н		464 Ct	wy inp	yr i	Ch A ± 12 dS Range, Ch 8
H	х	н.	L	٧		ary Inc	ul l	ChA ± 6 dB Range, Ch B
н	x	н	н	.v	alle Die	wy irea	ud .	· ·
1	Ť	+	+	-		Code	+	Ch A ± 6 d8 Range, Ch B
ė.	•	ė	ė					

(CR) At Bland 1 \sim 7, CR St Bland 8 \sim 14) Ch A \pm 12 dB Plangs, Ch S \pm 12 dB Rangs, No Sansi Salaoton

Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 1
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 2
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 2
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 4
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 4
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 6
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 6
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Bend 6
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Bend 10
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 10
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 11
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 11
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 12
Ch A \pm 12 diff Rengs, Ch B \pm 12 diff Rengs, Send 12

Ch A ± 12 dB Range, Ch B ± 12 dB Range, Bend 13 Ch A ± 12 dB Range, Ch B ± 12 dB Range, Send 14 Ch A ± 12 dB Range, Ch B ± 12 dB Range, No Sand Saled

Ch A ± 12 00 Hange, Ch 6 ± 12 00 Henge, No Sand Select Ch A ± 12 dS Range, Ch 6 ± 6 dB Range, Sand 1~14

ChA \pm 6 dB Renge, Ch B \pm 12 dB Renge, Band 1 \sim 14 Ch A \pm 6 dB Renge, Ch B \pm 6 dB Renge, 9and 1 \sim 14

O DATA 1

@ Don't Care

@ Ch A ±6 d8/±12 dB Range

© Ch B ±8 dB/±12 dB Range


DATA II (Gala Balantian)

	·							
	07	De	DE	D4	D9	DOP	D1	De
Pat	L	×	ī	L	L	L	L	٦
(1 dB Boost "	l L	Н	H.	i L	L	L	L	TL 1
2 dB Boost	L	н -	L	н	٠, ۲,	Ł	Ł	L
3 dS Boost	L-	Н :	L	L	н	L	Ł	L.
4 dts Woest	L	H	L	L	L	H	L	L.
5 dS Boost	L	н	L	L	Ł	Ļ	H	L
, 6 diß Soomt	L	H	L	н	L	L	н	L.
7 dB Boost	L	н	ļн	L	н	L	H	L)
8 dS Goost	l L I	H	L	н	L	н	н	L.
5 dB Socot	L	н	L	L	L	L	L	H
10 del Boost	L.	H-	ŀн	- L	н	L	L	H
11 dB Boost	L	H	H	L	Н	н	L	H [
12 dB Boost	L	н	ł H	L	н	Н.	, н	_H ∫
L 148~12 d8 Cut `		L	Ĺ	V	ald Abo	we Inp	ut	
	1	t			Gain	Code	-	
	ė	ós.	ı	*				· {


This is the gain it the ± 12 dB range is selected by DATA 1. If the ± 6 dB range is selected, then the values shown must be approximately halved. See the characteristics curves for more exact data.


O DATA II


Boost/Cut




S 4










S 12

Typical Applications (community


Cg = 47, G _{12,69} = 1.4									
	(_a (Mar)	C.	G,F)	P. (A)	$R_{\bullet}(\Omega)$				
Zı	16	3.3 _p	Q.47µ	100m	880				
Z2	31.5	15μ	0.22	- 11 00	680				
Z	#3	1 1 1	0.1 _p	100k	600 0				
24	125	0.36µ	0.088	81k	800				
25	250	0.22	ىر0033	124	880				
Ze .	500	0.1µ	0.015µ	1000	880				
Z 7	19:	U.047	0.01	1234	860				
Z 30	* .	0.022µ	0.0047 _p	91k	880 0				
ZB	44	ا برا 0.0	0.0002	110h	600				
Z10		48800.0	4100.0		980				
Z11	100	0.0033 _#	680p	420	880 I				
Z12	32h	0.0015µ	470p	58%	510				














S 12

Typical Applications (comment







Typical Applications (Continued)

Sample Subroutine Program for Figure 14, LMC835-COP404L CPU Interface

HEX			<u>ئ</u>	COMMENTS
CODE	LABEL	MHEMORIC	_	
27	LHC835 :	LBI	37	POINT TO RAMADDRESS 39
05	SEED	LD		;RAMDATA TO A
21		EC		; SET CARRY
335F		OGI	•	;SET PORT G= 1111, OPEN THE AND GATES
47		ZAS ·		SWAP A AND SIO, CLOCK START
05		13 .		RAMDATA TO A. MAKE SURE A = DATA
07	,·-	XDS	5.	:SWAP & AND RANDATA, RANADDRESS=RANADDRESS-1
05	. •	រោ		HAMDATA TO A
47		ZAS	•	; SMAP A AND SIO
Q5 .		LD		;randata to a, make sure a=newdata
07	-	XD5		:59AP A AND RANDATA, RAMADDRESS=RAMADDRESS-1
32		RC		RESET CARRY
U		IA3		SMAP A AND SIO, CLOCK SIGP
335D		063	13	:SET PORT C=1101, MAKE STROBE LOW
335B		190	11	ISET PORT G=1011. MAKE STROBE RIGH, CLOSE THE
	No see			CATES
43		CBA		;BD TO A
43		AISC	3	;RAMADDPESS < 3C THEN RETURN
44		RET		•
80		17	, S2000	

	TAM -			
	DOMESS	•	٠	" COMMITTE
30 .	DATA			GAIR DATA D4-D7
30	DATA			;QAIN DATA DO-D3
22	DATA		٠.	:BARD DATA D4-D7
39	2472			:BAND DATA DO-DS


Application Hints

SWITCHING NORS

The LEGOSS uses CROS enalog existnes that have small inchanges Sess than SS mill, When a band is selected for fall gain, all the existines in the band are upon and the resonator circuit is not consessed as the LAGOSS resistor relevant. It is only in the fill meate that the small behape currients can eause problems. The agust is the resonator circuit is usually a coppositor and the leadings countries will showly charge up this expenditor to a large unitage if there is no resistory part to brief it. When the band is set to any value other than fall the charge on the expension will be discharged by the resistor naturals and three will be a trainer at the output. To that the use of the teamward, Pa_EMA in recommery.

HOW TO AVOID SWITCHING HOISE DUE TO LEAKAGE CURRENT (Refer to Figures 7 and 8)

CHARGE IT (Here to Process 2 and or to leakage currents when changing the gain, it is recommended to put Riggar 100 KI) between Pin 3 and Pin 5—11 each, Pin 28 and Pin 12—24 each. The resistor friends the voltage that the capacitor can charge to, with minimal effects on the equalization. The frequency response change due to Rigar, are shown in Figure 15. The gain error is only 0.2 dB and O error is only 5% at 12 dB boost or out.



BIBLIOGRAFIA

- (1).- Fletcher, William I. "AN ENGINEERING APPROACH TO DIGITAL

 DESIGN", ed. Prentice-Hall, New York, 1980.....
- (2).- Boylestad, Robert y L. Nashelsky. "ELECTRONICA TEORIA DE CIRCUI-TOS", ed. Prentice-Hall, Bogotá, 1982.
- (3).- Schilling, Donald y C. Belove. "ELECTRONIC CIRCUITS. DISCRETE
 AND INTEGRATED", 2a. edición, McGraw-Hill, Tokio, 1979.
- (4).- Peatman, John B. "THE DESIGN OF DIGITAL SYSTEMS", ed. McGraw-Hill,
 Tokio, 1972.
- (5).- Ziemer, R.E. "PRINCIPIOS DE COMUNICACIONES. SISTEMAS, MODULACION
 Y RUIDO", ed. Trillas, México, 1981.
- (6).— Gray, Paul E. y Campbell L.S. "PRICIPIOS DE ELECTRONICA. ELECTRO-NICA FISICA, HODELOS Y CIRCUITOS ELECTRONICOS", ed. Reverté, Barcelona, 1978.
- (7).- Tobey, Gene E. y J. Graeme. "AMPLIFICADORES OPERATIVOS. DISENO Y APLICACION", ed. Diana, Mexico, 1979.
- (8). Taub, Hebert y D. Schilling. "DIGITAL INTEGRATED ELECTRONICS", ed. McGran-Hill, Tokio, 1977.
- (9).- Ogata, Katsuhiko. "INGENIERIA DE CONTROL MODERNA", ed. Prentice-Hall, Madrid, 1980.
- (10).- Markus, John "MODERN ELECTRONIC CIRCUITS REFERENCE MANUAL" Mc Graw-Hill.

Hanuales.

(11).- Prácticas de Laboratorio de Análisis de Circuitos Eléctricos. Salvà Calleja A., Sánchez Esquivel V. UNAH, 1984.

- (12).- The TTL Data Book for Design Engineers, 2a. Edición. Dallas: Texas Instruments Inc., 1981.
- (13).- The TTL Data Book. Volume 3. Advanced Low-Power Schottky.

 Advanced Schottky. Dallas: Texas Instruments Inc., 1981.
- (14).- Voltaje Regulator Data Book. Switching, Series Pass, Shunt,
 Precision. Dallas: Texas Instruments Inc., 1983.
- (15).- Manual de Semiconductores de Silicio. Edición Tecnica. Texas
 Instruments de México. 1983.
- (16).- General Electric Replacement Semiconductor Guide, Kentuky:
 General Electric Company, 1982.
- (17).- The Bipolar Microcomputer Components Data Book for Design
 Engineers, 3a. Edición, Dallas: Texas Instruments Inc., 1981.
- (18).- 1982 Linear Data Book, California: National Semiconductor Corporation, 1982.
- (19).- 1984 Linear Supplement Data Book, California: National Semiconductor Corporation, 1984.
- (20).- CMOS Data Book, California: National Semiconductor Corporation, 1980.
- (21).- 1984 Memory Data, Austin, Texas: Technical Information Center,
 Motorola Semiconductors Products Inc. 1984.
- (22).- Sansui SE-7 Ecualizador. Manual y diagrama.

Articulos.

- (23).- Bode H.H. "Variable Equalizers", Bell Systems Technical Journal,
 Volumen 17 No 2 p.p.229-244 Apr.1983.
- (24).- "A New Family of Variable Equalizers", IEEE Transaction on Circuits and Systems. Vol CAS 29, No 5 Hay 1982.

- (25).- Roberts, John. "Stereo Parametric Equalizer" Popular
 Electronics. Volumen 16 No 3. Sept. 1979.
- (26).- Morrison, Bryan. "Delta Graph Octave-Band Equalizer",

 Electronic Experimenter's Handbook 1980 p.p. 57-61.
- (27).- Popular Electronics, Volumen 19, Numero 10, octubre, 1981.
- (28).- Salvá Calleja A., Sánchez Esquivel V. "Simulación de un Generador Trifásico Balanceado de Baja Potencia para Fines Didácticos", Revista Ingeniería. Volumen LI, No.4, UNAM, 1981.