



UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

Facultad de Ingeniería

**DISEÑO Y CONSTRUCCION DE UNA INTERFASE
PARA UN MICROPROCESADOR.**

T E S I S
Que para obtener el título de:
INGENIERO MECANICO ELECTRICISTA
P r o s e n t a :
JOSE LUIS MORENO LASTRA
EMILIO RAMIREZ RAMIREZ

*24
10/1*
Méjico, D. F.

1970



UNAM – Dirección General de Bibliotecas

Tesis Digitales
Restricciones de uso

DERECHOS RESERVADOS ©
PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

TESIS CON FALLA DE ORIGEN

INDICE

Tema.	Májia
- Introducción	1
Capítulo I.	
- Descripción del sistema.	3
Objetivos de la interfase.	7
Elegida del microprocesador.	7
Selección de las calculadoras electrónicas.	8
Simulación del teclado.	10
Desdiseñado y desmultiplexaje del display.	10
Desplazamiento de los niveles de tensión.	11
Capítulo II.	
- Interfase del display.	12
Desplazamiento de los niveles de tensión.	12
Conversión de 7 segmentos a código B C D.	13
Desencadenamiento de los dígitos.	15
Capítulo III.	
- Interfase del teclado.	21
Estructura del teclado	21
Simulación del teclado.	21
Circuito de interfase del teclado.	22

Capítulo IV.	
- Circuito de interfase.	36
Etapa de escritura.	36
Etapa de lectura.	37
Implementación física del circuito de interfase	40
Capítulo V.	
Interfaz periférica programable.	44
Selección del modo de operación.	47
Modos de operación.	50
Definición de los formatos de entrada y salida.	57
Código de comandos.	59
Capítulo VI.	
- Descripción del programa.	61
Instanciaciones del programa.	61
Entrada y salida.	67
Apéndice A.	
- Unidad central de procesamiento 8080.	90
Arquitectura del C.P.U - 8080.	90
El ciclo del procesador.	94
Secuencia de interrupción.	103
Secuencia de retención.	105
Secuencia de alto.	107
Instrucciones del C.P.U - 8080.	107

Apéndice B.

- La calculadora electrónica de bolillo. 113

- Bibliografía. 129

----- 0 -----

INTRODUCCION

A finales de 1971 se comercializó el primer Microprocesador (el modelo 4004 - de la casa INTEL). En un principio esto fue utilizado por científicos, investigadores y técnicos de grandes empresas; actualmente ha alcanzado tal desarrollo que se está imponiendo con inusitada fuerza, a tal grado, que se cree que el Microprocesador está destinado a convulsionar el mundo de la electrónica.

En efecto los Microprocesadores están abriendo nuevos caminos facilitando el diseño de sistemas complejos ofreciendo una gran flexibilidad y posibilitando la introducción de nuevas opciones en los sistemas ya construidos.

Entre las muchas ventajas que proporcionan estos dispositivos cuenta la reducción de costos en innumerables aplicaciones en los domios de circuitos integrados - que pueden ser remplazados por uno único chip. La reducción del cableado y la miniaturización del circuito supone una mayor fiabilidad, menor consumo de potencia y por último una gran facilidad para el diagnóstico de averías, reparación y mantenimiento de los equipos.

Los Microprocesadores tienen una notable repercusión en la concepción del diseño, en el tiempo y costos de desarrollo de nuevos sistemas, y consecuentemente de sus costos de fabricación.

Los dispositivos del Microprocesamiento están siendo utilizados en numerosas y variadas aplicaciones, cubriendo un amplio espectro que abarca desde las comunicaciones, la industria, los productos de consumo, la instrumentalidad y las computadoras. Dentro de este grupo de aplicaciones se pueden citar sistemas con memoria como el control de procesos, control mineralicio, terminales inteligentes, sistemas de ventas,

juegos electrónicos, elementos autocalibradores, equipos biomédicos, aplicaciones militares, control de vehículos, procesamiento de datos, operativos electrodinámicos, etc.

En la mayoría de estas aplicaciones se requiere desarrollar operaciones matemáticas en mayor o menor complejidad. Estas operaciones las puede realizar el Microprocesador, así como una calculadora electrónica, la diferencia estriba en la forma de proporcionar el programa a la máquina.

En el Microprocesador el programa se introduce en la memoria, y por consiguiente, es modificable o eliminado a voluntad sin tener que intervenir en la circuitaría del mismo; es lo que se llama una máquina con programa grabado.

En una calculadora, por el contrario, el programa viene fijado por la circuitaría en forma de cableado (hardware). Por tanto, no se puede modificar o posteriorizar. El funcionamiento es diferente si el programa (o el microprograma) es grabado en una memoria ROM o RAM.

Para que un Microprocesador realice todas las operaciones que pueden obtenerse de una calculadora electrónica necesitaremos suministrando un serie de rutinas Software (programas) dichas rutinas están complejas y tediosas y necesitanos gran cantidad de memoria.

Otro método de obtener esto es optar una calculadora o un Microprocesador, — necesitando éstos su propio programa, para que el microprocesador controle la calculadora, y así, realice las operaciones matemáticas.

En este trabajo se presenta el diseño de una interfase implementada en Basicmos que realiza la función de complemento entre una calculadora electrónica y un Microprocesador.

procesador. Esta Interfase evita la implementación en Software de las funciones - aritméticas - asociadas anteriormente relativamente a bajo costo.

El sistema "Micropuercador - Calculadora" tiene aplicación principalmente en aquellos proyectos en los cuales no sea necesario una gran precisión ni velocidad de cálculo, debido a que los calculadores tienden a ser lentos; algunos calculadores apenas realizan diez multiplicaciones por segundo. El utilizar una calculadora es confiabilidad del vez alminuya la lentitud del sistema, pero aumentaría el costo, volumen y complejidad de la Interfase e desarrollarla. En cualquier caso el principio del diseño de la Interfase es el mismo, quedando a criterio del diseñador el utilizar una calculadora más o menos compleja dependiendo de los requerimientos de su sistema a implementar.

Para fines ilustrativos e: el desarrollo de la Interfase de acoplamiento se ha elegido una calculadora que únicamente realiza las cuatro operaciones fundamentales (Suma, resta, multiplicación y división).

Este trabajo que se presenta como apartado del Seminario titulado "Diseño y - Construcción de una Interfase para un Micropuercador", se encuentra dividido en - seis capítulos y dos apéndices.

En el capítulo I se establecen las relaciones necesarias para combinar un Micropuercador y una calculadora, así como la elección del Micropuercador y la calculadora utilizada. También se establecen los objetivos en el diseño de la Interfase.

El capítulo II se refiere al diseño de la Interfase respecto a la parte que - corresponde al Display. Se diseña el circuito que convierte el código de siete segmentos a código B C D.

En el capítulo III se investiga acerca de como está constituido el teclado de la calculadora y se diseña el circuito que logra la simulación del mismo.

En el capítulo IV se describe el circuito total de Interfase, así como, las señales de control necesarias para establecer comunicación entre la calculadora y el microprocesador.

Las características generales de la Interface Periférica Programable 1771 - 82 551 son mencionadas en el capítulo V, así como la selección de su modo de operación; también es establecido el formato de Entrada / Salida y el código del teclado.

La descripción del programa que permite al C 64 controlar la calculadora, así como, el ensemble y simulación del mismo se realiza en el capítulo VI.


En el Apéndice A se da un resumen de las características principales del Microprocesador 8080 de INTEL, así como el grupo de instrucciones del mismo.

Por último, en el Apéndice B se trata de dar una breve descripción del funcionamiento básico de una calculadora electrónica.

CAPITULO I

DESCRIPCION DEL SISTEMA

Para llevar a cabo nuestro objetivo: establecer comunicación entre un Microprocesador y una calculadora electrónica requerimos hacerlo a través de dos interfaces como se muestra en la figura (11.1), la cual representa el microsistema que utilizaremos.



Flu.11.1.- Sistema CPU - Calculadora.

El P. P. I. es una Interfase Periférica Programable que depende totalmente del Microprocesador, y puesto que este tipo de interfase es ofrecido como un producto económico en casi todos los microprocesadores en diseño no será incluido en este trabajo. El PPI es un chip especializado en el control de periféricos, tiene como característica fundamental su programabilidad por Software y su conexión directa a los buses del Microprocesador sin buffers auxiliares.

Cada uno de estos chips (11.1) tienen una serie de entradas y salidas que para programarlas pueden estar puestas o separadas como entradas, como salidas, en alta imp-

dencia, etc. al poco tiempo pueden intercambiarse y obtenerse desde el Microprocesador las líneas de Entrada y Salida, bit a bit.

De esta forma, según algunos de los diferentes modos de funcionamiento pueden activar como salidas, como entradas, como buses bidireccionales, como señales de control "handshaking". Cuando actúan como salidas generan suficiente corriente para impulsar transistores darlington de potencia para impresoras o displays de alta tensión, etc.

Puesto que la Calculadora es un periférico para el Microprocesador el "enlace" entre estos dos es a través del PPI.

Para hacer posible la transferencia de datos entre el PPI y la Calculadora necesitamos de una INTERFACE, o lo cual, llamaremos "Interface de la Calculadora" —(debido a que es función de la arquitectura de la Calculadora) y será desarrollado en el presente trabajo.

La rutina Software para el manejo de datos transferidos de la Interface hacia el CPU, depende del Microprocesador y del PPI. Es decir, se requiere desarrollar un programa, el cual, almacenado en ROM nos permitirá dirigir al CPU, inicializar el PPI en el modo de trabajo escogido, para de este manera lograr la sincronización deseada y establecer la comunicación demandada.

En el capítulo VI detallaremos en forma detallada el programa mencionado, baste-se anotar aquí que este rutina es bastante más sencilla que las rutinas anteriores — que son reemplazadas por la calculadora. Esta rutina es básicamente del tipo Load y Stores (Carga y Almacenar).

1.1.- ANEXOS DE LA INTERFACIA.

El diseño de una INTERFASE entre un Microprocesador y una Calculadora Electrónica implica el desarrollo de un cierto procesamiento, y que para nuestros fines se realizó de la siguiente manera:

- A).- Selección del Microprocesador.
- B).- Selección de la Calculadora Electrónica.
- C).- Simulación del esquema de la calculadora.
- D).- Demultiplexaje y decodificación del display de la calculadora.
- E).- Desplazamiento a niveles de voltajes microsegundos.

1.1.1) Selección del Microprocesador:

Para la realización de este Seminario utilizamos el Microprocesador 8080 de INTEL disponible en el Laboratorio de Electrónica de la Facultad de Ingeniería.

El Microprocesador 8080 de INTEL está implementado en un solo chip de LSI, el cual, consta de 40 terminales en doble línea. Este Microprocesador es fabricado utilizando tecnología de coquinas de silicio tipo NMOS de canal N, de esta manera se ha obtenido este rápido (2 microseg/ciclo) y poderoso (172 instrucciones básicas) — microprocesador 8080.

El Microprocesador 8080 tiene un bus de direcciones de 16 bits, un bus de datos de 8 bits y bidireccional completamente decodificado, así como de control comprensible con TTL, memoria auxiliar 64 Kbytes de memoria RAM y ROM combinadas, el MMU — puente direccional hasta 256 puertos de entrada y 256 puertos de salida; para lo tanto, podemos virtualmente expandir ilimitadamente el sistema.

(usando este Microprocesador 8080 en combinación con memoria RAM, memoria de

ceso aleatorio) y memorias ROM (memoria de lectura únicamente), circuitos entrada-salida y registradores de corriente, se complementa el sistema microcomputador MC 5 - 80.

El conjunto de instrucciones del 8080 incluye bifurcaciones condicionales, así como, aritmética binaria y decimal, instrucciones lógicas, instrucciones de transferencia de datos de registros a registros, instrucciones de control de stack e instrucciones de referencia a memoria. En efecto el conjunto de instrucciones del 8080 es suficientemente poderoso para rivalizar con el funcionamiento de muchos de los más avanzados microcomputadores. Debido a las características antes mencionadas podemos decir que este microprocesador es relativamente fácil de interesar.

1.1.2) Selección de la Calculadora Electrónica:

La elección de la calculadora se debe hacer en base a una determinación realizada de los resultados deseados. Los retardos computacionales prolongados resultan — con un factor molesto e intolerable aún en un sistema computacional personal. Para iniciar la elección de la calculadora se listan las funciones que se requerirán. — Luego se miden los tiempos de retardo necesario para la sincronización requeridos por el sistema proyectado. Teniendo mucho cuidado de acumular los retardos resultantes del uso repetitivo de la función más lenta de la calculadora.

Naturalmente la elección de una calculadora confiable, la cual cumple necesariamente algunas prestaciones (para conseguir la habilitación de un número mayor de líneas de digital y numerosas funciones) es una operación implicando un análisis independiente, incrementaría el costo del circuito de la interfaz.

La configuración elegida para este trabajo es la calculadora RUVIL 91 S, en-

yas características técnicas listamos a continuación:

Muestra 915

Dimensiones 44123

Operaciones de cálculo Adición, Sustracción, Multiplicación, División, Raíz Cuadrada.

Funciones especiales Constante, Porcentaje Automático, Cambio de Signo, Constante Pi, Cambio de Registro.

Memoria Una memoria independiente para almacenamiento, con tecla de entrada y borrado y con indicación de memoria activa.

Capacidad Entrada: 8 dígitos

Resultados: 8 dígitos $\times 10^3$

Sistema de los comas coma flotante con desplazamiento automático hacia la derecha (sistema Underflow) y coma fija/coma fija.

Elementos de Conexión Electrónica.... 1 - 825 - LS1 - Chip.

Suministro de potencia..... 4 pilas secas, 1.5 Volts.

Nicas, tensión Nro. 1, IEC R 03.

Dimensiones 120 mm \times 73 mm \times 19 mm
(largo \times ancho \times alto)

Peso aprox. 160 g. (incl. pilas).

1.1.3) Simulación del Teclado de la Calculadora:

Simular el teclado de la calculadora significa el poder "escribir" en la calculadora los datos adecuados para cuando se requiere realizar determinada operación.

Cada uno de los diferentes modelos de calculadoras emplean diferentes métodos para obtener la entrada del teclado. Sin embargo, es casi general el caso, en el -caso, el teclado consiste de switches S. P. S. T. Una interfase general se puede implementar a partir de esta consideración; simulando el cierre de switches en paralelo con los switches del teclado en estudio.

Por lo tanto, el primer paso es determinar el formato del teclado de la calculadora escogida. Los formatos de los teclados más comúnmente utilizados son los siguientes:

- A).- Cada uno de los switches es independiente de los demás, requiriendo conexión a cada switch dos líneas desde el circuito explorador de la calculadora.
- B).- Los switches son dígitos codificados; existe una línea común para todos los switches y una línea común conectada a cada uno de ellos.
- C).- Los switches son explorados de manera multiplexada.

1.1.4) Demultiplexaje y Descodificación del Display:

Se requiere demultiplexar y decodificar el Display de la calculadora para poder "leer" de ella los resultados parciales o totales de al, una operación efectuada en alta, bajo el control del microprocesador, y así, proporcionando a este último, dígitos en código BCD correspondientes a la entrada del CN.

Los resultados que presentan "leer" de la calculadora estarán expresados como -

un circuito multiplexado en siete segmentos, por lo tanto, necesitamos convertir la información multiplexada en siete segmentos a información en código BCD direccional.

1.1.5) Desplazamiento a Niveles de Voltaje adecuados:

En esta parte nos referimos al desplazamiento de niveles de voltaje requeridos para el acoplamiento entre la calculadora y el C.P.U y viceversa.

Como el C.P.U opera en niveles TTL mientras que la calculadora opera con unos o ceros voltajes de 0.3, por lo que, necesitamos traducir los voltajes de control del teclado y del display de nivel de 0.3 a nivel TTL requeridos para establecer comunicación con el C.P.U del Microprocesador.

CAPITULO 11

INTERFASE DEL DISPLAY

Los resultados que queremos "leer" de la calculadora estarán expresados como - un código multiplante en siete segmentos. Por lo tanto, necesitamos convertir la - información multiplante en siete segmentos e información codificada en BCD, y - encapsular los voltajes de control del display de la calculadora a voltajes TTL - seguidos para establecer la comunicación con el Microprocesador.

11.1.- DESARROLLO DE NIVELES DE TENSIÓN.

Los voltajes de control, con los cuales, funcionan el display de la calculadora son los siguientes:

"1" Lógico - 17 Volts.

"0" Lógico - 18 Volts.

Aunque, es más exacto decir, que tenemos un intervalo de valores para cada nivel que varía conforme aumentan (o disminuyen) el número de dígitos que aparecen en el display.

En el nivel lógico "1", tenemos la variación en el intervalo de -17 a -5 V. Para el "0" lógico, nuestro intervalo variable es de -18 a -22 Volts.

El display de la calculadora tiene en su parte inferior diez terminales, los cuales, corresponden cada uno de ellos a un segmento o a un dígito. Estos terminales los hemos identificado mediante un número, dicha numeración fue realizada de izquierda a derecha desde 1 a 19. La relación entre cada uno de estos terminales y su respectivo segmento o dígito se hace a continuación.

- 1 - Llave (apaga el display).
- 2 - Dígito D_8 (dígito más a la izquierda).
- 3 - Segmento "g".
- 4 - Dígito D_7 .
- 5 - Segmento "c".
- 6 - Dígito D_6 .
- 7 - Segmento "b".
- 8 - Dígito D_5 .
- 9 - Segmento "a".
- 10 - Dígito D_4 .
- 11 - Punto Decimal.
- 12 - Dígito D_3 .
- 13 - Segmento "f".
- 14 - Dígito D_2 .
- 15 - Segmento "e".
- 16 - Dígito D_1 .
- 17 - Segmento "d".
- 18 - Dígito D_0 (dígito más a la derecha).

La figura 11.11 muestra el display de la calculadora con sus respectivos bits binarios.

Debido a los voltajes variables que representan a nuestros niveles lógicos, - niveles que cambian con ciertas alturas (divisiones de tensión con resistencias, circuitos con diodos y condensadores, etc), tendremos de encontrar la forma más apropiada para convertir los niveles lógicos de nuestras calculadoras a niveles TTL.




Fig 111.11.- Terminales y Dígitos del Display.

Para el trastorno de niveles mencionado utilizamos Comparadores de Voltaje — LM339, los cuales son cuatro comparadores integrados por chip y con relativamente bajo costo, siendo de que exigen los otros voltajes regulares que utiliza la calculadora.

El circuito que utilizamos para el trastorno de niveles se muestra en la figura 111.21. En dicha figura observamos que los comparadores están polarizados para:

$$V_{CC} = 5 \text{ Volts.}$$

$$V_{EE} = -20 \text{ Volts.}$$

A la entrada inversora conectamos el voltaje de referencia que es de:

$$V_R = -17.5 \text{ Volts}$$




Fig 111.21.- Circuito Desplazador de Niveles del Display.

Las entradas no inversoras de los comparadores las conectamos a las terminales de los segmentos del display.

Por lo tanto, cuando se ilumina el segmento el cual está conectado al comparador, a la entrada de este último suministramos valores -17 V y -5 V y a la salida del circuito obtendremos 3 Volts . Por otro lado, cuando el segmento no se encuentra iluminado tendremos a la entrada del comparador voltajes entre -18 y -22 Volts y a la salida aproximadamente 0.7 Volts . Luego de esto sumaremos los niveles lógicos "1" y "0" adicionados a los circuitos TTL.

11.2.- CONVERSIÓN DE 7-SEGMENTOS A CODIGO BCD.

Debido a que el C.P.U únicamente maneja información en código binario, es necesario convertir los datos del Display en forma de 7-segmentos a código B.C.D -- (Códigos Decimales Codificados en Binario).

Existen diversos métodos que pueden ser usados para convertir el código de siete - segmentos al formato B.C.D. Antes de escoger algún método en particular definiremos nuestros segmentos y la forma como están conectados los dígitos.

El ojo humano y por consiguiente el cerebro, requieren que los siete - segmentos tengan la forma que muestra la figura 111.31, para poder identificar a cada uno de los dígitos decimales. Pero la interfaz para lograr la decodificación sólo suministra de cinco segmentos; a saber: a, b, e, f, g.

Los dígitos que identifican el circuito de interfase para su conversión a código B.C.D tienen la forma mostrada en la figura 111.61.




Fig 111.31.- Segmentos del display.




Fig 111.61.- Definición de Dígitos.

No existen circuitos integrados comerciales que realicen el cambio a código — BCD; pero si hay varios métodos que pueden utilizarse para tal fin. Uno de ellos - y el más común para obtener dicho circuito conversor, es el emplear técnicas tradicionales de diseño lógico (Algebra de Boole, Leyes de Morgan, Mapas de Karnaugh) - con amperímetros AND / OR ó circuitos discretos, pero este método utilizaría varios chips y por lo tanto sería algo voluminoso.

Utilizando elementos MSI (Escala Media de Integración) la implementación del circuito conversor de código serie allo compacto y quizás un poco caro, con este tipo de dispositivos el diseño se basa principalmente en la observación estructural de las tablas de verdad y ecuaciones lógicas proporcionadas por los fabricantes.

Un dispositivo común utilizado en estos casos es el Multiplexor / Selector, el cual, cuenta de cierto número de entradas y salidas, entradas selectores y terminales para sincronización con otros dispositivos de un circuito dado.

Para el caso de funciones lógicas de gran número de variables los Multiplexores amplifican el número de datos, conectando algunas variables de la función a sus entradas selectoras, por lo tanto, estas variables se eliminan reduciendo la complejidad de la función.

En nuestro caso, la función a implementar queda indicada en la tabla III donde cada uno de los bits (D_0 , D_1 , D_2 , D_3) del código PCD es función de cinco variables, que son los argumentos; a , b , c , f , g , del display utilizado para la interfaz para la identificación de dígitos.

Para la implementación del circuito conversor de código se optó el Multiplexor / Selector 3874/53, con el cual, se reduce a tres el número de variables del

addigo B C D.

El C. I. SIT4153 es un multiplicador dual de cuatro entradas, el cual selecciona dos datos de en hilos provenientes de sus cuatro entradas mediante el control de - sus dos entradas selectivas (A, B). La sincronización con otros dispositivos se logra con las terminales G, por lo que debe existir un "cero" lógico en estas terminaciones (G_1, G_2), para habilitar a cada multiplicador.

	D_0	D_1	D_2	D_3
0	0	0	0	1
1	1	1	1	1
2	0	1	0	0
3	1	1	0	0
4	0	1	0	1
5	1	0	0	1
6	1	0	1	1
7	1	1	0	1
8	1	1	1	1
9	1	1	0	1

Tabela III.- Cálculo B (U) (em função de S - argumento).

(este chip 547453) hace posible generar dos funciones de tres variables, lo que lleva a 128 posibles combinaciones de verdad de este Multiplexor, y sus combinaciones lógicas obtenidas del manual son:

$$z_0 = (1/\sqrt{3} - i/\sqrt{3} - i/\sqrt{3} - i/\sqrt{3})\vec{e}_1$$

$$Z_6 = (I_{10} \bar{B} - I_{18} \bar{E} - I_{28} \bar{B} - I_{38} \bar{E}) E_6$$

Donde: $Z_{a,b}$ = Salidas

I_i = Entradas

A,B = Entradas Selectores

$E_{a,b}$ = Terminales de Sincronia

B	A	I_0	I_1	I_2	I_3	E	Z
X	X	X	X	X	X	I	0
0	0	0	X	X	X	0	0
0	0	1	X	X	X	0	1
0	1	X	0	X	X	0	0
0	1	X	1	X	X	0	1
1	0	X	X	0	X	0	0
1	0	X	X	1	X	0	1
1	1	X	X	X	0	0	0
1	1	X	X	X	1	0	1

Tabla 121.- Tabla de Verdad del 5074153.

Este chip 5074153 es requerido para generar el código $C(D)$, para cada una de las entradas, que consta función de tres variables si o las entradas selectores en los asignar las variables de los círcos ya establecidas.

Para un relativamente más sencillo, generemos primero el complemento del additivo (A'), obteniéndole luego en su forma normal a través de la tabla de Invenciones (507400).

A continuación se muestra como se genera el código BD utilizando la tabla de verdad (Tabla 1), así como, las ecuaciones lógicas y tabla de verdad del Multiplexor.

Con el primer chip obtenemos los dos primeros bits (D_0 , D_1) del código BD, — los cuales solo dependen de los segmentos e , f , g , si asignamos a las entradas en lecturas de los multiplexores los segmentos e , b .

Para obtener el bit D_2 (así como todos los demás bits) debemos determinar las conexiones a cada uno de las entradas del Multiplexor respectivo. Para realizar esto obtenemos la tabla 13) observando en la tabla 11) cuál son los estados lógicos — del bit para cada una de las combinaciones de las entradas seleccionadas (que son las que eligen la entrada que aparecerá a la salida del Multiplexor); así como los estados lógicos de los segmentos restantes determinando la relación existente entre algunos o algunos de ellos con respecto a la función lógica del bit a implementar.

Observando la tabla 13) establecemos:

- La combinación ab no existe, esto es, cuando cualquiera de los dígitos apagados iluminado en el display cuando seva alguno de los segmentos g y/o b se iluminan; por lo tanto, la entrada I_{10} del Multiplexor nunca será seleccionada y puede — ser utilizada ó no, debido a ello se hace conectar a la terminal positiva de la — fuente de polarización $U_{10} \dots \dots \dots \text{aV}$.

- La entrada I_{10} es seleccionada dos veces por la combinación de los segmentos ab como se observa en la tabla 3a, el igual que la relación directa existente entre el bit D_0 y el segmento g ; esto indica que este segmento debe ser conectado a la — entrada I_{10} $U_{10} \dots \dots \dots \text{a}$.

- En la combinación $a \cdot b$, la relación directa del bit \bar{D}_0 es con los segmentos f y g , así como, con el bit D_2 . Para en cierto modo asegurar la generación correcta de todo el código BCD asignamos el bit D_2 a la entrada I_{2a} del Multiplexor — $I_{2a} \dots D_2$.

+ En la combinación $a \cdot b$ el segmento e es conectado a la entrada I_{3a} para estar directamente relacionado con el bit \bar{D}_0 ($I_{3a} \dots e$).

Siguientes un criterio similar observamos el bit \bar{D}_1 , uniéndolo la tabla (3b) de la cual observamos:

- Al igual que en el bit \bar{D}_0 no existe la combinación $a \cdot b$ en las entradas selectoras, por lo que la entrada I_{0b} nunca será seleccionada pudiendo ser si no utilizada, también la conectamos a la terminal positiva de la fuente de polarización — $I_{0b} \dots + VI$.

- Con la combinación $a \cdot b$ asignamos a la entrada el bit D_0 para existir una correspondencia entre ambos bits ($I_{1b} \dots D_0$).

- Cuando se activa la entrada I_{2b} , durante la combinación $a \cdot b$ deberá existir en el estado lógico "1" (en las dos ocasiones en que dicha combinación ocurre), por lo tanto, dicha entrada se conecta a la fuente de polarización ($I_{2b} \dots + VI$).

- Durante la combinación $a \cdot b$ el bit \bar{D}_1 , tiene relación directa con alguno de los segmentos e , f , g , ó con otro otro bit en el código BCD; para es posible que sea esto mediante la operación lógica "NOT" entre el segmento f y el bit \bar{D}_1 de la cual debe ser conectado a la entrada I_{3b} ($I_{3b} \dots f\bar{D}_1$).

D₀:

a	b	\bar{b}	c	f	g	\bar{g}	\bar{D}_0	D_0
0	0	-	-	-	-	-	-	-
1	0	0	0	1	1	-	-	-
1	0	1	1	1	1	-	-	-
0	1	0	0	0	0	-	-	-
1	0	1	0	1	1	-	-	-
		1	1	1	0	-	-	-
		1	1	0	1	-	-	-
1	1	0	0	0	1	-	-	-
		0	0	1	0	-	-	-
		1	1	1	1	-	-	-
		0	0	1	1	-	-	-

$$\left\{ \begin{array}{l} I_0 = V_{CC} \\ I_1 = e \\ I_2 = f, g, D_2 \\ I_3 = 0 \end{array} \right.$$

D₁:

a	b	\bar{b}	c	f	g	\bar{g}	\bar{D}_0	D_0
0	0	-	-	-	-	-	-	-
1	0	1	0	1	1	-	-	-
1	0	0	1	1	1	-	-	-
0	1	1	0	0	0	-	-	-
1	0	1	1	1	1	-	-	-
		1	1	1	0	-	-	-
		0	1	0	1	-	-	-
1	1	0	0	0	1	-	-	-
		0	0	1	0	-	-	-
		1	1	1	1	-	-	-
		1	0	1	1	-	-	-

$$\left\{ \begin{array}{l} I_0 = -6 \bar{D}_2 \\ I_1 = D_0 \\ I_2 = V_{CC} \\ I_3 = f \cdot \bar{D}_2 \end{array} \right.$$

Tabla 3a

Tabla 3b

D₂:

a	b	\bar{b}	c	f	g	\bar{g}	\bar{D}_0	D_0
0	0	1	0	0	0	-	-	-
1	0	1	1	1	1	-	-	-
1	0	1	1	0	1	-	-	-
0	1	0	1	1	1	-	-	-
		1	1	1	0	-	-	-
		0	0	0	1	-	-	-
1	1	0	0	1	0	-	-	-
		0	0	1	1	-	-	-
		1	1	1	1	-	-	-
		1	1	0	1	-	-	-

$$\left\{ \begin{array}{l} I_0 = V_{CC} \\ I_1 = D_0, g \cdot V_{CC} \\ I_2 = Gnd. \\ I_3 = (e + 1) \cdot b \end{array} \right.$$

D₃:

a	b	\bar{b}	c	f	g	\bar{g}	\bar{D}_0	D_0
0	0	1	0	0	0	-	-	-
1	0	1	1	1	1	-	-	-
1	0	1	1	0	1	-	-	-
0	1	1	1	1	1	-	-	-
		1	1	1	0	-	-	-
		1	0	0	1	-	-	-
1	1	0	1	0	1	-	-	-
		1	1	0	0	-	-	-
		0	1	1	1	-	-	-
		0	1	0	1	-	-	-

$$\left\{ \begin{array}{l} I_0 = V_{CC} \\ I_1 = V_{CC} \\ I_2 = V_{CC} \\ I_3 = g \cdot D_2 \cdot b \cdot g \end{array} \right.$$

Tabla 3c

Tabla 3d

Para obtener los bits \bar{D}_2 y \bar{D}_3 utilizamos un segundo chip 74153, conectando a sus entradas selectoras (A; B) los segmentos 'a', 'f'; quedando como variables los segmentos: b, c, g.

Continuando con criterio similar determinamos que cada una de las entradas del multiplexor deberá ser conectada de la forma siguiente.

Para el bit \bar{D}_2 :

$$I_{0c} \dots \rightarrow V_{CC}$$

$$I_{1c} \dots 0 \text{ Volts (GND)}$$

$$I_{3c} \dots \overline{(a + f) \cdot b}$$

Para el bit \bar{D}_3 :

$$I_{0d} \dots \rightarrow V_{CC}$$

$$I_{1d} \dots \rightarrow V_{CC}$$

$$I_{2d} \dots \rightarrow V_{CC}$$

$$I_{3d} \dots \overline{g \cdot D_2}$$

Una vez, determinadas las conexiones correspondientes a cada una de las entradas de los multiplexores, en la fig. (III.5) se muestra el diagrama del circuito de amplificación, los Circuito Integrados 557400 que se encuentran en esta figura conectados a cada una de las salidas de los multiplexores con para convertir el complementario del código BCD a su forma normal.




Fig. (2.8) CIRCUITO DE INTERFAZ DEL DISPLAY

11.31.- DIRECCIONAMIENTO DE LOS DISPLAYS.

Para sincronizar la conversión del formato de siete - segmentos al código BCD se necesita direccionar el dígito a "leen" de la calculadora ($D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7, D_8$).

Para lograr este direccionamiento se utiliza el Circuito Integrado 5474151, — que es un Multiplexor / Selector de Datos, El cual, mediante tres líneas de control nos selecciona una entrada determinada de las ocho existentes.

Estas 8 entradas provenientes de los terminales del display, al igual que los terminales de los segmentos son desplazados primariamente, antes de ser conectados al Multiplexor / Selector. Estos terminales del Display se muestran en la fig 111.11.

Los bits B_5, B_6, B_7 provenientes del puerto "B" del P. P. I. (8255) nos dan la dirección del dígito a "leen".

Alando el bit B_7 nos indica si se realiza la operación de Leer ($B_7 = 1$) ó escribir ($B_7 = 0$) en la calculadora. Cuando el bit B_7 es "1" habilita al 5474151 para la selección del dígito, por lo tanto, se realiza la función de leen. El circuito selector de dígitos se muestra en la figura 111.61.




FIG. (22.6) CIRCUITO SELECTOR DE DIGITOS.

CAPITULO III

INTERFASE DEL TECLADO

Como Interfase del Teclado nos referimos a la parte del circuito, que es encargada de interpretar las señales generadas por el C.P.U para realizar una determinada operación en la calculadora.

Las señales son recibidas a través de la Interfase Periférica Programable (P. I. - 8255) y consisten de ocho bits (un byte) que es la longitud de palabras del Microprocesador.

El byte de información proveniente del Microprocesador habilita el circuito - que simula la operación de una tecla mediante un código preestablecido (en el capítulo V se describe dicho código), de acuerdo a la estructura del teclado.

III.11.- ESTRUCTURA DEL TECLADO.

Para determinar la estructura del teclado seguimos dos métodos:

- i).- Analizando directamente el dibujo (los pistas) del circuito impreso del teclado.
- ii).- Mediante un ohmetro se determinan las relaciones existentes entre los los contactos presionados y los terminales interconectados.

Mediante el primer método y posteriormente comprobado por el segundo se obtienen las relaciones que se listan en la tabla 4.

En las embaladuras existen en el topo del circuito impreso del teclado una serie de terminales, los cuales forman el panel de contactos para el teclado y los -

TECLAS	TERMINALES INTERCONECTADAS
a	11 y 15
c	15 y 14
r	8 y 16
π	15 y 4
1-1	8 y 15
s	16 y 9
Δy	15 y 7
7	17 y 7
8	17 y 6
9	4 y 17
÷	16 y 11
0	9 y 15
4	11 y 17
5	17 y 9
6	17 y 8
x	12 y 16
0 aux	15 y 6
1	16 y 17
2	17 y 13
3	17 y 12
-	13 y 16
■	4 y 16
0	15 y 13
.	12 y 15
:	16 y 7
•	16 y 16
‰	16 y 6

Tabla 4.- Relación entre teclas y terminales interconectados.

LÍNEA COLUMNA 15.	TERMINALES INTERCONECTADAS
TECLAS	
π	4 y 15
0	6 y 15
X-Y	7 y 15
I-I	8 y 15
C	9 y 15
a	11 y 15
.	12 y 15
0	13 y 15
c	14 y 15
LÍNEA COLUMNA 16.	
B	4 y 16
B	6 y 16
=	7 y 16
√	8 y 16
S	9 y 16
÷	11 y 16
X	12 y 16
-	13 y 16
+	14 y 16
LÍNEA COLUMNA 17.	
9	4 y 17
8	6 y 17
7	7 y 17
6	8 y 17
5	9 y 17
4	11 y 17
3	12 y 17
2	13 y 17
1	14 y 17

Tabla 5.- Líneas Comunes.

enumeradas desde uno hasta diecisiete (de izquierda a derecha visto de frente), y estos con los números de las terminales interconectadas que aparecen en las tablas 4 y 5.

De la tabla 4 se observa que existen tres líneas comunes, las cuales son las terminales 15, 16 y 17.

A continuación recordaremos la tabla 4 agrupándola de acuerdo a las líneas comunes, y de esta manera, observar con mayor claridad la estructura del teclado en la tabla 5.

La tabla 5 muestra que la terminal 17 es común a todos los dígitos exceptuando el coma; la terminal 16 es común a las operaciones aritméticas, así como, a los funciones de memoria B_n y B_m; y la terminal 15 es común a las funciones: +, M_{out}, X-Y, -, C_b, C_a, ., 0, C. De aquí en adelante al referirnos a las líneas comunes, lo haremos de la siguiente manera:

- La línea común 15 será la línea de las funciones especiales.
- Terminal 16 es la línea de operaciones aritméticas.
- Terminal 17 correspondiente a la línea de dígitos.

III.2).- SIMULACIÓN DEL TECLADO.

Una vez determinado el formato del teclado pasamos a la simulación del mismo. Para lograrlo existe varias alternativas, podríamos por ejemplo conectar resistencias en paralelo con las resistencias del teclado, para el roce y espacio requeridos por cada tecla lo hacen poco aceptable. Mediante switches implementados con transistores - que también podemos simular al presentar los teclados.

Sin embargo, existe una mejor solución la cual es menos cara y más compacta, - no referirse a los Switches analógicos CMOS. Nos avocamos por este último método para implementar la simulación del teclado.

El switch analógico CMOS emplea un compuerto de transistión. La compuerta es el equivalente de un relévisor de estado sólido, cuando la línea de control está en "1" lógico la compuerta deja pasar señales analógicas bidireccionalmente presentes en amplitud de 80 a 150 Ohms. La compuerta dejará pasar solamente aquellas señales cuya amplitud no excede el rango entre sus fuentes de polarización. Cuando la línea de control está en "0" lógico la compuerta actúa como un circuito abierto — 110¹² Ohms).

En las terminales de la calculadora existen voltajes comprendidos entre 0 y -22 Volts; por lo tanto el switch analógico deberá ser polarizado con estos tensiones. De esta manera aseguramos que cualquier posible nivel de voltaje presente en el teclado de la calculadora pase a través de la compuerta simulando el cierre de un switch del teclado.

Los niveles de voltaje para la polarización de la compuerta determinan cuales deben ser los voltajes de control que nos permitirán las condiciones "on" y "off" — deseadas. Por lo tanto, para un "off" el nivel de voltaje de control deberá estar cercano a -22 Volts y para la condición "on" deberá estar cercano a 0 Volts.

III.3).- INTERFfSE DEL TECLADO:

Para escribir en la calculadora, recibimos del puerto 0 de la Interface Paralela Programable 18255 dirigida por el CP4 del 8080: ocho bits, los cu-


los son ordenados en un formato; donde los bits B_1 , B_2 y B_3 seleccionan las líneas comunes obtenidas en la tabla 5. El bit B_0 nos indica si se realiza la operación de leer o de escribir. Los bits B_4 , B_5 , B_6 y B_7 forman el código de la tecla a operar en la calculadora.

En la figura 111.21 se muestra el circuito de Interfase del Teclado. En ella se observa que las líneas comunes son habilitadas por Flip - Flops tipo D (SN7474), los relojes de estos son sincronizados por los Oro - Shaes (SN74121) y estos están disparados por la señal OBF proveniente del P.P.I - 8255. La señal OBF aparecerá a la entrada del Oro - Shaes cuando la calculadora se encuentre lista para recibir un dato proveniente del 8080. Por lo tanto el Microprocesador antes de enviar otro dato esperará que transcurra el tiempo de respuesta de la calculadora, y esto será cuando la señal ACR sea baja.

Los bits B_4 , B_5 , B_6 y B_7 son utilizados por el SN74154 (Decodificación / Demultiplex de cuatro a diecisiete líneas), para seleccionar una de las nueve líneas comunes del teclado.

Los niveles de tensión TTL en la salida del Decodificador / Demultiplex (SN74154) y de los flip - flops (SN7474) deben convertirlos a niveles requeridos para la tensión de control en los Switches Analógicos CMOS (CD4016).

Para efectuar esta conversión de niveles de tensión empleamos Comparadores de Voltaje (IC377) como se muestra en la figura 111.1; la señal de entrada a los comparadores de voltaje es de cero y cinco voltios y las tensiones de salida obtenidas son de -22 y 0 Volts respectivamente.



$$V_{CC} = 5 \text{ Volts.}$$

$$V_{EE} = -22 \text{ Volts.}$$

$$V_{INP.} = 0 - 5 \text{ Volts}$$

$$V_{out.} = -22 - 0 \text{ Volts.}$$

Fig 111.11.- Circuito Desplazador de Niveles del Teclado.




FIG. (III.2) CIRCUITO DE INTERFAZ DEL TECLADO

CAPITULO IV

CIRCUITO DE INTERFASE

A través de los capítulos anteriores hemos desarrollado el circuito de interfase de la calculadora explicando por bloques funcionales, sin embargo, no se han mencionado las señales de control y sincronía que son requeridas por el sistema Microprocesador - Interfase - Calculadora. En este capítulo describiremos la integración de los bloques funcionales para formar el diagrama final del Circuito de Interfase que se muestra en la figura IV.11.

IV.11.- Esquema del Circuito:

En el instante en que el Microprocesador requiere realizar alguna operación aritmética envía a la calculadora, a través del PPI - 8255 y de la Interfase, - los datos necesarios codificados de los cuales que se muestra en la tabla IV.31. En ese instante están recibidos en la Interfase por los Buffers / Drivers SN74107 que tienen como función proporcionar la corriente necesaria para los circuitos protegidos.

Para "señalar" una tocha determinada necesitamos habilitar los switches de una línea no común, lo cual se realiza mediante el Decodificador / Combinador SN74151 que elige el switch correspondiente de acuerdo a la combinación de los bits P_4 , P_5 , P_6 y P_7 .

Los bits P_4 , P_5 y P_7 establecen el switch correspondiente a la línea común, - esta información es notificada posteriormente en los Flip - Flop tipo D 15474741.

Por cada byte de datos que envía el C.P.U., el V.P.I - 8255 proporciona la se-

nel OBF, la cual le indica al periférico (en nuestro caso la Interfase) que le ha sido enviado un dato. Esta señal es utilizada para habilitar los flip-flops tipo D, los cuales liberan la información almacenada que acciona el switch de las líneas - común elegida. La señal OBF también es utilizada por el One-Shot SN74121(A) que genera el tiempo de espera necesario para la reacción de la Calculadora, después del cual, los bits previamente almacenados en los flip-flops (SN7474) son borados, quedando de este manera los flip-flops en condiciones de recibir el próximo dato que envíe el C.P.U.

La señal ACK generada por la Interfase le indica al C.P.U que los datos han sido recibidos y están siendo procesados. Esta señal es generada por el One-Shot SN74121(B), una vez que ha sido recibida la señal OBF y habiendo transcurrido el tiempo de respuesta de la calculadora.

IV.21.- ETAPA DE LECTURA:

Cuando que el C.P.U ha enviado los datos necesarios para realizar la operación deseada, la calculadora procesará esta información y el resultado obtenido se enviará como respuesta hacia el Microprocesador.

El Microprocesador "lecta" dígito a dígito el resultado que recibe del Display, para lo cual, vía el circuito de Interfase una pulsación de control indicando el dígito que desea "leer", esto es con la instrucción anterior en los bits D₅, B₆ y B₇. En el circuito de Interfase estos bits son utilizados por el Multiplexor/Selectores de datos SN74151 para elegir la línea correspondiente del dígito a leer; y a su vez genera la señal STB en conjunción con los argumentos Q₁/Q₀ (bitados para asegurar efectivamente la sincronización del dígito en el circuito en el display).

Con la señal S_7 el Microprocesador acepta el código BCD del dígito leído. Cursa el SN74151 selecciona el dígito a leer por el CP4, su salida activará el -Latch SN7475 (A) liberando el código BCD de dicho dígito, el cual, es aceptado -por el puerto n del PPI - 8255; así como también liberará la iniciación de punto decimal (P.D.) y entusiasta (OVF) generadas por el Latch SN7475 (B). Los señales P.D. y OVF son obtenidas directamente de los terminales respectivos del display y desplazados a niveles TTL (como ;se realizó en los segmentos y dígitos) en vez de ser almacenadas en el Latch.

El Microprocesador en la operación de lectura como de escritura envía una palabra de ocho bits hacia la Interface, por lo cual, es necesario que el circuito de Interface sea capaz de reconocer si esta palabra es un dato a escribir en la memoria ó en los pulsos de control que indica el dígito a leer. Para determinar la función a realizar se utiliza el bit B_0 , el cual, si es un "1" lógico indica el -proceso de lectura, en caso de "0" lógico indicará que se realice la escritura de -un dato.

Cada vez que se leído un dígito para el CP4, el T.P.I le indicará al circuito de Interface que el dato ha sido cargado y aceptado en su latch de entrada, señalando en "1" lógico en terminal de salida T.B.F. Esta señal T.B.F es aplicada a la entrada "Clave" del flip-flop tipo D (SN7474), borrando el dígito seleccionado -previamente por el SN74151, y de esta manera iniciar el proceso de lectura del dígito siguiente.




FIG. 4.1. CIRCUITO DE INTERFASE

IV.31.- IMPLEMENTACION FISICA DEL CIRCUITO DE INTERFASE:

El circuito de interfase fue implementado físicamente en 10 tarjetas, quedando dividido en 5 tarjetas para el display y 5 tarjetas para el teclado. A continuación explicaremos la función principal de cada tarjeta.

A1.- Sección Del Display:

Las tarjetas A y C son los circuitos destinados a desplegar los niveles de señal. La tarjeta A desplaza los niveles existentes en los segmentos, el punto decimal y la indicación de saturación; y la tarjeta C se encarga de lo mismo en las líneas que activan a los dígitos. Ambas tarjetas son idénticas dado que los voltajes existentes en toda la sección del display son iguales. Estas tarjetas están compuestas de los chips LM339, resistencias y diodos.

La tarjeta B contiene el circuito decodificador de 7 - segmentos a código BCD. Está compuesta por dos chips SN74153, un Latch SN7485, componentes AND SN7400, invenciones SN7404 y un Chip SN7408.

En la tarjeta D se encuentran el circuito selector de dígitos formado por el chip SN7475, un chip de componentes AND Buffers SN7437 y componentes OR SN7432.

El circuito selector del punto decimal e indicación de saturación compuesto - por un chip SN7475, se encuentra en la tarjeta E. También en esta tarjeta hay un - chip SN7406 (invenciones buff/ors - drivers) utilizado en las señales UBT y n CK.

B1.- Sección Del Teclado:

Las tarjetas B, C, D, E, J corresponden a esta sección. La tarjeta F contiene los buf/ors - drivers que reciben los datos e impulsan a los otros circuitos de ca-

ta sección. También contiene a los flip - flops tipo D que activan a las líneas común del selector que es elegida.

La tarjeta G está formada por los One - Shot's SN74121; uno que borra los datos almacenados temporalmente en los flip - flop tipo D, y otro que genera la señal A CLK.

La tarjeta H selecciona una de las nueve líneas no comunes, por lo tanto conecta al Selector / Demultiplexor SN74151, así como a los inversores SN7406, que son utilizadas para convertir en "1" lógico la línea seleccionada y en "0" lógico las restantes.

La tarjeta I contiene los amplificadores de voltaje LM399 que convierten la tensión TTL en niveles requeridos para los circuitos H U S (de la calculadora).

Finalmente la tarjeta J contiene los switches analógicos D4016 (tres chips) que controlan la operación de una tecla de la calculadora.

Las tarjetas fueron colocadas en una base de arena de 0.35 x 0.25 x 0.15 metros, como se muestra en las fotografías 1 y 2. Habiendo designado a las tarjetas como se mencionó anteriormente H...J (de derecha a izquierda).

En la fotografía 3 se muestra la calculadora utilizada en el trabajo y en la fotografía 44) se muestra una de las 10 tarjetas (la H), la cual mide igual que todas las demás 10 por 15 cm.





Fig. (1) Circuito de Injeção. (Vista lateral esquerda).






Foto (3) Calculadora electrónica.




Foto (4) Televisor o televisión de los blancos no se ve.

CAPITULO V

INTERFASE PERIFERICA PROGRAMABLE

El 8255 es un dispositivo de interfase periférica programable debido a que su configuración funcional, es programada por el sistema Software de modo que no hay necesidad de incluir lógica externa a este dispositivo. La siguiente figura muestra en forma esquemática los bloques fundamentales que constituyen este dispositivo, y a continuación se describen sus rasgos fundamentales de acuerdo a cada bloque.




Fig IV.11.- Esquema de la 8255.

El buffer bidireccional de zona establecida al bus, es usado como interfase entre el bus del sistema del 8080 y el 8255. El dato se transmite o recibido por el buffer en la ejecución de las instrucciones de Entrada / Salida II / OI.

También pueden ser transmitidas a través del buffer, palabras de control e información de status.

La función del bloque marcado como Lógica de Control y Lectura / Escritura, es manejar todas las transacciones internas y externas tanto del dato como palabras de control o de status. Recibe entradas de los buses de dirección y control y a su vez, emite comandos a los dos grupos de control A y B. La terminal \overline{RD} (read) permanece con un nivel bajo al envío de datos o información de status del 8255 al CPU — del 8080 (en el bus de datos). En consecuencia, permite que el 8080 escriba en datos o palabras de control en el 8255. Las terminales A_0 y A_1 , puentean el bit 0 y puentean el bit 11 en conjunción con las entradas \overline{RD} y \overline{WR} , controlan la selección de uno de los tres puertos o el registro de palabras de control. Estas terminales son normalmente conectadas a los bits más significativos del bus de dirección (A_{10}, A_1) .

La siguiente tabla de verdad da la combinación de estos cinco terminales que clasifican la operación que se ejecuta.

A_1	A_C	\overline{RD}	\overline{WR}	\overline{C}	OPERACION DE ESTADO
0	0	0	1	0	LEER TU A \rightarrow UDS DE UNITS
0	1	0	1	0	ESCRIBIR B \rightarrow UDS DE UNITS
1	0	0	1	0	LEER TU C \rightarrow UDS DE UNITS
0	0	1	0	0	UDS DE UNITS \rightarrow ESCRIBIR A
0	1	1	0	0	UDS DE UNITS \rightarrow ESCRIBIR B
1	0	1	0	0	UDS DE UNITS \rightarrow ESCRIBIR C
1	1	1	0	0	UDS DE UNITS \rightarrow CONTROL
X	X	X	X	1	UDS DE UNITS \rightarrow DO. UNITS
1	1	0	1	0	CLAVICIÓN LIBRE

La linea RESET con un nivel alto, borra todos los registros internos incluyendo el registro de control y todos los puertos A, B, C están conectados en su modo de entrada.

La configuración funcional de cada uno de los puertos es programada por el sistema software. En consecuencia, el CPI U - 8080 emite una palabra de control al 8255. La palabra de control contiene información del modo como será utilizado cada uno de los puertos, el activar o inhibir algún bit, etc; que inicializa la configuración funcional del 8255.

Cada uno de los bloques de control Lectura / Escritura, reciben palabras de control del bus de datos y emiten las comandos apropiados a cada uno de sus puertos asociados.

El grupo A, maneja el puerto A y a los 4 bits superiores del puerto C (C₇ - C₄).

El grupo B, maneja el puerto B y a los 4 bits inferiores del puerto C (C₃ - C₀).

El registro de palabras de control este puerto recibirá palabras de control, es decir que no puede ser leído.

Puerto A.- Un "Data output latch/buffer" y un "Data input latch" ambos de 8 bits.

Puerto B.- Un "Data input/output latch buffer" y un "Data input buffer" ambos de 8 bits.

Puerto C.- Un "Data output latch/buffer" y un "Data input buffer" ambos de 8 bits. Este puerto puerto está dividido en dos puertos de 4 bits. Cada puerto de 4 -

bito contiene un latch y este puede ser usado para emitir los señales de control - en conjunción con los puertos A y B.

V.1).- SELECCION DEL MODO:

Muy tres modos básicos de operación que pueden ser elegidos por medio del Software.

Modo 0. "input / output" básico.



Modo 1. "Strobed input / output".

Modo 2. Bus bidireccional.

Después que la señal de RESET es removida el 8255 permanece en modo de entrada sin ninguna iniciación adicional. Durante la ejecución de un programa cualquier modo puede elegirse usando tan solo una instrucción de "output". Esto permite a un único 8255 dar servicio a una variedad de dispositivos con una simple rutina - software.

Los cuatro del puerto A y el puerto B, pueden ser definidos separadamente, además que el puerto C se divide en dos secciones según lo requiere el puerto A y el puerto B. Todos los registros están borrados siempre que sea cambiado el modo. Los modos pueden ser combinados de manera que su definición / función puede ser asignada a cada cualquiera estructura de I/O. La figura V.2) esquematiza los tres modos utilizables y las palabras de control que los definen.

También por una palabra de control, combinada con los 8 bits del puerto C pueden ser desprogramas o borrados (usando una instrucción de salida). Usando el puerto C se tiene acceso para señales de status y control para los puertos A o B, cada bit de el puerto C pueden ser desprogramas o borrados para el uso de la operación ----



Flujo IV.2).- Modos de Operación y Pautas de Control del P. R. I. - 8255.

"bit set / reset".

Cuando el 8255 está programado para operar en el Modo 1 o el Modo 2, son proporcionadas señales de control que pueden ser usadas como entradas al C.P.U., que hacen la petición de Interrupción. Estas señales, generadas en el puerto C, pueden ser inhibidas o permitidas por medio del "setear" o "resetear" del flip flop INTE asociado al dispositivo, usando tan solo la operación de "bit set/reset" del puerto C. Esta función permite al programador capacitar o no al dispositivo periférico de I/O para hacer la interrupción del C.P.U sin afectar a ningún otro dispositivo en la estructura de interrupción.

Al definir la palabra de control que establece el modo de setear o resetear cualquier bit del puerto C, se puede decir con relación a la manera de permitir o no la interrupción que:

Si (Bit Set) - el flip flop INTE es pone set - Interrupción posible.

Si (Bit Reset) - el flip flop INTE es pone reset - Interrupción no permitida.

La figura IV.31 expone en el formato de la palabra de control para la operación "bit set / reset".




Fig IV.31.- Palabra de control para "bit Set / Reset".

V.21.- MODOS DE OPERACIÓN DEL 8255.

a) Modo 0:

Esta configuración funcional, proporciona una simple operación de Entrada/Salida, para cada uno de los tres puertos. No se requieren señales previas de reencendido para iniciar la transferencia de datos, sino que simplemente se escriben o se leen de algún puerto específico.

Puede definirse funcionalmente el Modo 0, por medio de las siguientes características:

- 1) Dos puertos de 8 bits y dos puertos de 4 bits.
- 2) Cualquier puerto puede ser de entrada o salida.
- 3) Los datos de salida son almacenados temporalmente en un circuito Latch.
- 4) Los datos de entrada no son almacenados en Latch.
- 5) Las 16 configuraciones posibles de entrada y salida se muestran en la tabla IV.11.

b) Modo 1:

Esta configuración funcional proporciona señales que determinan el paso de algún dato o pulsar o transferirlos desde un puerto específico. En este modo el puerto A y el puerto B usan los líneas del puerto C para generar o aceptar estas señales. La definición funcional del Modo 1, puede resumirse de la siguiente manera:

- 1) Dos grupos (Grupo A y Grupo B).
- 2) Cada grupo contiene 8 bits de datos como puerto de Entrada / Salida y 4 bits de líneas de control de datos para el puerto.
- 3) El puerto de 8 bits de datos puede ser tanto de entrada como de salida, y - en estos casos los datos son almacenados temporalmente en un Latch.

a	b	CUADRO n		CUADRO b		CUADRO c	
u_4	u_3	D_1	D_0	HUERTO n	HUERTO C	HUERTO B	HUERTO C
					Superior		Inferior
0	0	0	0	salida	salida	salida	salida
0	0	0	1	salida	salida	salida	entrada
0	0	1	0	salida	salida	entrada	salida
0	0	1	1	salida	salida	entrada	entrada
0	1	0	0	salida	entrada	salida	salida
0	1	0	1	salida	entrada	salida	entrada
0	1	1	0	salida	entrada	entrada	salida
0	1	1	1	salida	entrada	entrada	entrada
1	0	0	0	entrada	salida	salida	salida
1	0	0	1	entrada	salida	salida	entrada
1	0	1	0	entrada	salida	entrada	salida
1	0	1	1	entrada	salida	entrada	entrada
1	1	0	0	entrada	entrada	salida	salida
1	1	0	1	entrada	entrada	salida	entrada
1	1	1	0	entrada	entrada	entrada	salida
1	1	1	1	entrada	entrada	entrada	entrada

Tabla IV.11.- Nodo 0 - Definición de rutas.

4) El puerto de 4 bits es usado para el control y la indicación del Status - del puerto de datos de 8 bits.

En la fig (IV.4) se muestra la configuración que presenta el 8255 cuando está siendo utilizado en Modo 1 y como Puerto de Entrada.




Fig IV.4) - 8255 en Modo 1 y Como Puerto de Entrada.

La entrada S70 (Select input) con un nivel bajo carga el dato en el Latch de entrada.

La salida I/O1 (Input buffer full) con un nivel alto indica que el dato ha sido cargado en el Latch de entrada; en ausencia, un recorvenciónal se que el latch está vacío para un dato de indicio por su señal I/O1 y se activa por el borde de caída de la entrada S70 y se inhibe por el borde de salida de la entrada RD.

La salida INT_R se activa por el borde de subida de SIO si INT es un "1" e —
 INT es "1" también. Se inhibe por el borde de bajada de RD . Este procedimiento permite al dispositivo de entrada solicitar el servicio del CPU simplemente disparando su dato en el puerto.

Los flip-flops $INTE_A$ e $INTE_B$ (interrupt enable) pueden ser activados o inhibidos por medio de la operación bit set / reset.

$INTE_A$ es controlado por PC_4 .

$INTE_B$ es controlado por PC_2 .

La figura IV.51 presenta la configuración del 8255 cuando está siendo utilizado en el Modo 1 y como puerto de salida.





Fig IV.51.- 8255 en Modo 1 y como 1 Puerto de Salida.

La salida D B F (output buffer full F/F) con un nivel bajo indica que el CPU se activa con el borde de subida de la entrada RD y se inhibe con el borde de bajada de la señal A CK.

La entrada A CK (acknowledge input) con un nivel bajo informa al 8255 que el dato del puerto A o el puerto B ha sido aceptado. En esencia, es una respuesta del dispositivo periférico indicando que dato ha recibido el dato generado por el CPU.

La linea INTK (interrupt request) con un nivel alto pone interrupción al CPU - cuando un dispositivo de salida ha aceptado el dato transmitido por el CPU. INTK es activado por el borde de subida de RD si CTR es un "1" e INTE es un "1" también. - INTK es inhibido por el borde de bajada de RD.

INTE A es controlado por la operación "bit set / reset" de PC₁.

INTE B es controlado por la operación "bit set / reset" de PC₂.

(C) Modo 2:

Esta configuración funcional proporciona un medio de comunicación con un dispositivo periférico en un bus único de 8 bits que puede tanto transmitir como recibir datos. Señales de disparo se proporcionan para mantener la disciplina de flujo y proporcionar en el bus, de errores similares a los del modo 1. La generación de interrupciones y la función de expandir o no, también están disponibles.

La definición funcional para cambios de los siguientes errores:

1) Un colapso en grupo A.

2) Un punto de comunicación bidireccional de 8 bits (Puerto A) y un punto de control de 5 bits (Puerto C).

3) Tanto los errores como las salidas con alteraciones temporales en los datos.

4) El puerto de control de 5 bits (Puerto C) es usado para el control e información de status para el puerto bidireccional de 8 bits (Puerto A).

La figura IV.6 muestra la configuración que presenta el 8255 cuando este — siendo utilizado en Modo 2.

La salida INTR (interrupt request) con un nivel alto ponee interrumpir al CPU tanto para la operación de entrada como de salida.

Operación de Salida:

La salida VBF (output buffer full) con un nivel bajo, indicará que el CPU ha escrito el dato en el puerto A.

La entrada nCA (acknowledge) con un nivel bajo permite la conexión del buffer de salida de 3 estados del puerto A para enviar el dato hacia afuera. De otro modo, el buffer de salida estará en su estado de alta impedancia.

El flip flop IATL 1 asociado con VBF es controlado por la operación "bit set - mask" de RC₆.

Operación de Entrada:

La entrada SIB (status input) con un nivel bajo carga el dato en el latch de entrada.

La salida IBF (input buffer full FB) con un nivel alto, indica que el dato ha sido cargado dentro del latch de entrada.

El flip - flop IATL 2 asociado con IBF es controlado por la operación "bit set - mask" de RC₆.





Fig (V.6).- 8255 en Modo "2".


V.31.- DEFINICION DE LOS FORMANTOS DE ENTRADA Y SALIDA.

Para lograr nuestros objetivos, utilizando el P. P. I. - 8255 en su modo 1 de operación, se establece (como ya se explicó) es posible definir al Puerto A como entrada de datos, o sea este puerto recibe la información que la calculadora envía hacia el C.P.U del Microprocesador, esta información corresponde al código BCD del dígito leído del Display, así mismo, el punto decimal e indicación de extensión en caso de existir.

También es posible definir el Puerto B, como puerto de salida, o sea, envía hacia la calculadora los datos provenientes del C.P.U. Dichos datos corresponden al código de la tecla que se desea "operar" o la dirección del dígito en caso de estar "leyendo" el display de la calculadora.

A continuación se describen los formatos de entrada y salida sobre mencionados:





PUERTO (8) DE SALIDA

En caso de que se esté leyendo un dato de la calculadora, estos bits indican la dirección del dígito — que se lee.

Código B C D del dígito que se desea escribir en la calculadora.

Ejecución de cualquiera de los tres líneas comunes del teclado.

111 Se lee un dato de la calculadora, direccionados por los bits 5, 6, 7.

101 Se escribe un dato en la calculadora.

D₁ ————— Línea Común 15.

D₂ ————— Línea Común 16.

D₃ ————— Línea Común 17.

V.4).- CODIGO DE COMANDOS.

Para simular el teclado, el C.P.U del Microprocesador nos envia a traves del puerto B del P.P.I. 182551 un cierto código para cada una de las teclas.

Este código depende directamente del programador, en este caso lo forman de la siguiente manera:

BITS	DIGITOS	OPERACIONES	FUNCIONES
4 5 6 7	Línea Común 17	Línea Común 16	Línea Común 15
0 0 0 0	2	-	0
0 0 0 1	1	+	C
0 0 1 0	3	X	.
0 0 1 1	4	÷	CL
0 1 0 0	5	S	CB
0 1 0 1	6	←	I-I
0 1 1 0	7	-	←P
0 1 1 1	8	R	R _{ext}
1 0 0 0	9	E	W

Tabla IV.21.- Selección de los Líneas de Comunes.

El código anterior es utilizado por el C.P.U para seleccionar los líneas no comunes del teclado. La selección de los líneas comunes se realiza por medio de los bits B_1 , B_2 y B_3 ; mediante el bit B_0 "escaneo" o "corriburro" en la actualización. Por lo tanto, el Código de Comunes queda finalmente como sigue:

CÓDIGO DE COMANDOS

b_0	b_1	b_2	b_3	b_4	b_5	b_6	b_7	TECLA
-	1	0	0	0	0	0	1	C
-	1	0	0	0	0	1	0	.
-	1	0	0	0	0	1	1	CL
-	1	0	0	0	1	0	0	CB
-	1	0	0	0	1	0	1	-
-	1	0	0	0	1	1	0	π
-	1	0	0	0	1	1	1	$\frac{1}{\pi}$
-	1	0	0	1	0	0	0	*
-	0	1	0	0	0	0	1	+
-	0	1	0	0	0	0	0	-
-	0	1	0	0	0	1	0	\times
-	0	1	0	0	1	0	0	\div
-	0	1	0	0	1	1	1	\sqrt{x}
-	0	1	0	0	1	1	0	=
-	0	1	0	1	0	0	0	\approx
-	0	1	0	1	0	0	0	\approx
-	0	0	1	0	0	0	1	1
-	0	0	1	0	0	0	0	2
-	0	0	1	0	0	1	0	3
-	0	0	1	0	1	0	0	4
-	0	0	1	0	1	0	0	5
-	0	0	1	0	1	0	1	6
-	0	0	1	0	1	1	0	7
-	0	0	1	0	1	1	1	8
-	0	0	1	1	0	0	0	9

Tabela IV.31.

CAPITULO VI

DESCRIPCION DEL PROGRAMA

Como ya es sabido, se necesita desarrollar una rutina Software para lograr la transferencia de datos entre el Microprocesador y la Calculadora. Este pequeño programa, el cual será almacenado en una memoria $4 \text{ K}0\text{H}$ nos permitirá dirigir el --- C.P.U e inicializar el P.P.I en el modo de trabajo adecuado.

Por lo tanto, nuestro programa contendrá principalmente las instrucciones para programar el 8055, las direcciones de memoria donde se encontrarán los datos que están enviados a la calculadora, así como también las direcciones donde se almacenarán los resultados que la calculadora proporcionará.


Para la descripción general del programa desarrollado utilizaremos el diagrama de flujo de la figura IVI.11; el cual está realizado para ejecutar las operaciones: Suma, Substracción, Multiplicación y División exclusivamente.

En la página 1701 se encuentra un listado del programa por instrucciones codificadas y con la dirección de memoria donde estarán almacenadas.

Al final del capítulo se encierra el listado del programa, así como su codificación, y también la circuación del mismo.

VI.11 INSTRUCCIONES DEL PROGRAMA:

A continuación describiremos las instrucciones del programa. Para definir al --- P. P. I. (8055) en el modo "1" de operación utilizamos las instrucciones cuyas direcciones de memoria son 1300H, 1303H, 1304H, 1305H y 1306H; esto es el modo en el cual, debemos establecer tomando como puerto de entrada hacia el C.P.U el Puerto A -



10. *Qualquer tipo de futebol é necessário, desde que no multicampeonato seja dividido em*

לטראט 1310.

1311. **Leituras de Sócrates** de Leopoldo Fagundes, para o gênero

La **multicategoría** /**MTC**/ configura un **elaborador de conceptualización de datos** **lenguaje/píldora** en la dirección -
el cuál de **función** /**FUN**/, que es el **parámetro** central de conceptualización que **funciona/ciencia** el uso de
los **códigos de función** /**ODA**/, que es el **parámetro** central de conceptualización que **funciona/ciencia** el uso de
los **códigos de categorización** /**MC**/ es decir que **funciona/ciencia** el uso de los **códigos de categorización** /**MC**/.

UCC (an ordinary business), self-licensing of patents can be distinction /
if all 6 owned products de soldida. From above we see the de sellida e the problems de centraliz -
UCC (an ordinary business), self-licensing of patents can be distinction /
if all 6 owned products de soldida. From above we see the de sellida e the problems de centraliz -
UCC (an ordinary business), self-licensing of patents can be distinction /
if all 6 owned products de soldida. From above we see the de sellida e the problems de centraliz -

Digitized by srujanika@gmail.com

La inestabilidad (3D) causa el desequilibrio con el díjito que disgrega la red de puntas y crea un lecho raso y empantanado de arena que se desplaza por el fondo del río. Cada año, el río C desplaza 2776151 m³ de arena y la arena que se deposita en el fondo del río es la que provoca la erosión y la creación de la arena que se deposita en el fondo del río.

"	90°0	Δ
"	21°0	§
"	89°0	8 (Dipolar)
"	91°0	—
"	93°0	-
"	90°0	+
"	01°0	X
• 800	21°0	‡

Las direcciones que envia el CPU para efectuar la lectura de cada uno de los dígitos de la calculadora, son las que se muestran a continuación:

DIRECCION	VISITÓ DE LA CALCULADORA.
1000 0000	D_1
" 0001	D_2
" 0010	D_3
" 0011	D_4
" 0100	D_5
" 0101	D_6
" 0110	D_7
" 0111	D_8

Los terminales D_1 , D_2 , D_3 , D_4 , D_5 , D_6 y D_7 (Circuito de Interfase) en el 8746/51 tienen conectadas las terminales del puente de barrido del Display de la calculadora e indican al dígito que es local de acuerdo a la dirección enviada — por el CPU, como se mencionó antes.

La instrucción 1320 da salida a la dirección del dígito que se va a leer y — en dirección con 1111 para que sea el dato que sale por el puerto B.

La instrucción 1322 daña el CPU hasta que se obtenga el dato del dígito — salido en el Puerto A del 8255. El CPU sale del estadio de alto (4017) al detectar el P. P. I. una señal de Interrupción proporcionada por la Interfase.

La instrucción 1323 permite la entrada al dato del dígito salido a través del puerto A del P. P. I. (8255), por esa dirección con 1011.

La instrucción 1325 almacena el dato del dígito leído en la localidad de memoria indicada por el registro D en el C64, y es la 1380H. Esta dirección deberá incrementarse para guardar los dígitos siguientes en las localidades de memoria sucesivas (1381H, 1382H, ..., 1387H); hasta leer y almacenar los 8 dígitos, el incremento en las direcciones de los dígitos a leer se realiza por medio de la instrucción 1326.

La instrucción 1327 transfiere lo que contiene el registro H hacia el Accumulator, y como el registro H tiene un 87H que fué la dirección del primer dígito leído (octava derecha), dato se incrementará con la instrucción 1320 para dirigirnos al siguiente dígito y se comparará con 87H para determinar si se han leído los 8 dígitos (instrucción 1328), en caso de que aún no se haya leído el octavo dígito, se dirigirán al primer para leerlo y almacenarlo, y así hasta leer los 8 dígitos, la rutina para realizar dato se inicia en la instrucción 1318 y finaliza en la instrucción 1328.

La subrutina "Wait" es de espera para dar tiempo a que la calculadora reaccione. En esta rutina se realizan los tiempos de espera de los siguientes formas:

MOV A, 15H ----- invocada 7 CICLOS.

DEC A ----- " 5 "

JZ 2 NE ----- " 10 "

Estos tiempos como se ve en el programa ocupan desde la instrucción 1322 hasta - 1326, en donde se realizan 84 tiempos de espera (15H = 84) que van desde la pulsación - 077H y se documentan a como 1077H = 2551. Todos estos tiempos de espera total de aproximadamente 0.160 seg., son necesarios, puesto que el tiempo de reacción de nuestras calculadoras es bastante grande.

VI.2) ENSEMBLE Y SIMULACION:

Nuestro programa de interfase debemos almacenarlo en Memoria, para ello necesitamos codificarlo en Lenguaje de Máquina. Esto se logra mediante un programa Ensamblador.

El Programa Ensamblador que nos transforma nuestro "programa fuente" al Lenguaje de Máquina o "programa objeto", es el programa llamado "MIC - 80" (Micro Ensamblador del Microprocesador Intel 8080). Este programa requiere un Procesador con una longitud de palabra de 32 bits o mayor, así como un compilador standard - Fortran, y un número de 2 archivos de entrada secuenciales y 4 de salida. Normalmente este programa requiere alrededor de 11 Kbytes de Memoria.

El código ensamblado, obtenido por medio del programa "MIC - 80", se encuentra en el listado del Programa de Interfase iniciándose con la instrucción:

`E MIC/80; FILE.F1.L1D0 = P1R2L1In`

Proporcionaremos una tabla final del Código de Máquina.

Nuestro programa de interfase fue simulado para observar el desarrollo del mismo antes de almacenarlo en Memoria, mediante un programa simulador escrito en TUTORIAL IV, llamado INTUR/80. Este programa proporciona una simulación en Software del CPU del Microprocesador Intel 8080, junto con la ejecución de los comandos operativos que nos ayudan a observar paso a paso el desarrollo del programa.

El INTUR/80 acepta el código de máquina producido por el Ensamblador MIC-80, junto con la ejecución de los comandos desde una terminal de tiempo compartido. Los comandos de ejecución nos permiten la manipulación de la Memoria simulada del sistema 8080 y las señales del CPU del 8080. Ademas operando instrucciones de

ruptura puede detenerse la ejecución del programa en puntos cruciales. Disponemos también de características de trap, las cuales permiten monitorear la operación del CPU. El INITAY/80 proporciona también referencias simbólicas para localidades de almacenamiento, tanto como referencias numéricas en diferentes bases.

Nuestro programa fue simulado en la terminal de tiempo compartido (Teletipo) de la USF. La simulación del Programa de Interface se encuentra en el listado - del mismo comenzando con la instrucción:

E BSINITAY/800/000

En esta simulación, se modificó el tiempo de espera de la subrutina "W4", - por limitación de tiempo y papel y por razones que no es necesario, en la observación del desarrollo de la simulación básica del programa. Las instrucciones modificadas fueron:

1332 Cln; MVI L, 9AH

1332 Cln; MVI L, 03H

1334 RD; MVI A, 0FFH

1334 RD; MVI A, 03H

ruptura puede detenerse la ejecución del programa en puntos cruciales. Disponeas también de características de trazo, las cuales permiten monitorear la operación del CPU. El INTERP/80 proporciona también referencias simbólicas para localidades de almacenamiento, tanto como referencias numéricas en diferentes bases.

Nuestro programa fue simulado en la terminal de tiempo compartido (Telatipo) de la CESFI. La simulación del Programa de Interface se encuentra en el listado - del mismo comenzando con la instrucción:

E OSIMULADOR/8080

En esta simulación, se codificó el tiempo de espera de la subrutina "CIA", - por limitación de tiempo y papel y por percance que no es necesario, en la observación del desarrollo de la simulación básica del programa. Las instrucciones codificadas fueron:

1332 Clr: .W1 L, 5AH

1332 Clr: .W1 E, 02H

1334 XD: .W1 A, 05H

1334 XD: .W1 A, 03H

SUNAM B6700:126 CANDE 26.1 UWAHI E0901140138 YOU ARE TTYH016(24)
ENTER USERCODE PLEASE
ES81

ENTER PASSWORD PLEASE.

SESSION 7444 17:11:21 04/03/78

FILES

(ES81) ON PACK

- MAC
- . 11 : FORTRAN
- SLIC
- . SLIC : FORTRANCODE
- FILE7 : DATA
- TACHO : JOBSYMBOL
- OBJECT
- . MAC
- . . 80 : FORTRANCODE
- TRACON : FORTRANCODE
- TARJETA : DATA
- SIMULADOR
- . 8080 : FORTRANCODE

E MAC/800DEL

E MAC/801FILE FILE20-TARJETA

BRUNNIZIO 7456

BT

8080 MACRO ASSEMBLER, VER 2.1

BB

01-0 0B-1
0C-0 0D-0
0E-0 0F-0
01-1 0L-1
0I-0 0O-1
0F-1 0B-0
0R-72 0S-1
0T-0 0M-72

07456 IHV INDEX @ 014:00FC:00

0F-08 @ 00237200, 00050100, 040:0000:4,

0ET-20.5 F1-1.1 1G-0.2

E MAC/60 FILE 20-TARJETA

RUNNING 7470

87

70

6060 MACRO ASSEMBLER, VER 2.1
BT-1 BT-2

BEGIN

6060 MACRO ASSEMBLER, VER 2.1 ERRORS - 0 PAGE 1

1300		ORG 1300H
1300	3EBC	DHR: HVI A,0BCH
1302	B313	OUT 13H
1304	3E09	HVI A,09H
1306	B313	OUT 13H
1308	FB	RET
1309	010010	LXI B, 1000H
130C	03	FJA: INX B
130D	0A	LDAX B
130E	B311	OUT 11H
1310	57	HOU D,A
1311	C03213	CALL C03213
1314	7A	HOU A,D
1315	FE27	CFI 27H
1317	C20C13	JNZ FJA
1318	118013	LXI D,1380H
1319	3E80	HVI A,08H
131F	67	EDU: HOU H,A
1320	B311	OUT 11H
1322	76	HLT
1323	DB10	IN 10H
1325	12	STAX D
1326	13	INX D
1327	7C	HOU A,0H
1328	FE87	CFI 87H
132A	C03113	JZ RDN
132D	3C	INR A
132E	C31F13	JMF EDU
1331	76	RUNI: HLT
1332	1E02	C0A1: HVI E,02H (E, 54H)
1334	3E03	XDI: HVI A,03H (A, 0FFH)
1336	30	DCR A
1337	C23613	JNZ XE
1338	78	HOU A,E
133B	10	DCR E
133C	C23413	JNZ XD
133F	C9	RET
		END

NO PROGRAM ERRORS

6080 MACRO ASSEMBLER, VER 2.1, ERRORS - 0 PAGE 2

SYMBOL TABLE

8 01

A	0007	B	0000	C	0001	CUA	1332
D	0002	E	0003	EOV	131F	FJA	130C
GHR	1300	H	0004	L	0005	M	0006
FSW	0006	ROM	1331	SF	0006	XD	1334
XE	1336						

8ET-1:37.7 FT-8.3 10-2.4

8

FILEDEL

L FILE21

8FILE (E881)FILE21 ON PACK

100	001	BLOCK01	0
200	002	A	0000070
300	003	B	0000000
400	004	C	0000010
500	005	CUA	0114620
600	006	D	0000020
700	007	E	0000030
800	008	EOV	0114370
900	009	FJA	0114140
1000	010	GHR	0114000
1100	011	H	0000040
1200	012	L	0000050
1300	013	M	0000060
1400	014	FSW	0000060
1500	015	ROM	0114610
1600	016	SF	0000060
1700	017	XD	0114640
1800	018	XE	0114660
1900	0		
2000	:	101300003EB0D3133E07B313FB010010030AD311D3	
2100	:	1013100057CD321376FE27C200131180133E806710	
2200	:	101320008311765B1012137CFE670631133C031F26	
2300	:	1013300013761E023E033DC236137B1DC23413C911	
2400	:	000000000000	
2500	0		

•
8
E 8 SIMULADOR/2080
RUNNING 7467
87

INTERF/80 VERS 1.0
SF-2
LOAD 7.

64 LOAD OK

S FC1300H. DEL
S FC-1300H. S SF-13FCH. S MEMORY 1001H-13H 23H 14H 27H.

SET OK
SET OK
SET OK

INPUT 10H. OUTPUT 13H, 11H.

INPUT OK
OUTPUT OK
TRACE 0 TO 10000.
GO.

TTIME

03:22 PM MONDAY, APRIL 30, 1978

TRACE OK

HVI E 2
 1011 039 016 004 039#002 000 000 00000 03102#04916
 HVI A 3
 1011#003 016 004 039 002 000 000 00000 03102#04916
 DCR A
 #1000#002 016 004 039 002 000 000 00000 03102#04917
 JNZ 4916
 1000 002 016 004 039 002 000 000 00000 03102#04918
 DCR A
 1000#001 016 004 039 002 000 000 00000 03102#04917
 JNZ 4918
 1000 001 016 004 039 002 000 000 00000 03102#04918
 DCR A
 #1101#000 016 004 039 002 000 000 00000 03102#04917
 JNZ 4918
 1101 000 016 004 039 002 000 000 00000 03102#04922
 NOV AE
 CY2SF A B C D E H L HL SF FC
 1101#002 016 004 039 002 000 000 00000 03102#04923
 DCR E
 #1000 002 016 004 039#001 000 000 00000 03102#04924
 JNZ 4916
 1000 002 016 004 039 001 000 000 00000 03102#04916
 HVI A 3
 1000#003 016 004 039 001 000 000 00000 03102#04918
 DCR A
 1000#002 016 004 039 001 000 000 00000 03102#04917
 JNZ 4918
 1000 002 016 004 039 001 000 000 00000 03102#04918
 DCR A
 1000#001 016 004 039 001 000 000 00000 03102#04917
 JNZ 4918
 1000 001 016 004 039 001 000 000 00000 03102#04918
 DCR A
 #1101#000 016 004 039 001 000 000 00000 03102#04917
 JNZ 4918
 1101 000 016 004 039 001 000 000 00000 03102#04922
 NOV AE
 CY2SF A B C D E H L HL SF FC
 1101#001 016 004 039 001 000 000 00000 03102#04923
 DCR E
 1101 001 016 004 039#000 000 000 00000 03102#04924
 JNZ 4916
 1101 001 016 004 039 000 000 00000 03102#04927

RET

1101 001 016 004 039 000 000 000 0000000005104804664
HOU AD
1101 0039 016 004 039 000 000 000 000000 05104804665
CPI 39
0101 039 016 004 039 000 000 000 000000 05104804687
JNZ 4876
0101 039 016 004 039 000 000 000 000000 05104804690
LXI D 4972
0101 039 016 004 039 000 000 000 000000 05104804693
HVI A 128
0101 0128 016 004 017 128 000 000 000000 05104804695
HOU HA
0101 128 016 004 017 128 000 000 000000 05104804696
OUT 17
FORT 17 - 128
CYZSF A B C D E H L HL SF FC
0101 128 016 004 017 128 128 000 32768 05104804698
HLT
HLT CYCLE 1001

TIME

TIME-1001 (500.5 USEC)

INTER.

INTER OK

OO.

0101 126 016 004 017 126 128 000 32768 05104804897
IN 16
FORT 16...
02

01010002 016 004 017 126 128 000 32768 05104804901
HOF
0101 002 016 004 017 126 128 000 32768 05104 04901
SIMX D
0101 002 016 004 017 126 128 000 32768 05104804902
IMX D
0101 002 016 004 017 127 128 000 32768 05104804903
HOV AH
01010128 016 004 017 127 128 000 32768 05104804904
CFI 135
01011 128 016 004 017 127 128 000 32768 05104804906
JZ 4913
1011 128 016 004 017 127 128 000 32768 05104804907
INR A
10110127 016 004 017 127 128 000 32768 05104804910
JWF 4895
CY2SF A B C D E H L HL SF FC
1011 127 016 004 017 127 128 000 32768 05104804895
HOV HA
1011 127 016 004 017 127 127 0000833024 05104804896
OUT 17
FORT 17 - 127
1011 127 016 004 017 127 127 000 33024 05104804898
MLT
MLT CYCLE 1080
T814.

TIME-1080 (540 USEC)

INTER.

INTER OK
00.

1011 129 016 004 017 129 129 000 33024 05104804877
IN 16
PORT 16...
01

1011 001 016 004 017 129 129 000 33024 05104804901
STAX D
1011 001 016 004 017 129 129 000 33024 05104804902
INX D
1011 001 016 004 017 130 129 000 33024 05104804903
HOU AH
1011 0127 016 004 017 130 129 000 33024 05104804904
CFI 133
1011 129 016 004 017 130 129 000 33024 05104804906
JZ 4913
1011 129 016 004 017 130 129 000 33024 05104804907
INR A
CY2SF A B C D E H L HL SF FC
1011 0130 016 004 017 130 129 000 33024 05104804910
JMF 4875
1011 130 016 004 017 130 129 000 33024 05104804875
HOU HA
1011 130 016 004 017 130 130 000 33280 05104804876
OUT 17
PORT 17 - 130
1011 130 016 004 017 130 130 000 33280 05104804878
HLT
HLT CYCLE 1133
TSHC.

TIME-1133 (377.5 USEC)

INTER.

INTER OK

00.

1011 130 016 004 017 130 130 000 33280 05104804877
IN 16
FORT 16...
0

1011 0000 016 004 017 130 130 000 33280 05104804901
STAX 0
1011 000 016 004 017 130 130 000 33280 05104804902
INX 0
1011 000 016 004 017 131 130 000 33280 05104804903
HOU 0A
1011 0130 016 004 017 131 130 000 33280 05104804904
CFI 130
01010 130 016 004 017 131 130 000 33280 05104804906
JZ 4913
CV2SF A B C D E H L HL SF FC
1010 130 016 004 017 131 130 000 33280 05104804907
INR A
1010 0131 016 004 017 131 130 000 33280 05104804910
JMF 4875
1010 131 016 004 017 131 130 000 33280 05104804875
HOU MA
1010 131 016 004 017 131 000 33336 05104804896
OUT 17
FORT 17 - 131
1010 131 016 004 017 131 131 000 33336 05104804878
HLT
HLT CYCLE 1230
TIME.

TIME-1230 (615 USEC)

(3880 C'ZET) 2001-2002 (2002)

TINE,
2001 CYCLE 1901

MIL

SABMORFOICO ZEEEEE 000 ZET ZET ATO FOO TIO ZET EEE
ZET - 21 1903
ATI 100

SABMORFOICO ZEEEEE000 ZETZET ATO FOO TIO ZET EEE
MM AGH

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET EEE
GABT JMF

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET EEE
W MMF

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET EEE
EET ZC

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET EEE
FC

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET EEE
FC

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET EEE
MM AGH

SABMORFOICO TECEE 000 IET ZETATO FOO TIO 000 OTO
G MMF

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO 000 OTO
G MMF

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO 000 OTO
G MMF

0
...19...
2001 1903
21 MI

SABMORFOICO TECEE 000 IET ZET ATO FOO TIO ZET OTO

100
INTER ON

INTER.

INTER.

INTER OK

OO.

1011 132 016 004 017 132 132 000 33792 03104804897

IW 16

FORT 16...

C

10118000 016 004 017 132 132 000 33792 03104804701

STAK D

1011 000 016 004 017 132 132 000 33792 03104804702

IW A

1011 000 016 004 017&133 132 000 33792 03104804703

HOU AM

CY2SF A B C D E H L HL SF FC

10118132 016 004 017 133 132 000 33792 03104804704

CPI 135

81010 132 016 004 017 133 132 000 33792 03104804706

JZ 4813

1010 132 016 004 017 133 132 000 33792 03104804707

IWR A

10108133 016 004 017 133 132 000 33792 03104804710

JWF 4873

1010 133 016 004 017 133 132 000 33792 03104804895

HOU MA

1010 133 016 004 017 133&133 000&34048 03104804896

GUT 17

FORT 17 - 133

1010 133 016 004 017 133 133 000 34048 03104804898

HLT

HLT CYCLE 1380

TIME.

TIME-1380 (670 USEC)

INTER.

INTER OK

GO.

1010 133 016 004 019 133 133 000 34048 05104804897

IN 16

PORT 16...

C

1010 000 016 004 019 133 133 000 34048 05104804901

STAX D

1010 000 016 004 019 133 133 000 34048 05104804902

INX D

CY2BF A B C D E H L HL SF FC

1010 000 016 004 019 134 133 000 34048 05104804903

HOU AH

1010 013 016 004 019 134 133 000 34048 05104804904

CPI 135

1010 133 016 004 019 134 133 000 34048 05104804905

JL 4913

1010 133 016 004 019 134 133 000 34048 05104804909

INR A

1010 013 016 004 019 134 133 000 34048 05104804910

JWF 4875

1010 134 016 004 019 134 133 000 34048 05104804875

HOU HA

1010 134 016 004 019 134 134 000 34048 05104804876

OUT 17

PORT 17 - 134

1010 134 016 004 019 134 134 000 34304 05104804898

HLT

HLT CYCLE 1455

TIME.

TIME=1455 (727.5 USEC)

INTER.

INTER OK

GO.

1010 133 016 004 019 133 133 000 34048 05104804877

IN 16

FORT 16...

C

10108000 016 004 019 133 133 000 34048 05104804901

BTAX D

1010 000 016 004 019 133 133 000 34048 05104804902

INX D

CY28F A B C D E H L HL SF FC

1010 000 016 004 019&134 133 000 34048 05104804903

HOU AH

10108133 016 004 019 134 133 000 34048 05104804904

CFI 135

1010 133 016 004 019 134 133 000 34048 05104804905

JZ 4813

1010 133 016 004 019 134 133 000 34048 05104804907

IMR A

10108134 016 004 019 134 133 000 34048 05104804910

JMF 4875

1010 134 016 004 019 134 133 000 34048 05104804915

HOU HA

1010 134 016 004 019 134&134 000834304 05104804876

OUT 17

FORT 17 - 134

1010 134 016 004 019 134 134 000 34304 05104804878

MLT

MLT CYCLE 1455

TIME.

TIME-1455 (727.5 USEC)

INTER.

INTER OR
OU.

1010 134 016 004 017 134 134 000 34304 05104804877
IN 10
PORT 16...
0

10108000 016 004 017 134 134 000 34304 05104804701
STAX D
CY2SF A B C D E H L HL SF FC
1010 000 016 004 017 134 134 000 34304 05104804702
IMX D
1010 000 016 004 0178135 134 000 34304 05104804703
HOU AH
10108134 016 004 017 135 134 000 34304 05104804704
CFI 135
81081 134 016 004 017 135 134 000 34304 05104804705
JZ 4913
1011 134 016 004 017 135 134 000 34304 05104804707
IMR A
10118135 016 004 017 135 134 000 34304 05104804710
JMF 4895
1011 135 016 004 017 135 134 000 34304 05104804875
HOU MA
1011 135 016 004 017 1358135 000834560 05104804876
OUT 17
PORT 17 - 135
1011 135 016 004 017 135 135 000 34560 05104804878
HLT
HLT CYCLE 1330

HTER.

HTER OK

G.

1011 135 016 004 017 135 135 000 34560 05104804877

N 16

DAT 16...

12SF A B C D E H L HL SF FC

1011 000 016 004 017 135 135 000 34560 05104804901

TMX D

1011 000 016 004 017 135 135 000 34560 05104804902

WX D

1011 000 016 004 017 135 135 000 34560 05104804903

UV AH

1011 135 016 004 017 136 135 000 34560 05104804904

FI 135

0101 135 016 004 017 136 135 000 34560 05104804904

Z 4713

0101 135 016 004 017 136 135 000 34560 05104804913

LT

LT CYCLE 1375

INE

INE-1375 (787.5 USEC)

DB

7487 OPERATOR D3ED 0 21E:041C:48

D-03 0 40237000, 41545000, 00069200, 00050200, 00103300, 00029600, 03A:0000:1.

ET-18120.2 FT-56.8 TD-0.6

E 8 SIMULADOR/8080
RUNNING 7466 -
8?

INTERF/80 VERS 1.0
OF-2
LOAD 7.

64 LOAD OK

3 FC-1300H. 3 SF-13FH. 3 MEMORY 1001H- 13H 23H 14H 27H.

SET OK
SET OK
SET OK
INPUT 10H. OUTPUT 11H, 13H.

INPUT OK
OUTPUT OK
OK.

FORT 19 - 188
FORT 19 - 9
FORT 17 - 19
FORT 17 - 35
FORT 17 - 20
FORT 17 - 37
FORT 17 - 128
HLT CYCLE 1001
TIME.

TIME-1001 (500.5 USEC)
INTER.

INTER OK
OK.

FORT 1600.
02H

FORT 17 - 129
HLT CYCLE 1080
TIME.

TIME-1080 (540 USEC)

INTER.

INTER OK
GO.

FORT 16...
00H

FORT 17 - 130
HLT CYCLE 1155
TIME.

TIME-1155 (577.5 USEC)
INTER.

INTER OK
GO.

FORT 16...
00H

FORT 17 - 131
HLT CYCLE 1230
TIME.

TIME-1230 (615 USEC)
INTER.

INTER OK
GO.

FORT 16...
00H

FORT 17 - 132
HLT CYCLE 1305
TIME.

TIME-1305 (652.5 USEC)

INTER.

INTER OK
GO.

FORT 16...
00H

FORT 17 - 133
HLT CYCLE 1380
TIME.

TIME-1380 (690 USEC)
INTER.

INTER OK
GO.

FORT 16...
00

FORT 17 - 134
HLT CYCLE 1455
TIME.

TIME-1455 (727.5 USEC)
INTER.

INTER OK
GO.

FORT 16...
00H

FORT 17 - 135
HLT CYCLE 1530
TIME.

TIME-1530 (765 USEC)
INTER.

INTER OK
GO.

FORT 16...
00H

HLT CYCLE 1575
TIME.

TIME-1575 (787.5 USEC)

APENDICE A

UNIDAD CENTRAL DE PROCESAMIENTO 8080

El 8080 es una unidad central de procesamiento (CPU) completa de 8 bits en paralelo para ser utilizado en sistemas digitales de computación de uso general. Está fabricado con un único chip con tecnología NMOS. El 8080 transfiere datos e información de su entorno interno a través de un bus de datos bidireccional de tres estados (D_0 a D_7). Las direcciones de Memoria y dispositivos periféricos son suministradas a través de un bus de direcciones de 16 bits en paralelo y de tres estados (A_0 a A_{15}). Seis salidas de control y tiempo (SYN, RDY, INT, WR, NMI y -INTE) son las del 8080, siendo de cuatro entradas de control (REN_Y, REN_W, INT y RESET), cuatro entradas de polarización (12 V, 5 V, -5 V y tierra), y dos entradas de reloj θ_1 y θ_2 que recibidas por el 8080.

A.1) ARQUITECTURA DEL CPU - 8080

El 8080 consta de las siguientes unidades funcionales:

- Un conjunto de registradores y lógica de direcciones.
- Una Unidad aritmética y lógica (ALU).
- Registro de instrucciones y memoria de control.
- Buffer de bus de datos de tres estados bidireccional.

La figura A.1 ilustra los bloques funcionales dentro del CPU - 8080.

A.1.1) ALU/STATUS.

La unidad de registradores consta de un arreglo de K x M celdas capaces de ser una registradora de 16 bits.

- Contador de programación (PC).




FIG. A-1 ESTRUCTURA DE LOS CUATRO DEL CPU 8000

- Stack pointer (SP).
- Seis registros de uso general arreglados en pares, conocidos como B, C, D, E, H, L.
- Un registro para temporal llamado Y, Z.

El PC siempre contiene la dirección de la próxima instrucción a ejecutar. El Stack Pointer contiene la dirección de la próxima localidad del Stack disponible - en la memoria. El stack pointer puede ser inicializado para utilizar cualquier posición de memoria para escribir y leer en ella. El stack pointer es decrementado — cuando un dato es introducido en el stack e incrementado cuando el dato es sacado del stack.

Los seis registros de propósito general pueden ser utilizados como registros individuales de 8 bits o como registros pares de 16 bits. El registro para temporal (Y, Z) no es direccionable por el programador y es solo usado para la ejecución interna de las instrucciones.

Bytes de datos ; pueden ser traspasados entre el bus interno y el arreglo de registros a través del Multiplexor selectores de registros. Transferencias de 16 bits pueden tener lugar en el arreglo de registros y el latch de direcciones o el circuito incrementador / decrementador. El Latch de inserciones o el circuito recibe datos de cualquiera de los tres registradores pares y conduce la salida de los buffers de dirección ($A_0 = 11_{15}$), así como también, el circuito incrementador / decrementador, este circuito recibe datos del latch de direcciones y los envía al arreglo de registros. Una palabra de 16 bits pueden ser incrementadas o decrementadas o simplemente ser traspasadas de un registro a otro.

El comandante del regimiento de Infantería número veintiún (aproximadamente para el desfile)

יְהוָה

- *unearns la碧apende de una situaciون, de persona que de otra (condicione-*
- *de cambio de operaciون) se lleva/trae del uno (funcion de negociaje de transacciون*

איך מושג איזון בין קידום וקיינן.

de la transición.

El mejor diseño de producto es el que no necesita ser diseñado. Al proveer servicios o
función en la medida en que se requiere, el diseño reduce el costo de fabricación y el costo de
operación. Los sistemas de diseño integrado y los sistemas de diseño asistido por computadora
se han convertido en una parte integral del diseño de productos. La combinación del conocimiento
teórico y del conocimiento de las industrias, la habilidad de diseño y el uso eficiente de la
información han llevado a la creación de sistemas de diseño que permiten la optimización
de los sistemas de diseño y la reducción de los costos de producción.

• 8

Son ejecución operaciones administrativas, bienes y de gestión en la NLL. La NLL establece normas de actuación en el ejercicio de las funciones de administración, de acuerdo con el principio de separación de poderes entre el Poder Ejecutivo y el Poder Legislativo.

- *Un aggiornamento disponibile da 8 giorni (100%).*

ט' ט' ט' ט'

- Un *regulado de procedimientos de licencia*: *acuerdos, leyes, regulaciones, directivas, acuerdos*

— Un «cavaliere senza cavallo» de g. 6330.

- Un incumplimiento de 8 días.

La **Unidad Jurídica y Logística (UJL)** coordina las actividades reguladoras:

Ա. 16) ԱՎՈՅԸ ՄՐԴԵՐԻ Կ ԵԶՐԱԿ.

tiempo, proporcionan las señales de control para el arreglo de registros, la RAM, y el buffer de datos. Además las salidas del decodificador de instrucción y control, almacenan las señales de tiempo y control de estados, las cuales generan el estado y las señales de tiempo externas.

A.1d) BUFFER DEL BUS DE DATOS.

Este buffer bidireccional de tres estados y 8 bits es usado para aislar el bus interno del CTU del bus externo de datos D_0 a D_7 .

A.2).- EL CICLO DEL PROCESADOR.

El ciclo de instrucción está definido como el tiempo requerido para buscar y ejecutar una instrucción. Durante la búsqueda de la instrucción, una instrucción elegida (de uno, dos o tres bytes) es extraída de la Memoria y depositada en el registro de instrucción del CTU. Durante la fase de ejecución, la instrucción es decodificada y tramitada a actividades específicas de procesamiento.

Cada ciclo de instrucción consta de uno, dos, tres, cuatro o cinco ciclos de adquisición. Un ciclo de adquisición es requerido para cada vez que el CTU tiene acceso a la Memoria o a un punto de entrada / salida. La duración del ciclo de instrucción en el canal, es realmente la búsqueda de una instrucción, requiere de un ciclo de adquisición para cada byte o con buceado.

La duración de la ejecución del ciclo de instrucción depende de la clase de instrucción que se está buceando. Algunas instrucciones no requieren ningún ciclo de adquisición más que el necesario para bucear la instrucción, otras sin embargo, requieren de ciclos adicionales para escribir o leer el dato en o de la memoria o del dispositivo de Entrada / Salida.

Cada círculo da estruturação de armas un círculo de defesa ou de combate -

compartido de novo e depois de mudar.

א. 201. מילוי תפקודים ותפקידים של כיתות וענפיהם:

•Soyen op opmerk van ordynare

hay otras excepciones para definir la cuantificación de un resultado, otras son: el en
caso que sea una parte del resultado, así, la duración de todos los establecimientos
de una escuela de enseñanza media, la duración cada etapa de enseñanza depende aún
más de la propia escuela. La duración cada etapa de enseñanza depende aún

• २४ अप्र०

Cada ciclico de equilíbrio constituye de tres, cuatro o cinco etapas. Cada etapa es definida como el intervalo entre dos transiciones parciales del pulso de los órganos que operan con un acuerdo (acuerdo) de dos fases diferentes. Toda la actividad de procesamiento consta de etapas alternadas en las etapas de 0, y 2 del an-
tiguo pulso parcial en pulso de anticiclo (CIC), el cual es igual a la actividad de pulso de los ciclos de equilibrio. El pulso 3/4 CIC es desequilíbrio para la transición de la etapa de equilibrio a la etapa de desequilibrio. El pulso 3/4 CIC es desequilíbrio para la transición de la etapa de desequilibrio a la etapa de equilibrio.

l'uso del parco-mutua.

Les (A,1) autorisa la utilització de joclets y com a desplaçament en el seu de de l'ús, y també per desplaçament que es requereixi per comandar a l'escuderia en missió. La seva (U,0 - U,1) duraça es limitada al MHC. La seva duraça depèn del punt en què es fa l'ús.

La acció/funció de informació de situació o posició per fer línies es de

clara de definició.

el qual, es circumstaçió del MHC, durada de posició de l'ús es fa el un cop cada 10 segons i duraça de l'informació de la posició de 8 milis de "festa" (salvo en cas de activitat o atenció de l'usuari). El procediment d'informació es fa després de cada 10 segons de l'ús.

La dependència de la creació de l'informació, com es fa en cada/cada de que el punt es fa l'ús de informació de l'usuari per tal de garantir la seva actualització.

Les cicles de definició d'una de posicio de un ciclo de l'informació paral·lela.

10) Ales o informació (ales, informació).

9) Ales (ales).

8) Informació (informació).

7) Salida de dades (outputs).

6) Entrada de dades (inputs).

5) Execució de tasks (tasks exec).

4) Lectures de tasks (tasks read).

3) Execució de mètodes (methods exec).

2) Lectura de mètodes (methods read).

1) Disparada (fire), B,1.

de definició aiguillades:

L'ús de un ciclo de l'informació per a actualitzar continguts de les dades cicles

DEFINICIÓN DE INSTRUCCIÓN DE SÍNTESIS.

Símbolo	Bit	Definición.
INR^B	D_0	Social de reconocimiento a una solicitud de interrupción. La señal será usada para habilitar una instrucción $RDTR$ en el bus de datos — cuando es activada la línea $RDTR$.
WD	D_1	Indica que la operación del ciclo de adquisición — en proceso será una función de escritura en memoria ó salida ($WD = 0$). De otra manera una operación de lectura o entrada será ejecutado.
$STBLK$	D_2	Indica que el bus de direcciones contiene la dirección del Stack Pointer (Indicador de Apilamiento) para introducir un dato en el Stack.
WTR	D_3	Social de reconocimiento para la instrucción WTR .
CHT	D_4	Indica que el bus de direcciones contiene la dirección de un dispositivo de salida y el bus de datos contendrá el dato que sale cuando él es activado.
O_1	D_5	Proporciona una señal para indicar que el Ciclo está en un ciclo de bisegundo (H/2Ch) del primer byte de la instrucción.
INP^B	D_6	Indica que el bus de direcciones contiene la dirección de un dispositivo de entrada y el dato que entra debe ser colocado en el bus datos cuando es activada $RDTR$.
$RDTR^B$	D_7	Designa que el bus de datos será utilizada para leer un dato de la memoria.
NOTA: Estos bits de datos pueden usarse para controlar el flujo de datos dentro del bus de datos del MC6800.		

Tabla 14.11 Definición de los Bits de Síntesis del MC6800.




FIG A2. DEFINICION DEL BIT DE STATUS

a.2b) SECUENCIA DE TRANSICIÓN DE ESTADOS:

Todo ciclo de máquina dentro de un ciclo de instrucción consiste de tres a cinco estados (denominados T_1 , T_2 , T_3 , T_4 , T_5 o T_6). El número de estados depende de la instrucción que es ejecutada; en particular al ciclo de máquina dentro del ciclo de instrucción. En la figura (n.3) se muestra el diagrama de estados externos del CPU - 8000. El diagrama muestra que las líneas NMI/DY, HOLD e Interrupt son controladas durante el ciclo de máquina, puesto que las condiciones de estos líneas pueden modificar la secuencia de transición.

El CPU - 8000, no indica directamente su estado interno por la transmisión de una señal de salida de estados durante cada estado; En su lugar, el 8000 proporciona señales directas de control (NATE, MLEN, WBLK, TBL y WBLT) para el uso de circuitos externos.

Recalcamos que el 8000 pasa a través de al menos tres estados en todo ciclo de máquina, y cada estado está definido por las transiciones sucesivas de bajo a alto de la señal de reloj D_1 . La figura (n.4) muestra la relación de tiempos en un ciclo de máquina de bit/pulsos TTL/CMOS clásico.

La señal SMC inicia/cesa el primer estado (T_1) en todo ciclo de máquina, como se observa la señal SMC está relacionada con la transición de bajo a alto del reloj D_2 teniendo un retraso análogo. La información de Status está codificada en el bus de datos ($D_0 - D_7$) durante el mismo intervalo. El análogo de los niveles de Status es controlada también por la fase D_2 del reloj; el pulso de D_2 durante T_1 también carga la línea de liberación del programador $A_0 - A_{15}$ y permanece estable hasta el final del estado T_1 ; esto da un total análogo de tiempo para leer el dato en la memoria.




FIG. 4-6. DISEASES OF TRANSIENT ORIGINS.




FIG. A.4. CICLO BÁSICO DE LA INSTRUCCIÓN

Una vez que el procesador ha enviado una dirección a la memoria, ésta tiene la oportunidad de solicitar una espera (wait), esto es hecho por la memoria colocando la línea DRQ en estado lógico "0", ésta línea permanecerá así hasta que la memoria responda. El intervalo de tiempo del estado T_2 es siempre múltiple del periodo de muestreo. El procesador responderá esta petición de espera entrando al estado T_2 después del estado T_1 , en lugar de entrar directamente al estado T_3 y ésto es indicado por el procesador enviando la señal DRQ#, reconociendo la solicitud de la memoria.

Los eventos que tienen lugar durante el estado T_3 son determinados por la etapa de ciclo de máquina en procesar. En un ciclo de busquera (11.11(H)) el procesador in-

des paises que establecieron relaciones directas del comercio, con
ellos establecieron relaciones de comercio; y si es un acuerdo -
que estableció relaciones de comercio; el no, es igualmente -
que establecieron relaciones de comercio.

Um býga do inálterciam (ciclou de sítima de bengala), -
býga de dudu (lección de semente, recama de semente) o um
býga de dudu (lección de semente, recama de semente) o um
inálterciam no inálterciam de semente e semente no et Gau Vida de
búo de dudu! o um býga de dudu (ciclou de mudanças de et
ciclou de semente, avarávum ou dudu o mrida) afe -

El presente informe es de acuerdo con la legislación en vigor en la República de Colombia.

clases de sistemas se considera en el caso de datos.


que el desarrollo de la cultura o el manejo de un dispositivo de difusión es consecuencia de las de difusión; la influencia de las de difusión en el desarrollo o el manejo de un dispositivo de difusión es consecuencia de las de difusión.

מִתְּחִזֵּקָה וְמִתְּבָרֶךָ


〇〇'五

La sección (n.º 2) indica las ecuaciones adicionales a ciertas ecuaciones, y es análogamente ciés con ella y a lo anteriormente decidas procedimientos un diagrama de tiempos que muestra el ciclo de salida y otra que muestra un ciclo de entrada, figura 14.51.

expresión de la que en su libro de debate como una intervención. Llamante un ciclo de lectura de memoria o del ladrón, el dato es que hubo un intercambio como las personas de debate. Los datos de ambos del procedimiento son coincidentes en este tipo de debates. Los datos de ambos del procedimiento son coincidentes en este tipo de debates. Los datos de ambos del procedimiento son coincidentes en este tipo de debates. Los datos de ambos del procedimiento son coincidentes en este tipo de debates.



CICLO DE ENTRADA



CICLO DE SALIDA


NOTA: ● Se refiere a la señales de Estado de la Fig. A-8.

FIG. A-9

A.31.- SECUENCIA DE INTERRUPCIÓN.

El 8080 es capaz de manipular solicitudes externas de Interrupción. Un dispositivo periférico puede iniciar una interrupción, simplemente elevando (colocando en estado lógico "1") la línea de Interrupción (INT) del procesador.

La entrada de interrupción (INT) es sincrónica, y por lo tanto, una petición —puede originarse en cualquier instante durante cualquier ciclo de instrucción. Número lógico interno sincroniza la petición externa, de modo que se establece correspondencia con el reloj. La figura (ii.6) esquematiza un circuito de Interrupción.



Nota: (1) Se refiere a la figura (ii.6) de la pg. A.8.

FIG. A.6 SECUENCIA DE INTERRUPCIONES.

El ciclo de migración de la leucemia linfocítica aguda es clínico de acuerdo con el tipo patológico en que se clasifican, así como con la etapa de la enfermedad.

En los pacientes de la etapa temprana de la leucemia linfocítica aguda, se observa una anemia moderada y leves alteraciones en la coagulación, así como una leucocitosis moderada o marcada, con neutrófilos dismórficos y un aumento de los linfocitos atípicos. La anemia es causada por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la eritroblasia, así como por la actividad de las enzimas lisosómicas que se liberan con la muerte de los leucocitos. Los neutrófilos dismórficos y los linfocitos atípicos son causados por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la maduración de los neutrófilos.

En los pacientes de la etapa avanzada de la leucemia linfocítica aguda, se observa una anemia severa, una leucocitosis marcada, con neutrófilos dismórficos y un aumento de los linfocitos atípicos. La anemia es causada por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la eritroblasia, así como por la actividad de las enzimas lisosómicas que se liberan con la muerte de los leucocitos. Los neutrófilos dismórficos y los linfocitos atípicos son causados por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la maduración de los neutrófilos.

En los pacientes de la etapa terminal de la leucemia linfocítica aguda, se observa una anemia severa, una leucocitosis marcada, con neutrófilos dismórficos y un aumento de los linfocitos atípicos. La anemia es causada por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la eritroblasia, así como por la actividad de las enzimas lisosómicas que se liberan con la muerte de los leucocitos. Los neutrófilos dismórficos y los linfocitos atípicos son causados por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la maduración de los neutrófilos.

En los pacientes de la etapa terminal de la leucemia linfocítica aguda, se observa una anemia severa, una leucocitosis marcada, con neutrófilos dismórficos y un aumento de los linfocitos atípicos. La anemia es causada por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la eritroblasia, así como por la actividad de las enzimas lisosómicas que se liberan con la muerte de los leucocitos. Los neutrófilos dismórficos y los linfocitos atípicos son causados por la competencia de los linfocitos leucémicos por el espacio extramedular disponible para la maduración de los neutrófilos.

(caso de obesidad, una pérdida de intensificación lleva a mayores decesos en peso - la línea ilustra "habilidad de intensificación" (HIT) es alta y cae en coincidencia con el círculo de intensificación, en el cual, es decir, las intensificaciones se intensifican, esto significa que el efecto de intensificación es proporcional a los cambios en el peso)


en més de cinc anys de ³, al xiè cicle de secundària de mitjana o secundària d'adults precs.
el processament haurà d'ajustar-se a la informació que rebrem. El processament recorre
el accresciment de la nostra cultura en l'àmbit personal i professional dels adults.

entre d'ells, incloent que el processament ha estat en el cas de adults de referència (MCC).
de qui es subseguirà una interacció de tipus a través de la qual el adult capindrà el
rol de director o líder (tipus figura autoritativa). El director de cada tipus troba les
condicions d'aprenentatge en l'ús d'informació per a comunicació de naturalesa. Així, el que el
processament d'adults creixerà en la percepció d'adults d'informació que no es
interessant. Les figures (11-6) i (11-6b) mostren les dades de tipus que es dóna.


al qual que el cicle de transició, el cicle de referència és d'interès.
que es dóna, però, quan l'adult decideix utilitzar la seva acció en la intervenció en
els altres. Els adults amb una actitud del control del referent, del control de contingut o del referent
en un estat d'afecte. Diverses de diverses accions de uns adults, els adults de classe
amb el temps de processament necessari la referència (MCC), col·locants en "n" logro
perdu els operacions normatives i operacionals de control, de les línies de dotació o d'acte
apropiades en el processament, un desplaçatiu eròtic que es dóna que el CIV que
perd un adult desplaçatiu, esdevindrà la aplicació de una actitud molt a les normes
que el CIV - BSC) són mesures que permeten el accés directe a la norma (Llin).

A.41.- ESTRUCTURA DE REFERÈNCIA:

declarativa para servir les necessitats del desplaçatiu que interviene.
nec plementar per això que admitem la prioritaria (a) intuïcional (ea) de una cultura
definida a través d'uns: 1, 8, 16, 24, 32, 40, 48, 50. (utilitzada de forma directa -



SECUENCIA HOLD. LECTURA



SECUENCIA HOLD. ESCRITURA

atrivose. De otro modo, el reconocimiento es rechazado en el inicio del estado siguiente a T_3 .

Todo hace parecer que el procesador ha suspendido sus operaciones una vez que el bus de datos y direcciones están flotando, sin embargo, internamente algunas funciones pueden continuar. Si una solicitud de MUL es reconocida en T_3 , y si el procesador está a la mitad de un ciclo de adquisición, el cual requiere de cuatro o más estados para completarse, el CPU procede a través de T_4 y T_5 antes de que venga la pausa del procesador, así el procesamiento interno es permitido traslapar la zona; ejecución externa de MUL, mejorando sobre la eficiencia y la velocidad de todo el sistema.

Una solicitud de MUL es terminada en inmediato cambio el dispositivo externo ha terminado su transferencia de datos. La salida MUL regresa a su estado - "nulo" lógico signifiando la terminación de alto a bajo del próximo pulso de reloj O_1 .

A.31.- SECUENCIA DE ALTO:

Cuando una instrucción MUL es ejecutada, el CPU entra en el estado de alto - MUL/T1 T_{41} , después del estado T_2 del próximo ciclo adquisición, como se muestra en la figura A.31. Existen otras formas de que el CPU pase salta del estado MUL/T.

- Un "1" lógico en las líneas de MUL/T, siempre hará regresar al CPU al estado T_1 ; en MUL/T siempre toma el PC.
- Una solicitud de MUL originada que el CPU entre en el estado de alta - ejecución, como previamente fue mencionado, cuando la línea MUL presenta un nivel bajo, el CPU regresa al estado MUL/T durante la transición de bajo a alto del próximo pulso de O_1 .
- Una interrupción (es decir, un "1" en INT mientras que INT no habilitado) originará que el CPU salga del estado MUL/T y entre en el estado T_1 .




FIG. A-8 SEQUENCE HALT.

durante la transición de bajo a alto del próximo pulso del relaj O_j.

Boda: El Flip - Flop deberá ser "desparado" cuando el 8080 es introducido en el estado de Rell, de otro modo, el 8080 sólo podrá salir del este Rell mediante una señal de RESET.

1.6) INSTRUCCIONES DEL 8080.

El grupo de instrucciones del 8080, incluye operaciones aritméticas y lógicas, las cuales son direccionalas en modo directo, indirecto e inmediato. Los grupos de instrucciones para sumando (ADD), carga (LOAD) y almacenamiento de datos (STO/H), nos proporcionan la capacidad de intercambiar datos de 8 o 16 bits entre Memoria, los seis registros de trabajo y el Acumulador; así igualando nodos de direcciónamiento directo, indirecto e inmediato.

La capacidad de saltos hacia diferentes posiciones del programa es proporcionada por las instrucciones JUMP, JUMP Condicional, Jump Computado. También, mediante estos saltos condicionados o incondicionados llevaremos a una subrutina y retornaremos de ella.

Operaciones en doble precisión; tales como manipulación de Stack e instrucciones de doble coma, las cuales aumentan la capacidad aritmética y el rango de intercambios del 8080. Las instrucciones del 8080, nos habilitan para incrementar y descrementar la memoria, los 6 registros de trabajo y el Acumulador, así como instrucciones para incrementar o descrementar los registros paros y el Stack pointer. También nos habilitan para mover el contenido del stack pointer hacia la derecha o la izquierda junto con ó intercambio del bit de signo.

Último de ordenar o codificar con precedencia estable, para interacciones de memoria en

— puertas de Entrada / Salida (I/O) o mediante el direccionamiento directo que nos proporcionan las instrucciones de I/O.

El siguiente subgrupo de instrucciones especiales completa el grupo de las instrucciones del 8080:

- La instrucción RD.
- La instrucción INT para detener la operación del procesador.
- La instrucción DEC proporciona aritmética decimal.
- La instrucción STH permite disponer el indicador de acceso (Carry).
- La instrucción CLC permite complementar el indicador de acceso.
- La instrucción CMPL complementa el contenido del acumulador.
- La instrucción STF intercambia el contenido de los registros pares de 16 bits directamente.

a.6).- FORMATO DE INSTRUCCIONES Y DATOS:

Los datos en el 8080 están almacenados en forma de enteros binarios 8 bits. Igualmente se almacenan los datos en el bus de datos del sistema cada vez en el mismo formato.

0 ₇	0 ₆	0 ₅	0 ₄	0 ₃	0 ₂	0 ₁	0 ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

Bitfield 8 bits

Las instrucciones del programa poseen uno o más, dos o tres bytes de longitud, dependiendo del tipo de instrucción. Los operando que siguen las instrucciones dependen de la naturaleza del programa. Los parametros de las instrucciones, entonces dependen de la operación particular a ser ejecutada.

Instrucciones de un byte.

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

OP CODE

Registro a registro, referencia de memoria, aritmética o lógica, rotación, retorno, push, pop, instrucciones de interrupt.

Instrucciones de dos bytes.

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

OP CODE

Instrucciones de auto inmediato o en Entrada / Salida.

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

OPCODE

Instrucciones de tres bytes.

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

OP CODE

Instrucciones Jump, Call o de Load y Store directo.

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

OPCODE 1

OPCODE 2

A continuación se enumera un ejemplo de instrucciones del procesador 8040.

6000 INSTRUCTION SET**Summary of Processor Instructions**

		Instruction Codes(1)								Clock(2)				Instruction Codes(1)								Clock(2)		
Opname	Description	B1	B2	B3	B4	B5	B6	B7	B8	B9	B10	Cycles	Opname	Description	B1	B2	B3	B4	B5	B6	B7	B8	Cycles	
MOVE, LOAD AND STORE																								
MUV1-2	Move register to register	0	1	0	0	0	0	5	5	5	5	5	JPO	Jump on parity odd	1	1	1	0	0	0	1	0	10	
MUV3-4	Move register to memory	0	1	1	1	0	0	5	5	5	5	7	PCML	H & L to program counter	1	1	1	0	1	0	0	1	5	
MUV5-6	Move memory to register	0	1	0	0	0	0	1	1	0	0	7												
MUV7	Move immediate register	0	0	0	0	0	0	1	1	0	0	7												
MUV8	Move immediate memory	0	0	1	1	0	0	1	1	0	0	10												
LIM 0	Load immediate register	0	0	0	0	0	0	0	0	1	0	10												
	Pair B & C																							
LIM D	Load immediate register	0	0	0	1	0	0	0	1	0	10													
	Pair D & E																							
LIM H	Load immediate register	0	0	1	0	0	0	0	0	1	10													
	Pair H & L																							
STAM 0	Store A indirect	0	0	0	0	0	0	0	1	0	7													
STAM D	Store A indirect	0	0	0	1	0	0	0	1	0	7													
LDAM 0	Load A indirect	0	0	0	0	1	0	0	1	0	7													
LDAM D	Load A indirect	0	0	0	1	1	0	0	1	0	7													
STA	Store A direct	0	0	1	1	0	0	1	0	13														
LDA	Load A direct	0	0	1	1	1	0	0	1	0	13													
SHLD	Store H & L direct	0	0	0	1	0	0	0	1	0	16													
LHLD	Load H & L direct	0	0	1	0	1	0	0	1	0	16													
EXCHG	Exchange D & E H & L	1	1	1	0	1	0	1	1	4														
	Registers																							
PUSH AND POP																								
PUSH B	Push register Pair B & C C on stack	1	1	0	0	0	1	0	1	11														
PUSH D	Push register Pair D & E E on stack	1	1	0	1	0	1	0	1	11														
PUSH H	Push register Pair H & L L on stack	1	1	1	1	0	0	1	0	11														
PUSH PSW	Push A and Flags on stack	1	1	1	1	0	1	0	1	11														
POP B	Pop register Pair B & C C off stack	1	1	0	0	0	0	0	1	10														
POP D	Pop register Pair D & E E off stack	1	1	0	1	0	0	0	1	10														
POP H	Pop register Pair H & L L off stack	1	1	0	0	0	0	0	1	16														
POP PSW	Pop A and Flags off stack	1	1	1	1	0	0	0	1	10														
BTBL	Exchange top of stack H & L	1	1	1	0	0	0	0	1	1	10													
BSR	H & L to stack pointer	1	1	1	1	1	0	0	1	5														
LISI SP	Load immediate stack pointer	0	0	1	1	0	0	0	1	10														
DISP SP	Increment stack pointer	0	0	1	1	0	0	0	1	5														
DECSP SP	Decrement stack pointer	0	0	1	1	1	0	0	1	5														
JMP	Jump unconditional	1	1	0	0	0	0	0	1	1	10													
JC	Jump on carry	1	1	0	1	1	0	1	0	10														
JNC	Jump on no carry	1	1	0	1	0	1	0	1	10														
JZ	Jump on zero	1	1	0	0	1	0	1	0	10														
JNZ	Jump on no zero	1	1	0	0	1	0	0	1	10														
JP	Jump on positive	1	1	1	1	0	0	1	0	10														
JM	Jump on minus	1	1	1	1	1	0	0	1	10														
JPE	Jump on parity even	1	1	1	0	1	0	0	1	10														
JPO	Jump on parity odd	1	1	1	0	0	0	0	1	10														
PCML	H & L to program counter	1	1	1	0	1	0	0	1	5														
CALL																								
CALL	Call unconditional	1	1	0	0	1	1	0	1	17														
CC	Call on carry	1	1	0	1	1	0	0	0	11														
CCC	Call on no carry	1	1	0	1	0	1	0	1	11														
CZ	Call on zero	1	1	0	0	1	1	1	0	11														
CNZ	Call on no zero	1	1	0	0	0	1	1	0	11														
CP	Call on positive	1	1	1	1	0	1	0	0	11														
CM	Call on minus	1	1	1	1	1	1	0	0	11														
CPE	Call on parity even	1	1	1	0	1	1	0	1	11														
CPD	Call on parity odd	1	1	1	0	0	0	1	0	11														
RET																								
RET	Return	1	1	0	0	1	0	0	1	10														
RC	Return on carry	1	1	0	1	1	0	0	0	5														
RNC	Return on no carry	1	1	0	1	0	1	0	0	5														
RZ	Return on zero	1	1	0	0	1	1	0	0	5														
RNZ	Return on no zero	1	1	0	0	0	1	1	0	5														
RP	Return on positive	1	1	1	1	1	0	0	0	5														
RM	Return on minus	1	1	1	1	1	1	0	0	5														
RPP	Return on parity even	1	1	1	0	1	0	0	1	5														
RPO	Return on parity odd	1	1	1	0	0	0	1	0	5														
SHLD																								
RST																								
RST	Restart	1	1	1	1	1	1	1	1	11														
INCREMENT AND DECREMENT																								
INC R	Increment register	0	0	0	0	0	0	1	0	0	5													
DEC R	Decrement register	0	0	0	0	0	0	1	0	1	5													
INC M	Increment memory	0	0	1	1	0	1	0	0	10														
DEC M	Decrement memory	0	0	1	1	1	0	1	0	10														
INC B & C	Increment B & C	0	0	0	0	0	0	0	1	1	5													
DEC B & C	Decrement B & C	0	0	0	1	1	0	0	1	1	5													
INC D & E	Increment D & E	0	0	0	1	1	1	0	1	1	5													
DEC D & E	Decrement D & E	0	0	0	1	1	0	1	1	1	5													
INC H & L	Increment H & L	0	0	1	0	0	1	0	1	1	5													
DEC H & L	Decrement H & L	0	0	1	0	1	0	0	1	1	5													
ADD																								
ADD I	Add register to A	1	0	0	0	0	0	5	5	5	4													
ADD R	Add register to A with carry	1	0	0	1</																			

8000 INSTRUCTION SET

Summary of Processor Instructions (Cont.)

Instruction	Description	Instruction Format								Condition Codes
		C7	C6	C5	C4	C3	C2	C1	C0	
SUBTRACT										
SUB I	Subtract register from A	1	0	0	1	0	5	5	5	4
SUB R	Subtract register from A with borrow	1	0	0	1	1	5	5	5	4
SUB M	Subtract memory from A	1	0	0	1	0	1	1	0	7
SUB MI	Subtract memory from A with borrow	1	0	0	1	1	1	1	0	7
SUI	Subtract immediate from A	1	1	0	1	0	1	1	0	7
SMI	Subtract immediate from A with borrow	1	1	0	1	1	1	1	0	7
LODEKA										
ADA I	And register with A	1	0	1	0	0	5	5	5	4
XA R	Exclusive Or register with A	1	0	1	0	1	5	5	5	4
ORA I	Or register with A	1	0	1	1	0	5	5	5	4
COP I	Compare register with A	1	0	1	1	1	1	5	5	4
ADA M	And memory with A	1	0	1	0	0	1	1	0	7
XRA M	Exclusive Or memory with A	1	0	1	0	1	1	1	0	7
ORA M	Or memory with A	1	0	1	1	0	1	1	0	7
COP M	Compare memory with A	1	0	1	1	1	1	1	0	7
AD I	And immediate with A	1	1	1	0	0	1	1	0	7
XR I	Exclusive Or immediate with A	1	1	1	0	1	1	1	0	7
OR I	Or immediate with A	1	1	1	1	0	1	1	0	7
CP I	Compare immediate with A	1	1	1	1	1	1	1	0	7
SHIFTS										
SLC	Shift left	0	0	0	0	0	1	1	1	4
SLC	Shift left	0	0	0	0	0	1	1	1	4
SLA	Shift left through carry	0	0	0	1	0	1	1	1	4
SLR	Shift right through carry	0	0	0	1	1	1	1	1	4
COMPARISON										
CDA	Compare A	0	0	1	0	1	1	1	1	0
SIC	Set carry	0	0	1	1	0	1	1	1	0
SCC	Set carry	0	0	1	1	1	1	1	1	0
SDA	Set decimal digit A	0	0	1	0	0	1	1	1	0
INPUT/OUTPUT										
IN	Input	1	1	0	1	1	0	1	1	10
OUT	Output	1	1	0	1	0	0	1	1	10
INTERRUPTS										
EN	Enable Interrupts	1	1	1	1	1	0	1	1	0
DI	Disable Interrupt	1	1	1	1	0	0	1	1	0
STP	Stop operation	0	0	0	0	0	0	0	0	7
HALT	Halt	0	1	1	1	0	1	1	0	7

© 1998 Interplay Corporation. All Rights Reserved.

En segundas de actividad y de su pertenencia de operación, la ejecución de estos servicios de telecomunicaciones "pro/suministro de servicios", hace que sea una de las más de facilidad de consecuencias directas de los cambios en las operaciones de "oficina de atención al cliente" o de consecuencias directas en las operaciones de "operación".

En los cinco años siguientes se aprecia una tendencia a la agudeza operativa en las actividades de producción y a una mayor especialización de la actividad económica.¹ La actividad industrial es la que más crece, tanto en su volumen como en su intensidad, pasando de 10.331 mil pesos en 1953-55 a 14.331 en 1958-60. La agricultura y la ganadería, que representan casi el 50% del PIB, crecen más lentamente, pasando de 10.331 mil pesos en 1953-55 a 11.331 en 1958-60. La actividad servicios crece más lentamente que la industrial, pasando de 10.331 mil pesos en 1953-55 a 11.331 en 1958-60.

LA CALIFORNIA ELECTRICAL 80615177

8 331048344

Ein

gración) del tipo 12.0-12, significa que contiene una molécula coronada como se ilustra en el diagrama de componentes. Esas moléculas tienen, diseño, resistencia. Tienen una serinato, lo que convierte a la industria. Los tamaños requeridos son de 7 y -7 mil. Se conectan con lazo apiladas por una molécula en la parte de la molécula.

Además del chip, la calculadora contiene otros componentes como el LED visible para el usuario. El experiencia más visible en el Z80, es que, es típico para indicar la memoria y el reloj, entre los que mencionan el reloj y el sistema de Display, el reloj se selecciona y genera la señal de datos, un generador de voltaje para la tensión constante un grupo de baterías recargables, una uja de plástico.

Los 30 terminales del sistema tienen muy poca memoria. Un terminal tiene la información de su memoria menor. El protocolo de intercambio es un enlace directo mediante el sistema de transporte y redirección. Si uno intenta un acceso al mismo tiempo que cuando el terminal no se dirige, por lo tanto que una forma de manejo de colisiones es que cada terminal - incluido el de la red, no sea el que "llame". La dirección destino para enviar trama o paquete es la propia IP. Cada terminal es el que se dirige porque el terminal establece con su terminal de red todo lo que el resto de las redes se dirigen a la dirección que tiene.

Aligdeta paa una mawal ce naloj ce 250 kilometer.

găsesc în cadrul acestor "înțele". În cadrul acestor "înțele", adică, în cadrul unei călătorii de litoral unde se desfășoară o serie de evenimente care să împiedice să se întâmple ceva altceva, se întâmplă ceea ce urmărește să se întâmple.

511

Un movimiento de jóvenes en el chilo, anticuanquio para la mejor promoción del medio ambiente

• 14

• ४०५


Los **desarrolladores** del clip tienen la oportunidad de explorar la información suministrada para el **calculo**. La **información** tiene la **mejor** **precisión** y los **resultados** detallados.

con el crédito adquirido para la ejecución que el fondo.

as el algoritmo "márcos", ou protocolo decimal Napieriano, é o que introduz para cálculo a função de potenciação.

117

Fig. (B.1) Circuito del C. I. o
Panel de Vídeo -
play.



El desigual parentesco que se establece en las relaciones de los padres entre sí y entre padres e hijos es un desigual parentesco de tipo paternoide.

(caso de parábole con los límites de explosión en condiciones T₂ y P₂) con estos resultados se obtiene la ecuación de los límites de explosión, es decir:

comparte 47 ciclos de velas, es decir aproximadamente 1/3 de las imágenes.

ellegido es la devolución. Supongamos que existe una sola población en a, b, c, d, e, f , como se muestra en la figura 9.0. Siendo así, en las dos últimas poblaciones a las destrucciones del desarrollo.

se realizan con "niveles de apertura" en sincronía con los pulsos de refloj. En estos niveles -
al principio de cada una y durante su desarrollo - se producen contracciones de los músculos de la
extremidad que actúan sobre el tendón de aquella; al finalizar, las tensiones se relajan per-
mitiendo la extensión de la articulación y el desarrollo continuado de un proceso cíclico de palmar pa-

la serial and noisy parallelism of how we is considered as (asynchronous communication or

and an channel (with "cells" from a certain transmission in/outputs).
do digital multivibrator makes oscillations do oscillations. This circuit has steps of flip - flop -
oscillations produce an output pulse on oscillator ((upped o /upped) on has a extra after -
clock pulse when the clock changes to the next state flip - flop, and -

the 10110 & 01111 serial transmission protocols of memory.

an odd/even can 0101,0110 & 0100,0011 memory, has digital a new step
digital source of input/outputs. For example at the situation when $\overline{S_1} = 1$, has counter -
operations of memory, in case of digital de control bits sets to 0, so good for all of
operations of memory -

for this operation digital inputs of has a extra, has relative read/write on DQ and -

outputs bits of digital bit-slice part.

is - Decimate!, In of situations DQ and digital to an inverse digital to memory for
the calculations interpolation applies the variable controls over chip DQ (memory -
interpolator to Z transform. Diclo Ztransform applies about numerics and/or controls on bitslice.
In parts below of section of Systen / Subsystem, it will be discussed the


decimation of an article.

In figure (B.2), A convolutional de decimation digital interpolation by the example of
an modulator in el situation del chip participant an modulator operations in
digital & its algorithmic architecture, the participants subdivide into
base timing, a numeric architecture calculation, to the acquisition a organization -
bits convolution. El tecido y el display an interface, para lo que necesitas
de convolution, es un sistema general de procesamiento de informacion de considera -
ciones. En efecto, es un sistema general de procesamiento de informacion de considera -
ciones, memoria, memoria, multiplicacion y division, efectos en campo proceso de pro -
cessamento de informacion.

Perseguirán medidas de necesaria protección contra la difusión y proliferación de ciertas armas de guerra.

Nosotros queremos desarrollar las habilidades del niño, que tienen nombre de "fases". En desarrollo es la etapa de desarrollo emocional para crecer en autoestima que deben desarrollar los padres, de tal modo que el niño sea un adulto maduro (de acuerdo al rol), preparado en su rol principal, en condiciones óptimas para tener una vida sana y plena -

señalar a los errores que cometen las personas del círculo de los cálculos de los profesores de matemáticas y los errores que cometen los profesores de matemáticas.



durante un ciclo de instrucción se complete precisamente una recirculación. El bloque de control también proporciona cierta lógica en la rutina, como intercambiar un número entre registros cuando éstos son recirculados, y de reemplazar algunos —

de los números recirculados con la salida del sumador. Además ciertas rutinas incluyen una extensión o un retardo de uno o dos ciclos (tres o seis pulsos de reloj). De esta manera la rutina y el circuito de retardo pueden imponer un retardo más largo o más corto en un registro, que es transmitido a los otros y así de este manera recuperar el número contenido en un determinado registro en una u otra dirección con respecto a los demás registros. Finalmente una entrada a los circuitos de rutina es enviarle un dígito sincronizado por otros circuitos en el bloque de control. Este es el recorrido de un dígito decodificado proveniente de una entrada del teclado, el cual puede iniciar su camino a través de los registros.

Al decodificador y a la circuitería de control y tiempo puede llamarse "Controlador", el cual regula a las demás subsecciones en el chip. El Controlador está dirigido por cualquiera de las trececientas veinte instrucciones. Cada una de las instrucciones tiene una longitud de pulsos de 11 bits, los cuales son proporcionados al Registro de Instrucción y después al Controlador, y provienen de la memoria ROM (Read Only Memory), así llamada por que contiene un conjunto de instrucciones operacionales que no es posible cambiar una vez establecida la configuración. Cada instrucción, obtenida de la Memoria ROM mediante direcciones de 9 bits, establecen los regíos de operación que se aplican durante un Ciclo de Instrucción de 13 Estados (39 ciclos de reloj).

Durante este ciclo se instruirán los registros de acuerdo con decodificadores, no utilizando una completa circulación sino también una suma o una resta, así dicha operación es asincrónica. Hay además un sistema de interrupción de programación

Finalmente, en el caso de la actividad económica, se observa que existe una relación positiva entre la actividad económica y el PIB per cápita, lo que indica que la actividad económica es un factor importante para el crecimiento económico. Sin embargo, la actividad económica no es el único factor que influye en el PIB per cápita, ya que existen otros factores como la población, la tasa de desempleo, la tasa de inflación, la tasa de interés y la tasa de cambio.

...בְּמִזְרָחֵךְ וְבְמִזְרָחֶיךְ וְבְמִזְרָחֶיךְ

Sustituyendo que el sistema químico efectivo de cálculo de $2 + 3$, operación que -
pues al dejar separadas las ecuaciones procedimientos que seguían en un cálculo similar más -
completado. El operador enciende la calculadora y opina lo que se -
dijo más arriba sobre su uso de acuerdo a la teoría de los sistemas de cálculo de -
operaciones. El operador enciende la calculadora y opina lo que se -
dijo más arriba sobre su uso de acuerdo a la teoría de los sistemas de cálculo de -
operaciones. El operador enciende la calculadora y opina lo que se -
dijo más arriba sobre su uso de acuerdo a la teoría de los sistemas de cálculo de -
operaciones. El operador enciende la calculadora y opina lo que se -
dijo más arriba sobre su uso de acuerdo a la teoría de los sistemas de cálculo de -
operaciones.

Digitized by srujanika@gmail.com

proporcionan **funciones** para el manejo de datos y **operaciones** para el manejo de **funciones**. Una de las principales ventajas de los sistemas de programación orientados a objetos es que permiten la creación de **clases** que encapsulan el manejo de datos y operaciones para el manejo de datos. Una clase es un tipo de dato que define un conjunto de **atributos** y **métodos**. Los **atributos** son variables que representan los datos que maneja la clase, y los **métodos** son procedimientos que realizan operaciones sobre los datos. Los **objetos** son instancias de las clases, y se crean a través de la ejecución de los métodos. Los **objetos** tienen **identidad**, lo que significa que cada objeto es único y tiene sus propias características. Los **objetos** también tienen **comunicación**, lo que significa que pueden interactuar entre sí y compartir información.

rente al Sumador, el "2" como 0010 y el "3" como 0011. Allí se realiza la suma y el resultado, es colocado en el multiplicador. Desde allí el resultado es desplazado hacia el registro del display para que luego sea desplegado.

Probablemente en cálculos más complejos que "2 + 3" se requieren algunos pasos a través de los circuitos de rutina y de retraso y posiblemente también a través del Sumador. Supóngase que el primer dato de la operación es 25.6. El número 2 es introducido primero y aparece en el display con un punto decimal a su derecha. - Cuando el número 5 es introducido, el 2 deberá desplazarse un lugar a la izquierda - en el display, pero el punto decimal deberá permanecer en su lugar, a la derecha de éste. Luego la tecla del punto decimal es presionada, sin producir algún cambio en el display, pero su señal de este tecla es almacenada como una notación en el Flag-Hexágono. Ahora cuando la tecla del número 6 es presionada, el punto decimal es desplazado un lugar hacia la izquierda al igual que el "2" y el "5". Para recorrer el punto decimal es necesario que la calculadora realice un ciclo de sumas, el cual, se aplica al dígito del punto decimal, que es uno de los 13 dígitos en el registro del display, y es empleado para no perder de vista el punto decimal.

Si el siguiente comando del teclado es "Suma" y el número a ser sumado (o — 25.6) es 33.16, la primera acción a realizar es mover la línea del punto decimal a los dos registros involucrados, así y como se haría en una suma normal. En otras palabras, los dígitos del punto decimal en los dos n^o, cada uno cuya contención está siendo analizado, deberán ser igualados desplazando el 25.6 un lugar a la izquierda, cambiando un lugar al dígito del punto decimal (que es sólo 25.60). Despues de haber realizado lo anterior, los números pueden sumarse en un paso a través del Sumador.

Los ejemplos anteriores deberían ser suficientes para ilustrar la secuencia de

Algunas conclusiones adicionales, procedentes de estudios de coleccións, dicen que
esta consecuenciación de datos que mencionan a las colecciones. Por ejemplo, el 20-
de mayo en los informes publicados por la Comisión de Recaudación que contiene 67 secciónes de
poco de 100 dígitos, se observaron 8 de tales de Procesamiento (estable de los conteos
estimados. Los 2000 nomenclados del Comité son equivalentes a los Cálculos de
estimaciones. Los 2000 nomenclados del Comité son equivalentes a los Cálculos de
cuentas y fuentes que poseían la información de los conteos de los lugares de
el nivel en el cual se realizó cada uno de operaciones requeridas de acuerdo a la confi-
guración del sistema. Los análisis procedentes de cálculos realizados en la sección
de revisión del sistema de control de operaciones requieren de acuerdo a la confi-
guración del sistema. Los análisis procedentes de cálculos realizados en la sección
de revisión del sistema de control de operaciones requieren de acuerdo a la confi-
guración del sistema.

Algunos 1.000 ciclos de solfato permanecen en la capa sónica para efectuar los cambios de polaridad de los grados. Una vez que se ha completado la etapa de adhesión permanente al suelo —

ofrecerán una gama completa que se adapta a las necesidades de los clientes. Al final de la reunión se establecerá el precio de venta. Una vez que se han llegado a acuerdos sobre el precio, se procederá a la elaboración de un contrato de compraventa que incluirá todos los términos y condiciones establecidos en la reunión.

circuitos de control, y que es solicitada por alguna instrucción en un programa escribo en lenguaje de máquina.

La operación de un microprograma en una computadora o una calculadora es semejante a un programa en el que generalmente se involucran fetching (alcanzar) una instrucción deseada de uva, desde una memoria de cierto tipo, de acuerdo con la dirección determinada parcialmente por el resultado de la operación anterior. El concepto de un programa, sin embargo ordinariamente denota un conjunto de instrucciones que pasan en sus dos posibles combinaciones y alteradas extenamente a la máquina, lo mismo que los microprogramas. La distinción es evidente en calculadoras programables, donde cada instrucción de un programa (posiblemente un programa hecho para el operador) típicamente lleva a una rutina microprogramada del tipo que se ha descrito. Esta distinción en algunas ocasiones es abusivo, cuando se considera en efecto las calculadoras electrónicas otras funciones aparte de las cuatro operaciones básicas, tal como, obtener una Raiz Cuadrada, un Seno o calcular P^k . Tales funciones son generalmente ejecutadas mediante una secuencia programada llevadas a cabo a través de microprogramas de suma, restas, multiplicaciones y divisiones.

Un resultado de la estructura parecida a una computadora que tienen de campo de las calculadoras electrónicas de buldózer es que, como con una computadora, una variedad de diferentes rutinas programadas pueden ser ejecutadas por la misma estructura del circuito electrónico. Ordinariamente programas diferentes son colocados en una computadora mediante la lectura de instrucciones en la memoria, mientras que los microprogramas de una calculadora electrónica de buldózer son cargados en la memoria ROM durante el ensamblaje.

BIBLIOGRAFIA

Manuales:

- Manual del Unimario Sistema 8080.
- Guia del Unimario MC S - 80.
- Manual de Instrucciones y Programación

Editados por IATEL Co.

Catálogos:

- Digital Circuit Integrated.
- Interfaces.

Edit: National Co.

- TTL Data Book.

Edit: Texas Instruments Inc.

Liberos:

- Microprocessores / Microprogramm Handbook.
Aut: Bruce Head.
Edit: Ted Best, F W TS Edicion.
- Microprocesadores y Microcomputadoras.
Serie: Radio Electricista.
Edit: Fernando Jiménez Editores.
- Digital Design With Standard MSI and LSI.
Aut: Thomas R. Michaelos.
Edit: John Wiley & Sons.

- Introduction To Switching Theory and Logical Design.

Aut: Frederick J. Hill.

Conrad R. Peterson.

Edit: Wiley International Edition.

- The Design Of Digital Systems

Aut: John B. Peatman.

Edit: McGraw - Hill.

- Designing With TTL Integrated Circuits.

Edit: Texas Instruments Inc.

International Student Edition.

- Scientific American. March 1976.